JPH0416491Y2

JPH0416491Y2 -

Info

Publication number: JPH0416491Y2
Application number: JP1985170213U
Authority: JP
Priority date: 1985-11-05
Filing date: 1985-11-05
Publication date: 1992-04-14
Also published as: JPS6277911U

Description

【考案の詳細な説明】［産業上の利用分野］本考案は、ダイナミツクレンジが広く、入力イ
ンピーダンスが高いと共に、直流オフセツト特性
の安定した増幅回路に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an amplifier circuit having a wide dynamic range, high input impedance, and stable DC offset characteristics.

［従来の技術］高精度測定器において、被測定電圧を正確に検
出するには高入力インピーダンスで直流オフセツ
ト特性の安定した回路が必要である。ところで演
算増幅器の入力インピーダンスは非常に高いが、
そのダイナミツクレンジは狭い。そこでダイナミ
ツクレンジを広くするために、演算増幅器の入力
側に減衰器を設けることがある。しかし、減衰器
を設けているので、回路全体の入力インピーダン
スが低くなつてしまう。また、デスクリート素子
で構成した増幅器はダイナミツクレンジは広い
が、直流オフセツト特性が不安定であつた。[Prior Art] In order to accurately detect the voltage to be measured in a high-precision measuring instrument, a circuit with high input impedance and stable DC offset characteristics is required. By the way, the input impedance of operational amplifiers is very high.
Its dynamic range is narrow. Therefore, in order to widen the dynamic range, an attenuator is sometimes provided on the input side of the operational amplifier. However, since the attenuator is provided, the input impedance of the entire circuit becomes low. Furthermore, amplifiers constructed with discrete elements have a wide dynamic range, but have unstable DC offset characteristics.

［考案が解決しようとする問題点］このように従来技術では、広範囲の入力電圧を
高入力インピーダンスで、安定して検出すること
は極めて困難であつた。[Problems to be Solved by the Invention] As described above, with the conventional technology, it is extremely difficult to stably detect a wide range of input voltages with high input impedance.

したがつて本考案の目的は、入力インピーダン
スが極めて高く、ダイナミツクレンジの広く、直
流特性の安定した増幅回路の提供にある。 Therefore, an object of the present invention is to provide an amplifier circuit with extremely high input impedance, wide dynamic range, and stable DC characteristics.

［問題点を解決するための手段］本考案の増幅回路は、異なる２つの電源電圧に
より駆動される利得１の非反転演算増幅器と、こ
の演算増幅器の出力電圧を遅延させる遅延回路
と、この遅延回路の出力電圧を基準とした正及び
負の電圧を発生する電圧回路とを具え、この電圧
回路の正及び負の出力電圧により演算増幅器を駆
動することを特徴としている。[Means for Solving the Problems] The amplifier circuit of the present invention includes a non-inverting operational amplifier with a gain of 1 driven by two different power supply voltages, a delay circuit that delays the output voltage of this operational amplifier, and a delay circuit that delays the output voltage of this operational amplifier. It is characterized in that it includes a voltage circuit that generates positive and negative voltages based on the output voltage of the circuit, and that the operational amplifier is driven by the positive and negative output voltages of this voltage circuit.

［作用］本考案の増幅回路によれば、電圧回路の正及び
負の出力電圧は非反転演算増幅器の入力電圧に追
従しているので、この演算増幅器の駆動電圧も入
力電圧に追従し、演算増幅器はフローテイングし
て動作することになる。よつて、演算増幅器のダ
イナミツクレンジは常に入力電圧の瞬時値付近を
カバーしていることになり、増幅回路全体のダイ
ナミツクレンジが広げる。また、ダイナミツクレ
ンジを広げるために、演算増幅器の入力側に減衰
器を接続する必要が無いので、演算増幅器自体が
持つている高入力インピーダンスをそのまま利用
できる。更に、演算増幅器の安定した直流オフセ
ツト特性を利用出来る。[Function] According to the amplifier circuit of the present invention, since the positive and negative output voltages of the voltage circuit follow the input voltage of the non-inverting operational amplifier, the drive voltage of this operational amplifier also follows the input voltage, and the operational The amplifier will operate floating. Therefore, the dynamic range of the operational amplifier always covers the vicinity of the instantaneous value of the input voltage, and the dynamic range of the entire amplifier circuit is expanded. Furthermore, since there is no need to connect an attenuator to the input side of the operational amplifier in order to widen the dynamic range, the high input impedance of the operational amplifier itself can be used as is. Furthermore, the stable DC offset characteristics of operational amplifiers can be utilized.

［実施例］以下、添付図を参照して本考案の好適な実施例
を説明する。第１図は、本考案以前に提案された
増幅回路の回路図である。利得１の非反転演算増
幅器１０を入力端子１２及び出力端子１４の間に
挿入する。この演算増幅器１０は異なる２つの駆
動電圧＋及び−によりフローデイングして動作す
る。演算増幅器１０の出力電圧を利得１の非反転
増幅器１８の入力端子に供給し、増幅器１８の出
力電圧を電圧源２０及び２２に供給する。これら
増幅器１８、電圧源２０及び２２は、電圧回路１
６を構成する。電圧源２０および２２の出力電圧
は増幅器１８の出力電圧を基準とした正及び負の
電圧であり、演算増幅器１０の駆動電圧＋および
−とする。なお、増幅器１８はデスクリート素子
などで構成したダイナミツクレンジの広い増幅器
である。[Embodiments] Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a circuit diagram of an amplifier circuit proposed before the present invention. A non-inverting operational amplifier 10 with a gain of 1 is inserted between the input terminal 12 and the output terminal 14. This operational amplifier 10 operates by floating with two different drive voltages + and -. The output voltage of operational amplifier 10 is provided to the input terminal of a unity gain non-inverting amplifier 18, and the output voltage of amplifier 18 is provided to voltage sources 20 and 22. These amplifiers 18, voltage sources 20 and 22 are connected to the voltage circuit 1
6. The output voltages of the voltage sources 20 and 22 are positive and negative voltages based on the output voltage of the amplifier 18, and are used as the driving voltages + and - of the operational amplifier 10. Note that the amplifier 18 is an amplifier with a wide dynamic range constructed from discrete elements and the like.

第１図の回路では、増幅器１０及び１８は利得
１の非反転増幅器なので、増幅器１８の出力電圧
は入力端子１２の電圧に追従する。よつて、電圧
源２０及び２２の出力電圧も入力端子１２の入力
電圧に追従することになり、演算増幅器１０は入
力電圧に追従した駆動電圧で駆動されることにな
る。しかし、演算増幅器１０にとつて入力電圧は
駆動電圧を基準としているので、入力端子１２の
入力電圧が変化しても、演算増幅器１０にとつて
は入力電圧が相対的に変化しないことになり、適
切に入力電圧を増幅しないことがわかつた。 In the circuit of FIG. 1, amplifiers 10 and 18 are non-inverting amplifiers with a gain of 1, so the output voltage of amplifier 18 follows the voltage at input terminal 12. Therefore, the output voltages of the voltage sources 20 and 22 also follow the input voltage at the input terminal 12, and the operational amplifier 10 is driven with a drive voltage that follows the input voltage. However, since the input voltage for the operational amplifier 10 is based on the drive voltage, even if the input voltage at the input terminal 12 changes, the input voltage for the operational amplifier 10 does not change relatively. It was found that the input voltage was not amplified properly.

そこで、本考案では第２図に示すごとく、演算
増幅器１０の出力端子と増幅器１８の入力端子間
に遅延回路２４を挿入している。よつて、入力端
子１２の入力電圧が変化しても、この遅延回路２
４により、演算増幅器１０の駆動電圧は直ちに追
従せず、遅延回路２４の遅延時間後に変化する。
すなわち、入力電圧が変化したときには、演算増
幅器１０の駆動電圧は変化していないので、演算
増幅器１０にとつても入力電圧は相対的に変化し
たことになり、入力電圧を正確に増幅できる。な
お、遅延回路２４の遅延時間は、入力電圧の最高
周波数を考慮して設定する。このように、入力電
圧は演算増幅器１０の正及び負の駆動電圧の中心
に常にはないが、ほぼ中心なのでダイナミツクレ
ンジを極めて広くすることができる。また、演算
増幅器１０の入力インピーダンスがそのまま回路
全体の入力インピーダンスになるので、高入力イ
ンピーダンスが得られると共に、直流特性も安定
する。 Therefore, in the present invention, a delay circuit 24 is inserted between the output terminal of the operational amplifier 10 and the input terminal of the amplifier 18, as shown in FIG. Therefore, even if the input voltage of the input terminal 12 changes, this delay circuit 2
4, the drive voltage of the operational amplifier 10 does not follow immediately, but changes after the delay time of the delay circuit 24.
That is, when the input voltage changes, since the driving voltage of the operational amplifier 10 does not change, the input voltage also relatively changes for the operational amplifier 10, and the input voltage can be amplified accurately. Note that the delay time of the delay circuit 24 is set in consideration of the highest frequency of the input voltage. In this way, the input voltage is not always at the center of the positive and negative drive voltages of the operational amplifier 10, but it is approximately at the center, allowing a very wide dynamic range. Furthermore, since the input impedance of the operational amplifier 10 directly becomes the input impedance of the entire circuit, a high input impedance can be obtained and the DC characteristics are also stabilized.

第２図に示す実施例を数式を用いて更に詳細に
説明する。演算増幅器１０の伝達関数をＡ１と
し、その時定数をｔとする。また、遅延回路２４
及び増幅器１８の全体の伝達関数をＡ２とし、そ
の時定数をＴとする。すると、それぞれの伝達関
数のラプラス変換は、その電源端子の交流成分に
対して次のようになる。 The embodiment shown in FIG. 2 will be explained in more detail using mathematical formulas. The transfer function of the operational amplifier 10 is assumed to be A1, and its time constant is assumed to be t. In addition, the delay circuit 24
Let A2 be the overall transfer function of the amplifier 18, and T be its time constant. Then, the Laplace transform of each transfer function for the AC component of the power supply terminal is as follows.

Ａ１＝１／（st＋１） (1) Ａ２＝１／（sT＋１） (2) また、接地電位に対する演算増幅器１０の入力電
圧及び出力電圧を夫々ν及びＶとし、接地電位に
対する増幅器１８の出力電圧をＤとする。すると
Ｖは次のようになる。A1=1/(st+1) (1) A2=1/(sT+1) (2) Also, let the input voltage and output voltage of the operational amplifier 10 with respect to the ground potential be ν and V, respectively, and the output voltage of the amplifier 18 with respect to the ground potential be Let it be D. Then V becomes as follows.

Ｖ＝Ｄ＋（ν−Ｄ）／（st＋１） (3) また、Ｄ＝Ｖ／（sT＋１） (4) となるので、式４を式３に代入すると、次式のよ
うになる。V=D+(ν-D)/(st+1) (3) Also, D=V/(sT+1) (4) Therefore, when formula 4 is substituted into formula 3, the following formula is obtained.

Ｖ＝〔Ｖ／（sT＋１）〕＋｛ν−〔Ｖ／（sT＋１）〕｝／（st＋１）これを整理すると、（st＋１）（sT＋１）Ｖ＝（st＋１）Ｖ＋（sT＋１）ν−Ｖ（st＋１）（sT＋１）Ｖ＝stV＋Ｖ＋（sT＋１）ν−Ｖ（st＋１）（sT＋１）Ｖ＝stV＋（sT＋１）ν （st＋１）（sT＋１）Ｖ−stV ＝（sT＋１）ν したがつて、全体の伝達関するＢを求めると、Ｂ＝Ｖ／ν ＝（sT＋１）／〔（sT＋１）（st＋１）−st〕＝（sT＋１）／（s²tT＋sT＋１）となり、分子及び分母をtTで割ると、Ｂ＝〔（ｓ／ｔ）＋（１／tT）〕／〔s²＋（ｓ／ｔ）＋（１／tT）〕となる。全体を低域通過フイルタとすると、この
分母から伝達関数の共振点ωと共振先鋭度Ｑを求
められる。V=[V/(sT+1)] +{ν-[V/(sT+1)]}/(st+1) Rearranging this, (st+1)(sT+1)V = (st+1)V+(sT+1)ν-V (st+1 )(sT+1)V =stV+V+(sT+1)ν-V (st+1)(sT+1)V =stV+(sT+1)ν (st+1)(sT+1)V-stV =(sT+1)ν Therefore, B regarding the overall transfer is When calculated, B = V / ν = (sT + 1) / [(sT + 1) (st + 1) - st] = (sT + 1) / (s ² tT + sT + 1), and when the numerator and denominator are divided by tT, B = [(s / t) + (1/tT)]/[s ² + (s/t) + (1/tT)]. If the entire filter is a low-pass filter, the resonance point ω and resonance sharpness Q of the transfer function can be determined from this denominator.

ω²＝１／tT ω／Ｑ＝１／ｔしたがつて、 ω＝１／√ Ｑ＝ωt＝√ となる。時定数Ｔが時定数ｔよりも小さい場合に
は、Ｑが１より大きくなるために、異常振動（リ
ンギング）の状態となる。また、入力信号を正し
く伝達できないが、時定数Ｔが時定数ｔよりも大
きい場合には、安定な低減通過フイルタとして働
くことが判る。なお、よく知られているように、
波形伝達におけるＱの最適値は、0.5から１であ
る。 ω ² =1/tT ω/Q=1/t Therefore, ω=1/√ Q=ωt=√. When the time constant T is smaller than the time constant t, Q becomes larger than 1, resulting in abnormal vibration (ringing). It is also understood that although the input signal cannot be transmitted correctly, when the time constant T is larger than the time constant t, it works as a stable reduced pass filter. Furthermore, as is well known,
The optimum value of Q in waveform transmission is between 0.5 and 1.

それ故、本考案では、増幅器１８に遅延回路２
４を設け（遅延回路の帯域は一般に低い）、演算
増幅器１０よりも低い通過帯域とすることで、全
体の増幅器の安定性を向上できる。 Therefore, in the present invention, the delay circuit 2 is added to the amplifier 18.
4 (the band of a delay circuit is generally low) and has a lower passband than the operational amplifier 10, the stability of the entire amplifier can be improved.

ところで、もしも、増幅器１８の通過帯域の方
が演算増幅器１０よりも高いと、演算増幅器１０
の出力信号は、直ちにそれ自体の電源電圧に入力
信号と同位相で帰還され、結果的に演算増幅器１
０が一切の増幅を行わないという矛盾が生じる。
これが、第１図の場合である。 By the way, if the passband of the amplifier 18 is higher than that of the operational amplifier 10, the operational amplifier 10
The output signal of operational amplifier 1 is immediately fed back to its own power supply voltage in phase with the input signal, resulting in operational amplifier 1
A contradiction arises in that 0 does not perform any amplification.
This is the case in FIG.

第３図は、本考案の好適な実施例の具体的な回
路図である。演算増幅器１０は、その反転入力端
子及び出力端子を直接接続し、非反転入力端子は
抵抗器２６及びコンデンサ２８の並列接続を介し
て入力端子１２に接続するので、利得１の非反転
増幅器となる。また、演算増幅器１０の非反転及
び反転入力端子の間にダイオード３０及び３２を
逆極性に並列接続する。これ等素子２６−３２は
演算増幅器１０の保護回路として作用する。遅延
回路２４は、抵抗器３４及びコンデンサ３６の充
放電回路で構成する。例えば、抵抗器３４は
4.7Kオームであり、コンデンサ３６は100PFであ
る。 FIG. 3 is a detailed circuit diagram of a preferred embodiment of the present invention. The operational amplifier 10 has its inverting input terminal and output terminal connected directly, and its non-inverting input terminal is connected to the input terminal 12 through a parallel connection of a resistor 26 and a capacitor 28, so that it becomes a non-inverting amplifier with a gain of 1. . Furthermore, diodes 30 and 32 are connected in parallel with opposite polarities between the non-inverting and inverting input terminals of the operational amplifier 10. These elements 26-32 act as a protection circuit for operational amplifier 10. The delay circuit 24 is composed of a charging/discharging circuit including a resistor 34 and a capacitor 36. For example, resistor 34 is
It is 4.7K ohms and capacitor 36 is 100PF.

電圧回路１６は次のように構成する。遅延回路
２４の出力電圧は、小抵抗器３８を介しトランジ
スタ４０のベースに供給する。このトランジスタ
４０のエミツタは、定電圧ダイオード４２及び定
電流ダイオード４４を介して負の高電圧源−−に
接続し、コレクタは正の高電圧源＋＋に接続す
る。 The voltage circuit 16 is configured as follows. The output voltage of delay circuit 24 is supplied to the base of transistor 40 through a small resistor 38. The emitter of this transistor 40 is connected to a negative high voltage source through a constant voltage diode 42 and a constant current diode 44, and the collector is connected to a positive high voltage source ++.

これら高電圧源−−及び＋＋は例えば＋60V及
び−60Vである。ダイオード４２及び４４の共通
接続点は、小抵抗器４８を介してトランジスタ４
６のベースに接続し、このトランジスタのコレク
タは負の高電圧源−−に接続する。また、トラン
ジスタ４６のエミツタは定電圧ダイオード５０及
び定電流ダイオード５２を介して正の高電圧源＋
＋に接続する。トランジスタ５４のベースは小抵
抗器５６を介してダイオード５０及び５２の共通
接続点に接続し、そのコレクタは正の高電圧源＋
＋に接続する。コンデンサ５８はトランジスタ４
６及び５４のエミツタ間に接続する。 These high voltage sources - and ++ are, for example, +60V and -60V. The common connection point of diodes 42 and 44 is connected to transistor 4 through a small resistor 48.
6 and the collector of this transistor is connected to a negative high voltage source. Further, the emitter of the transistor 46 is connected to a positive high voltage source + via a constant voltage diode 50 and a constant current diode 52.
Connect to +. The base of transistor 54 is connected through a small resistor 56 to the common junction of diodes 50 and 52, and its collector is connected to the positive high voltage source +
Connect to +. Capacitor 58 is transistor 4
Connect between emitters 6 and 54.

トランジスタ４０、ダイオード４２及び４４
は、第１エミツタフオロワ増幅器を構成する。定
電流ダイオード４４は高負荷となり、また定電流
を流すのでトランジスタ４０のベース電圧に関係
無く、定電圧ダイオード４２の電圧V42は正確に
一定である。また、第２エミツタフオロワ増幅器
４６−５２も第１エミツタフオロワ増幅器と同様
な構成なので、定電圧ダイオード５０の電圧V50
もトランジスタ４６のベース電圧に関係無く正確
に一定である。 Transistor 40, diodes 42 and 44
constitutes a first emitter follower amplifier. Since the constant current diode 44 has a high load and flows a constant current, the voltage V42 of the constant voltage diode 42 is accurately constant regardless of the base voltage of the transistor 40. Further, since the second emitter follower amplifier 46-52 has the same configuration as the first emitter follower amplifier, the voltage V50 of the constant voltage diode 50
is also exactly constant regardless of the base voltage of transistor 46.

いま、入力端子１２の入力電圧をＶとする
と、遅延回路２４の遅延時関経過後のトランジス
タ４０のベース電圧もＶである。また、トラン
ジスタ４６のベース電圧はＶ−V42 となり、トランジスタ５４のベース電圧はＶ−V42＋V50 となる。なお、トランジスタのベース及びエミツ
タ間の電圧は極めて低いので無視出来る。よつ
て、トランジスタ４６及び５４のエミツタ電圧Ｖ
１及びＶ２はそれぞれ次のようになる。 Now, if the input voltage of the input terminal 12 is V, then the base voltage of the transistor 40 after the delay time of the delay circuit 24 has passed is also V. Further, the base voltage of the transistor 46 becomes V-V42, and the base voltage of the transistor 54 becomes V-V42+V50. Note that the voltage between the base and emitter of the transistor is extremely low and can be ignored. Therefore, the emitter voltage V of transistors 46 and 54
1 and V2 are respectively as follows.

V1＝Ｖ−V42＋V50 V2＝Ｖ−V42 ここで、Ｖ５０＝2xV４２とすると、Ｖ１及び
Ｖ２はＶを中心に正及び負にＶ４２だけオフセ
ツトした電圧になる。これら電圧Ｖ１およびＶ２
をフローテイングの演算増幅器１０の駆動電圧と
して利用するので、演算増幅器１０のダイナミツ
クレンジは常に入力電圧に追従し、安定かつ正確
な増幅が可能となる。なお、電圧回路１６内の増
幅器はダイナミツクレンジのみが問題である点に
留意されたい。また、コンデンサ５８は、電圧Ｖ
１及びＶ２の安定化用である。 V1=V-V42+V50 V2=V-V42 Here, if V50=2xV42, V1 and V2 become voltages offset by V42 in the positive and negative directions around V. These voltages V1 and V2
is used as the driving voltage for the floating operational amplifier 10, so the dynamic range of the operational amplifier 10 always follows the input voltage, allowing stable and accurate amplification. It should be noted that only the dynamic range of the amplifier in the voltage circuit 16 is a problem. Further, the capacitor 58 has a voltage V
This is for stabilizing V1 and V2.

上述は本考案の好適な実施例についてのみ説明
したが、本考案の要旨を逸脱する事無く種々の変
形が可能である。例えば、遅延回路は遅延線であ
つてもよい。 Although only preferred embodiments of the present invention have been described above, various modifications can be made without departing from the gist of the present invention. For example, the delay circuit may be a delay line.

［考案の効果］上述のごとく本考案の増幅回路によれば、演算
増幅器をフローテイングさせ、その駆動電圧を入
力電圧に追従させているので、演算増幅器のダイ
ナミツクレンジは常に入力信号をカバーする。な
お、この際、演算増幅器の駆動電圧は遅延して入
力電圧に追従するので、入力電圧の変化は演算増
幅器にとっても変化したことになり、正確に増幅
を行なう。また、演算増幅器が本来備えている高
入力インピーダンス及び安定した直流特性を利用
出来る。[Effects of the invention] As described above, according to the amplifier circuit of the invention, the operational amplifier is floated and its drive voltage follows the input voltage, so the dynamic range of the operational amplifier always covers the input signal. . Note that at this time, since the driving voltage of the operational amplifier follows the input voltage with a delay, a change in the input voltage means a change for the operational amplifier as well, and accurate amplification is performed. Furthermore, the high input impedance and stable DC characteristics inherent in operational amplifiers can be utilized.

[Brief explanation of the drawing]

第１図は本考案以前に提案された増幅回路のブ
ロツク図、第２図は本考案の好適な実施例のブロ
ツク図、第３図は本考案の好適な実施例の回路図
である。図に於いて、１０は演算増幅器、１６は電圧回
路、２４は遅延回路である。 FIG. 1 is a block diagram of an amplifier circuit proposed before the present invention, FIG. 2 is a block diagram of a preferred embodiment of the present invention, and FIG. 3 is a circuit diagram of a preferred embodiment of the present invention. In the figure, 10 is an operational amplifier, 16 is a voltage circuit, and 24 is a delay circuit.

Claims

[Scope of utility model registration request]

Gain 1 driven by two different supply voltages
a non-inverting operational amplifier; a delay circuit that delays the output voltage of the operational amplifier; and a voltage circuit that generates positive and negative output voltages based on the output voltage of the delay circuit; and an amplifier circuit, characterized in that the operational amplifier is driven by a negative voltage.