JPH04165666A - クリップダイオード装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、クリップダイオード装置に関し、特に集積回
路（ＩＣ）装置におけるトランジスタなどを保護するの
に適した高効率のクリップダイオード装置に関する。

［従来の技術１ 集積回路装置においては、トランジスタを保護するため
、あるいは信号電圧レベルを所定範囲に制限するために
クリップ用ダイオードが使用されるのか讐通である１例
えば、第４図は、チャージポンプ回路の出力部１にクリ
ップダイオード３が使用されている例を示す、すなわち
、同図に示すチャージポンプ回路は例えば＋５■の電源
■ＤＤから例えば−１ＯＶのｔ′源■　を生成出力する
ものＳ である。なお、このようなチャージポジ１回路の１例と
してはモトローラ社製の集積回路ＭＣ１４５４０７等が
ある。第４図の回路においては、■ｓｓ”圧出力端子５
の電圧が何らかの理由で止の値になるとチャージポンプ
回路の出力部１の出力ｉ−ランジスタフに余分な電流か
流れ込み場合によっては該トランジスタ７などを破壊す
るおそれかある。このような不都合を防止するなめｖ　
電源用Ｓ 万端イー５の電位が正の値にならないようにクリップダ
イオード３が出力端子５とグランド（ＧＮＤ）との間に
接続されている６ そして、このようなりリップダイオードとしては、従来
、第５図に示すような構造のものが用いへｔしていた。

第５図に示すタイオード装置は、例えばＮ−型の半導体
基板９、これはＰ型ず導体基板りに形成されたＮ−型エ
ピタキシャル層でもよい、の上に形成されている。すな
わち、Ｎ−・型基板９の上部にｐ−型ウェル１１を形成
し、このＦ）−型ウェル型１１の上部にそれぞｌｌ″Ｌ
Ｐ士型およびＮ１−型の拡散領域１３および１５か形成
されている。また、Ｐ〜型ツウエル１の外部のＮ−〒１
基板９の上部にはＮ＋型拡散層Ｉ７が形成されている。

このようなタイオード装置においては、Ｎ４型拡散層１
７に例えば＋５■の電源■ＤＤが印加され−Ｐ十型拡散
層１３に、例えば、１０Ｖの電源Ｎ・′ＳＳが接続され
、Ｎ４−型拡散層１５はグランドに接続される６そＮ２
て、Ｐ−型ウェル１１とＮ　号型拡散層１５との間のＰ
Ｎ接合がクリップダイオードとして動作し、結局電ａ　
ｖｓ　ｓとグランドとの間にクリップダイオードが接続
された回路構成が実現される。

［発明が解決しようとする課題］ ところか、上述のダイオ−ド装置においては、第６図に
示すように、Ｎ−型基板９と、Ｐ−型ウェル１１とＮ十
型拡散層１５とによって寄生バイポーラトランジスタＴ
ｒか形成されることになる。

そして、■、Ｓｆ、源線が正電位となった場合には、Ｐ
＋型拡散層１３からＮ士型拡散層１５にクリンプ電流１
ｓか流れる。ところか、クリップ電流ＩＢはトランジス
タＴｒのベース電流であるから、トランジスタＴｒにお
いて基板９（ＶＤＤ）からＮ士型拡散層１５に、すなわ
ちグランドに、コレクタ電流■。か流れてしまう。この
■。の値は１−ランジスタＴ　ｒのベース電流ＩＢのり
、　ｔ−となり、■　・ｈ　　′へ　Ｉａ ｃ　　　　　ｆｅ となる。すなわち、従来のダイオード装置においては基
板からグランドに無駄な電流か流ノｔ、この電流はクリ
ップ電流ＩＢか大きくなればなる程大きくなるという不
都合かあった。

本発明の目的は、前述の従来例のタイオード装置におけ
る問題点に鑑み、無駄な基板電流を低減しなからしかも
大きなりリップ電流を流すことかて゛きる高効率クリッ
プダイオード装置を提供することにある。

１課題を解決するための手段Ｊ 上記問題点を解決するなめ、本発明に係わるクリップタ
イオード装置は、第１の導電型の半導体基板と、この半
導体基板上に形成された低濃度の第２の導電型のウェル
領域と、該ウェル領域−Ｌに形成されクリップすべき電
源線または信号線に接続される高濃度の第２の導電型の
第１の拡散領域と、前記ウェル領域上に形成され前記第
１の拡散領域と接続された高４度の第１の導電型の第２
の拡散領域と、前記ウェル領域上に形成され基準電位に
接続される高漂疫の第１の導電型の第３の拡散領域とを
具備することを特徴とする。

また、本発明の第２の態様に係るクリップダイオード装
置は、前記第２の拡散領域と前記第３の拡散領域との間
の前記ウェル領域上に絶縁膜を介して形成されかつ前記
第２の拡散領域に接続されたゲート電極を備えている。

〔作用］ Ｌ述のクリンプダイオード装置においては、前記第２の
拡散領域と、前記ウェル領域と、前記第３の拡散領域と
によってバイポーラトランジスタが形成される。そして
、このバイポーラトランジスタのベース、すなわち前記
ウェル領域は、従来の半導体基板、ウェル領域および第
３の拡散領域によって形成される寄生トランジスタのベ
ースとつながっている。このため、第１の拡散領域から
ウェル領域を通り第３の拡散領域に流れるクリップを流
は従来の寄生トランジスタのベース・エミッタ回路の他
に前記バイポーラトランジスタのべ〜ス・エミッタ回路
を流れる。従って、従来の寄生トランジスタに流れるベ
ース電流、従ってコレクタ電流、が少なくなり半導体基
板からウェル領域および第３の拡散領域を通り流れる基
板電流が少なくなる。

また、第２の拡散領域がら前記バイポーラトランジスタ
のコレクタ・エミッタ径路を通り第３の拡散領域に電流
が流れるから従来の装置よりクリップ電流を増大させる
ことが可能となる。

さらに、前記第２の態様に係わるクリップダイオード装
置においては、第２の拡散領域と第３の拡散領域との間
のウェル領域上にゲートｔ′！＃！、を設けＭＯ８Ｉ−
ランシスタを構成したから、第２の拡散領域から第３の
拡散領域へこのＭＯＳトランジスタを通りさらにクリッ
プ電流か流れる。従って、クリップ電流をさらに増大し
、かつ電源線などを従来のＰ　Ｎ接合の順方向を庄より
さらに低い電圧にクリンプすることか可能になる。

［実施例号 以Ｔ、図面により本発明の詳細な説明憚る。

第１図は、本発明の１実施例に係わるダイオード装置の
概略の構造を示す。第１図の装置は、前記第５区の装置
におけるＰ−型ウェル１１の上部の例えばｐ＋型型数散
層１３Ｎ−型拡散層１５との中間部分に別のＮ中型拡散
層１９を形成し、このＮ−＋型拡散層１９をＰ土型拡￥
１層１３、ずなわち電′ＪＪＡＶ、に接続したものであ
る。イの他の部Ｓ 分は第５図の装置と同じであり、同一部分には同一参照
数字がイ」されている。

第１図のダイオード装置においては、前記第５図の寄生
トランジスタＴ”ｒと同様の寄生トランジスタ１゛ｒ２
かＮ−型基板９とＰ−型ウェル１１とＮ十型拡散層１５
とによって形成されている。ところが、第１図のダイオ
−ド装置においては、このような寄生トランジスタＴｒ
２の他に、Ｎ＋型型数散層１９Ｐ−型ウェル１１とＮ＋
型型数散層１５によって別のバイポーラトランジスタＴ
ｒ　］が形成される。これらのトランジスタＴｒ　Ｌお
よびＴｒ　２はベース、ずなわちＰ−型つ〕−ル】１、
およびエミッタ、すなわちＮ＋型拡散層Ｉ５、か互いに
共通になっている６ 従って、電源■　から流れるクリップ電流ＩａＳ がＩ〜ランジスタＴｒ　１とＴｒ　２のベース・エミッ
タ回路に分流してＮ＋型型数散層１５流れる。このため
、Ｎ−型基板９からトランジスタ′丁ｒ２を通りＮ＋型
型数散層１５流れる基板電流Ｉ　はトｖ ランシスタＴｒ２のベース電流か減少するなめより少な
くなる。すなわち、従来のダイオード装置における無駄
な電流Ｉ　（第６図）がトランジスりＴｒｔのコレクタ
・エミッタ径路を流れる電流’Ｃ１，とトランジスター
”「２のコレクタ・エミッタ径路を流れる電流’ｃｖと
に振分けられる。すなわち、 ｉ　　＋Ｉ　　＝ｈ　　　−１＋ｈ　　　・■ｃｌ　　
　ｃｖ　　　ｆｅＬ　　　Ｂ　　　ｆｅｖ　　　Ｂ＝（
ｈ十ｈ　　　）・Ｉ ｆｅ！、　　　ｆｅｖ　　　　８ となる、ここで、ｈｆｅ１はトランジスタＴｒ　１のｈ
ｔ８ｉ増幅率）であり、ｈｆｅｖはトランジスタＴｒ　
２のｈ　１　ｅである。

従って　例えばｈｆｅＬ　””　ｈｆｅｖであれば、従
来め無駄な基板電流Ｉ、を半分にすることができること
になる。また、クリップ電流はＩＢ＋■ａｔ−となり従
来のタイオード装置より増加し、クリップ性能かより向
上する。

第２図は、本発明の第２の実施例に係わるタイオード装
置を示す。同図のダイオード装置は、第１図のタイオー
ド装置のＮ＋＋拡散領域１つとＮ＋＋拡散領域１５との
間のＰ−型ウェル１１ｆに図示しない絶縁膜を介して例
えば多結晶シリコンによりゲート電極２１を形成したも
のである。このゲートｔ　＆　２１は例えばＮ中型拡散
層１つ、従−）て電源■ｓｓに接続される。その他の部
分は第１図のダイオード装！と同じであり、同一部分に
は同一参照数字が付されている。

第２図のダイオード装置においては、第１図と、同じ構
造部分によって＠源■　からグランドにＳ １　　＋ＩＣ，のクリップ電流が流れ、かつｎ−型基板
９からグランドに至る無駄な基板電流はＩ　にＣ■ 低減されている。さらに、第２図のダイオード装置にお
いては、Ｎ士型拡散層１９．１．５およびゲート電極２
１によってＭＯＳトランジスタが形成され、ゲート電極
２１の下部に形成されるチャネルに電流ＩＤＳが流れる
。このためクリップ電流は、■　±　■＋ＩＤ５ Ｂ　　　　　　　ｃｌ となりさらにクリップ性能が向上する。また、電源■ｓ
Ｓとグランド間にＭＯＳ）−ランジスタが接続されるた
め、電源■３Ｓのクリップ電圧は、従来のＰＮ接合の順
方向電圧よりさらに小さくすることかできる。なお、第
２図（ｂ）はＮ＋型型数散層１９１５とゲート電極２１
となどによって構成されるＭＯＳトランジスタの等価回
路を示し、第２図（ｃ）は、電源ＶＳＳとグランド間の
総合的な等価回路を示す。

第３図は、本発明のさらに他の実施例に係わるダイオー
ド装置を示す、同図のダイオード装置は、第３図（ａ）
に示すように、第２図（ａ）に示すダイオード装置の各
半導体領域の導電型をそれぞれ逆極性にしたものである
。すなわち、Ｐ−型基板２３上にＮ−型ウェル２５が形
成され、このＮ−型ウェル２５の上部にＮ＋＋拡散領域
２７、Ｐ＋型拡散領域２９．３１およびゲート電極３３
を形成したものである６ また、第３図（ｂ）は第３図（ａ）におけるＰ士型拡散
層２９．３１およびゲート電極３３などによって構成さ
れるＭＯＳトランジスタの等価回路を、第３図（ｃ）は
端子Ａ、すなわちＮ＋型型数散層２７と端子Ｂ、すなわ
ちＰ十型拡散層３１、との間の総合的な等価回路を示す
、なお、第３図のダイオード装置においては端子Ｂか例
えばグランドに接続され、端子Ａには通常動作状態で正
電位になる信号または電源か接続される。

［発明の効果１ 以上のように、本発明によれば、簡単な構造により、無
駄な基板電流を例えば半減化することかでき、しかもク
リップ電流を大巾に増大するとともにクリップ電圧を従
来のものより低下させることが可能となる。すなわち、
簡単な構造で高効率のクリップダイオードか実現できる
。

また、本発明に係わるダイオード装置は従来のダイオー
ド装置と比較して同等特殊な工程および構造なとを必要
とせす、容易に製造か行なわれる。

さらに、基板を流れる無駄な＠流か減少するから、いわ
ゆるラッチアップか生じにくくなる。

なお、本発明に係わるダイオード装置は、集積回路装置
上の出力トランジスタ、入力トランジスタその他の保護
回路に使用できるとともに、信号電圧レベルの制御およ
び制限そのｅ種々の用途に使用可能である。

【図面の簡単な説明】

第１図は、本発明の１実施例に係わるダイオード装置の
概略の構造を示す部分的断面図、第２図（ａ）は、本発
明の第２の実施例に係わるダイオード装置の構造を示す
部分的断面図、第２図（ｂ）は、第２図＜ａ＞に示す装
置におけるＭＯＳトランジスタ部分の等価回路を示す電
気回路図、 第２図（ｃ）は、第２（ａ）に示すダイオード装置の全
体的な等価回路を示す電気回路図、第３図（ａ）は、本
発明の第３の実施例に係わるダイオード装置を示す部分
的断面図、第３図（ｂ）は、第３図（ａ）の装置におけ
るＭＯ３Ｉ−ランジスタ部分の等価回路を示す電気回路
図、 第３図（ｃ）は、第３図（ａ）のダイオード装置の全体
的な等価回路を示す電気回ｌ１１ｇ図、第４図は、クリ
ップダイオードの使用例を示す電気回路図、 第５図は、従来のダイオード装置の構造を示す部分的断
面図、そして、 第６図は第５図のダイオード装置の動作を示す説明的断
面図である。 ９；Ｎ−型基板、 １、１　、　Ｐ−型ウェル、 １３；Ｐ十型拡散領域、 １５．１７．１．９：Ｎ＋＋拡散領域、２１　；ゲート
電極、 ２３、Ｐ−型基板、 ２５．Ｎ−型ウェル、 ２７：Ｎ＋型拡散領域、 ２９．３１；Ｐ＋型拡散領域。 特許出願人　日本モトローラ株式会社 代　　理　　人　　弁理士　　池　　内　　義　　門弟
１図 第２図 （ｂ）（。。 第３図 （ａ） （ｂ）　　　　　（Ｃ） 第４図

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型の半導体基板と、 該半導体基板上に形成された低濃度の第２の導電型のウ
   ェル領域と、 該ウェル領域上に形成されクリップすべき電源線または
   信号線に接続される高濃度の第２の導電型の第１の拡散
   領域と、 前記ウェル領域上に形成され前記第１の拡散領域と接続
   された高濃度の第１の導電型の第２の拡散領域と、 前記ウェル領域上に形成され基準電位に接続される高濃
   度の第１の導電型の第３の拡散領域と、を具備すること
   を特徴とするクリップダイオード装置。 ２、さらに、前記第２の拡散領域と前記第３の拡散領域
   との間の前記ウェル領域上に絶縁膜を介して形成されか
   つ前記第２の拡散領域に接続されたゲート電極を備えた
   請求項１に記載のクリップダイオード装置。