JPS5821374A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5821374A JPS5821374A JP56117640A JP11764081A JPS5821374A JP S5821374 A JPS5821374 A JP S5821374A JP 56117640 A JP56117640 A JP 56117640A JP 11764081 A JP11764081 A JP 11764081A JP S5821374 A JPS5821374 A JP S5821374A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- series
- diodes
- diode
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/141—VDMOS having built-in components
- H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置にかかり、特に２重拡散による絶
縁ゲート電界効果トランジスタのゲート保護構造に関す
る。
縁ゲート電界効果トランジスタのゲート保護構造に関す
る。
絶縁ゲート電界効果トランジスタ（以下電界効果トラン
ジスタをＦｌｉ？と略記する）はゲート保護のためにダ
イオードを併設して静電破壊その他の破壊に備えている
。譬に高耐化の要求が高まる傾向にあることと、２重拡
散によって形成されるもので双方向の逆耐電圧をもたせ
ることは後に述べるように一轟国一な点が多い。まず、
躯１１１Ｉに示す半導体装置において％絶縁グーかＦ
Ｍ Ｔ Ｑ）は２重拡散によって形成されるが、これと
同時に双方、向ダイオードに）も形成される。図におい
て（３）はＮ′″皺のシリ７コン基体、（４１は「の気
４１１Ｒ長シリコン層。
ジスタをＦｌｉ？と略記する）はゲート保護のためにダ
イオードを併設して静電破壊その他の破壊に備えている
。譬に高耐化の要求が高まる傾向にあることと、２重拡
散によって形成されるもので双方向の逆耐電圧をもたせ
ることは後に述べるように一轟国一な点が多い。まず、
躯１１１Ｉに示す半導体装置において％絶縁グーかＦ
Ｍ Ｔ Ｑ）は２重拡散によって形成されるが、これと
同時に双方、向ダイオードに）も形成される。図におい
て（３）はＮ′″皺のシリ７コン基体、（４１は「の気
４１１Ｒ長シリコン層。
（５） 、 （φはいずれも前記気相成長シリコン層（
４にデ型不純物の拡散を施して形成されたＰａｌ領域で
。
４にデ型不純物の拡散を施して形成されたＰａｌ領域で
。
（５）は絶縁ゲー）Ｆｌ’ｒのベース領域、 （ｓ）は
双方向ダイオードのベース領域、（６）は鍵記ベーヌ領
域俤）の一部にＮ＋瀧に形成されたソー、ス領域、（７
） 、 ＜ｉ＞は前記アノード領域（５１の一部にＮ”
［に形成されたエミッタ領域、（８）は表面に彫威され
た酸化シリコン層である。上に述べた構成により双方向
ダイオード部は絶縁グー）Ｆｌｉ’ｊ’＠の形成条件に
支配され不利な構造になる。すなわち、絶縁グー）Ｆｉ
ｌＴ都がその善性上相互コンダクタンス（ｔ■）の向上
とオン抵抗（へ、）の低減とを要求されることからチヤ
ンネル長（ゲーｌＤを短かく、かつ、ベース接合を浅く
形成する傾向にある。また、ソース領域もベース領域が
浅いので轟然に浅く形成され、この２重拡散と同時に双
方向ダイオードのベース領域、エミッタ・ベース接合も
形成されるので、ダイオードの逆耐圧は低いものとなる
。一方、ダイオード部を個別のｌ１で形成しても、エピ
タキシャル層を使用している限り■テ部のオン抵抗（＆
。１）の低減のため十分深いベース接合により広いベー
ス１１（Ｗ、）の形成は無理となる。一方、ダイオード
部ノエミッタ・ベース逆耐圧（Ｖｌｌ◎）とエミッタ・
ドレイン逆耐圧（ＶＤＩＯ）では注入効率、ベース幅等
の影響により特にＮＰＮ構造においては相反する傾向が
あり、ＶＯＳを上げようとするとＶＤＩＯ（トランジス
タにおけるＶＣＩＯに和尚する）の低下がみられる。
双方向ダイオードのベース領域、（６）は鍵記ベーヌ領
域俤）の一部にＮ＋瀧に形成されたソー、ス領域、（７
） 、 ＜ｉ＞は前記アノード領域（５１の一部にＮ”
［に形成されたエミッタ領域、（８）は表面に彫威され
た酸化シリコン層である。上に述べた構成により双方向
ダイオード部は絶縁グー）Ｆｌｉ’ｊ’＠の形成条件に
支配され不利な構造になる。すなわち、絶縁グー）Ｆｉ
ｌＴ都がその善性上相互コンダクタンス（ｔ■）の向上
とオン抵抗（へ、）の低減とを要求されることからチヤ
ンネル長（ゲーｌＤを短かく、かつ、ベース接合を浅く
形成する傾向にある。また、ソース領域もベース領域が
浅いので轟然に浅く形成され、この２重拡散と同時に双
方向ダイオードのベース領域、エミッタ・ベース接合も
形成されるので、ダイオードの逆耐圧は低いものとなる
。一方、ダイオード部を個別のｌ１で形成しても、エピ
タキシャル層を使用している限り■テ部のオン抵抗（＆
。１）の低減のため十分深いベース接合により広いベー
ス１１（Ｗ、）の形成は無理となる。一方、ダイオード
部ノエミッタ・ベース逆耐圧（Ｖｌｌ◎）とエミッタ・
ドレイン逆耐圧（ＶＤＩＯ）では注入効率、ベース幅等
の影響により特にＮＰＮ構造においては相反する傾向が
あり、ＶＯＳを上げようとするとＶＤＩＯ（トランジス
タにおけるＶＣＩＯに和尚する）の低下がみられる。
また、１ｉＩＨに示した構造でダイオード部のＶＤＩＯ
がＦＩＴ部のドレイン・ソース間耐圧（ＶＤＩＩＫ）
より低いと半導体装置の耐圧どしではＶＤＩＯで決定さ
れる。すなわち、石を上げようとするとＶＤＩＯが低下
、半導体装置の耐圧も低い方のＶＤＩＯで決まり低くな
ってしまう重大な欠点があった。
がＦＩＴ部のドレイン・ソース間耐圧（ＶＤＩＩＫ）
より低いと半導体装置の耐圧どしではＶＤＩＯで決定さ
れる。すなわち、石を上げようとするとＶＤＩＯが低下
、半導体装置の耐圧も低い方のＶＤＩＯで決まり低くな
ってしまう重大な欠点があった。
この発明は従来の欠点を改嵐するためになされたもの−
で、半導体基体に設けられた気相成長層の一方の主−に
夫々が２重拡１ｋｌｃより形成された絶縁ゲート電界効
果トランジスタ部および複数の双方向ダイオード部を備
え、この双方向ダイオードは絶縁ゲート電界効果トラン
ジスタのゲートとソースとの間に直列に挿入されている
ことを特徴とする。
で、半導体基体に設けられた気相成長層の一方の主−に
夫々が２重拡１ｋｌｃより形成された絶縁ゲート電界効
果トランジスタ部および複数の双方向ダイオード部を備
え、この双方向ダイオードは絶縁ゲート電界効果トラン
ジスタのゲートとソースとの間に直列に挿入されている
ことを特徴とする。
次にこの発明を１！Ｉ！墓例につ１１図面を参照して詳
細に説明する。第２図は１夷ＩＩＩＡ例の半導体装置を
示し、２重拡散による絶縁ゲートｖｌテ（１５のゲート
四を保護するために、２個のダイオード（２）、（ｉ’
）を上記２重拡散時に同時に拡散形成し直列に接続した
ものを上記ＦＢ！−のゲート鴎とソース（ｓ）との間に
挿入接続する配線を―したものである。なお、図におい
て従来の構造き変らない部分は同じ符号を付して示し、
説明を省略した。１実施例の半導体装置は２個の双方向
ダイオードを備えるので、絶縁デー１−Ｐ 従来の双方向ダイオードよりも１個多く双方向ダイオー
ド（力を拡ｉｋ影成し、 ２個の双方向ダイオード（２
５．（２’ｌを電極配線で直列４ｃ接続することによっ
て達成される。
細に説明する。第２図は１夷ＩＩＩＡ例の半導体装置を
示し、２重拡散による絶縁ゲートｖｌテ（１５のゲート
四を保護するために、２個のダイオード（２）、（ｉ’
）を上記２重拡散時に同時に拡散形成し直列に接続した
ものを上記ＦＢ！−のゲート鴎とソース（ｓ）との間に
挿入接続する配線を―したものである。なお、図におい
て従来の構造き変らない部分は同じ符号を付して示し、
説明を省略した。１実施例の半導体装置は２個の双方向
ダイオードを備えるので、絶縁デー１−Ｐ 従来の双方向ダイオードよりも１個多く双方向ダイオー
ド（力を拡ｉｋ影成し、 ２個の双方向ダイオード（２
５．（２’ｌを電極配線で直列４ｃ接続することによっ
て達成される。
上記実施例によれば、従来に比し２倍のダイオード双方
向逆耐圧が１Ｉ３Ｊできる。すなわち、ゲート電極（６
）に例えば正の電圧が印加されたとき、双方向ダイオー
ド（齢のＰＮ“接合（Ｊ雪）と他の双方向ダイオードげ
）のＰＮ”接合（Ｊ４）とがブレークダウンし，その値
は（Ｊｓ＋Ｊａ）であり１倍の逆耐圧となって表われる
。反対にゲート電極４Ｑ）Ｅ負の電圧が印加さ，れたと
きは双方向ダイオード（ス）の接合（Ｊｌ）と他の双方
向ダイオード（泊の接合＜、ｒｓ）がブレークダウンし
、その値は（Ｊ１＋ＪＩ）である。したがって、ゲート
電極め正負にかかわらずＰＮ＋接舎接台個所で逆バイア
スとなり２倍の逆耐圧を生ずる。このようにして双方向
ダイオードを複数個直列に接続することによって双方向
の耐圧が倍加され、ゲートバイアスとして充分な余裕が
とれるので、チャンネル抵抗を最大限低減でき相互コン
ダクタンス（１．ｌＩ）、ドレイン電流ＣＩ，）をさら
に向上させることができる。
向逆耐圧が１Ｉ３Ｊできる。すなわち、ゲート電極（６
）に例えば正の電圧が印加されたとき、双方向ダイオー
ド（齢のＰＮ“接合（Ｊ雪）と他の双方向ダイオードげ
）のＰＮ”接合（Ｊ４）とがブレークダウンし，その値
は（Ｊｓ＋Ｊａ）であり１倍の逆耐圧となって表われる
。反対にゲート電極４Ｑ）Ｅ負の電圧が印加さ，れたと
きは双方向ダイオード（ス）の接合（Ｊｌ）と他の双方
向ダイオード（泊の接合＜、ｒｓ）がブレークダウンし
、その値は（Ｊ１＋ＪＩ）である。したがって、ゲート
電極め正負にかかわらずＰＮ＋接舎接台個所で逆バイア
スとなり２倍の逆耐圧を生ずる。このようにして双方向
ダイオードを複数個直列に接続することによって双方向
の耐圧が倍加され、ゲートバイアスとして充分な余裕が
とれるので、チャンネル抵抗を最大限低減でき相互コン
ダクタンス（１．ｌＩ）、ドレイン電流ＣＩ，）をさら
に向上させることができる。
この発明は絶縁ゲートシｌ！全般の保護ダイオードの形
成に適用でき、半導体ａｍの電気的特性、１頼性の向上
に顕著に貢献するものである。
成に適用でき、半導体ａｍの電気的特性、１頼性の向上
に顕著に貢献するものである。
第１図は従来の半導体装置の断面図、８２図は１実施例
の半導体装置の断面図である。 １″ 絶縁ゲー）Ｆｌ’ｌ’ ？，ｉ 双方向ダイオード ４ 気相成長層 Ｊ＊ｔＪｍｗＪｓｗＪ４ １ｊ方向ダイオードのＰＮ
”ｉｉ合Ｄ ドレイン電極 Ｇ ゲート電極 Ｓ ソース電極 代理人 弁理士 井 上 − 男
の半導体装置の断面図である。 １″ 絶縁ゲー）Ｆｌ’ｌ’ ？，ｉ 双方向ダイオード ４ 気相成長層 Ｊ＊ｔＪｍｗＪｓｗＪ４ １ｊ方向ダイオードのＰＮ
”ｉｉ合Ｄ ドレイン電極 Ｇ ゲート電極 Ｓ ソース電極 代理人 弁理士 井 上 − 男
Claims (1)
- 絶縁ゲート電界効果トランジスタにそのゲート保■のた
めのダイオードを併設し先生導体装置において、半導体
基体に設けられた気相成長層の主面に夫々が２重拡散に
より形成された絶縁ゲート電界効果トランジスタ部およ
び複数の双方向ダイオード部を備え、前記双方向ダイオ
ードは絶縁グーか電界効果トランジスタのゲートとソー
スとの間に直列に挿入接続されたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117640A JPS5821374A (ja) | 1981-07-29 | 1981-07-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117640A JPS5821374A (ja) | 1981-07-29 | 1981-07-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5821374A true JPS5821374A (ja) | 1983-02-08 |
Family
ID=14716694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117640A Pending JPS5821374A (ja) | 1981-07-29 | 1981-07-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821374A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296770A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 絶縁ゲ−ト電界効果型半導体装置 |
| JPS6365665A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 相補型ｍｉｓ集積回路の静電気保護装置 |
| JPS63127152U (ja) * | 1987-02-10 | 1988-08-19 | ||
| US4916085A (en) * | 1986-12-17 | 1990-04-10 | Sgs Microelettronica S.P.A. | MOS power structure with protective device against overvoltages and manufacturing process therefor |
| JPH03203380A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 縦型ｍｏｓ電界効果トランジスタの保護装置 |
| US5426320A (en) * | 1993-04-21 | 1995-06-20 | Consorzio Per La Ricera Sulla Mmicroelectronica Nel Mezzogiorno | Integrated structure protection device for protecting logic-level power MOS devices against electro-static discharges |
| WO2002003473A1 (de) * | 2000-07-05 | 2002-01-10 | Robert Bosch Gmbh | Anordnung mit p-dotierten und n-dotierten halbleiterschichten sowie verfahren zu deren herstellung |
-
1981
- 1981-07-29 JP JP56117640A patent/JPS5821374A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296770A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 絶縁ゲ−ト電界効果型半導体装置 |
| JPS6365665A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 相補型ｍｉｓ集積回路の静電気保護装置 |
| US4916085A (en) * | 1986-12-17 | 1990-04-10 | Sgs Microelettronica S.P.A. | MOS power structure with protective device against overvoltages and manufacturing process therefor |
| JPS63127152U (ja) * | 1987-02-10 | 1988-08-19 | ||
| JPH03203380A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 縦型ｍｏｓ電界効果トランジスタの保護装置 |
| US5426320A (en) * | 1993-04-21 | 1995-06-20 | Consorzio Per La Ricera Sulla Mmicroelectronica Nel Mezzogiorno | Integrated structure protection device for protecting logic-level power MOS devices against electro-static discharges |
| WO2002003473A1 (de) * | 2000-07-05 | 2002-01-10 | Robert Bosch Gmbh | Anordnung mit p-dotierten und n-dotierten halbleiterschichten sowie verfahren zu deren herstellung |
| US7170104B2 (en) | 2000-07-05 | 2007-01-30 | Robert Bosch Gmbh | Arrangement with p-doped and n-doped semiconductor layers and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| JPH0324791B2 (ja) | ||
| US5508224A (en) | Method of making ESD protection device | |
| JP2680788B2 (ja) | 集積化構造の能動クランプ装置 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| US7095084B2 (en) | Emitter switching configuration and corresponding integrated structure | |
| JPS6323335A (ja) | 半導体装置及びその製造方法 | |
| JPH0745842A (ja) | 埋込みアバランシュ・ダイオード | |
| US5929485A (en) | High voltage insulated gate type bipolar transistor for self-isolated smart power IC | |
| JP2002043319A (ja) | 半導体装置 | |
| ITMI972675A1 (it) | Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione | |
| JPH0715134Y2 (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JP2001339044A (ja) | 半導体装置の静電保護回路 | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| JPH02214164A (ja) | 入力保護回路を備えたｍｏｓｆｅｔ | |
| JPH0416443Y2 (ja) | ||
| JPH0590278A (ja) | 半導体装置 | |
| JPS63170962A (ja) | 半導体装置 | |
| JPH011272A (ja) | 半導体装置 | |
| JPH04214662A (ja) | 集積回路用入力端保護装置 | |
| JPS61194874A (ja) | 半導体装置 | |
| JPH0348665B2 (ja) | ||
| JPH02189927A (ja) | 半導体装置 | |
| JPH04165666A (ja) | クリップダイオード装置 |