JPH04166984A - パネルディスプレイ制御装置 - Google Patents
パネルディスプレイ制御装置Info
- Publication number
- JPH04166984A JPH04166984A JP2295610A JP29561090A JPH04166984A JP H04166984 A JPH04166984 A JP H04166984A JP 2295610 A JP2295610 A JP 2295610A JP 29561090 A JP29561090 A JP 29561090A JP H04166984 A JPH04166984 A JP H04166984A
- Authority
- JP
- Japan
- Prior art keywords
- display
- panel
- data
- timing
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＣＲＴデイスプレィを対象として作成され
たアプリケーションプログラムによって、ＣＲＴデイス
プレィとは異なる表示タイミングを有するパネルディス
プレイの表示制御を行なうデイスプレィ制御装置に関し
、特に２画面に分割されたシングルドライブ型のパネル
ディスプレイを制御するパネルディスプレイ制御装置に
関する。
たアプリケーションプログラムによって、ＣＲＴデイス
プレィとは異なる表示タイミングを有するパネルディス
プレイの表示制御を行なうデイスプレィ制御装置に関し
、特に２画面に分割されたシングルドライブ型のパネル
ディスプレイを制御するパネルディスプレイ制御装置に
関する。
［従来の技術］
近年、パーソナルコンピュータ及びワードプロセッサを
始めとする各種ＯＡ機器の小型化に伴って、これらに使
用されるデイスプレィも、従来のＣＲＴデイスプレィに
代わって液晶デイスプレィ及びプラズマデイスプレィ等
のパネルタイプのものが多用されるようになってきた。
始めとする各種ＯＡ機器の小型化に伴って、これらに使
用されるデイスプレィも、従来のＣＲＴデイスプレィに
代わって液晶デイスプレィ及びプラズマデイスプレィ等
のパネルタイプのものが多用されるようになってきた。
また、上述したパネルタイプのデイスプレィの大型化に
伴い、電極容量の削減を図るため、第５図に示すように
、パネル２１を例えば上下２つの画面に分割し、夫々の
画面をシフトレジスタ２２゜２３てドライブする２面シ
ングルドライブ型のしＣＤパネルディスプレイも開発さ
れている。このデイスプレィでは、第６図にその表示タ
イミング図を示すように、上側の分割画面を構成する１
〜２４０ラインのパネル用表示データＰＤＡと、下側の
分割画面を構成する２４１〜４８０ラインのパネル用表
示データＰＤＡとが、１ラインずつ交互に供給されるよ
うになっている。
伴い、電極容量の削減を図るため、第５図に示すように
、パネル２１を例えば上下２つの画面に分割し、夫々の
画面をシフトレジスタ２２゜２３てドライブする２面シ
ングルドライブ型のしＣＤパネルディスプレイも開発さ
れている。このデイスプレィでは、第６図にその表示タ
イミング図を示すように、上側の分割画面を構成する１
〜２４０ラインのパネル用表示データＰＤＡと、下側の
分割画面を構成する２４１〜４８０ラインのパネル用表
示データＰＤＡとが、１ラインずつ交互に供給されるよ
うになっている。
一方、パネルタイプのデイスプレィとＣＲＴデイスプレ
ィとては、通常、その表示タイミングか異なっている。
ィとては、通常、その表示タイミングか異なっている。
このため、ＣＲＴデイスプレィを対象として作成された
アプリケーションプログラムで上述した従来の２面シン
グルドライブ型のパネルディスプレイを駆動するために
は、従来、次のような方法を採用している。
アプリケーションプログラムで上述した従来の２面シン
グルドライブ型のパネルディスプレイを駆動するために
は、従来、次のような方法を採用している。
即ち、初期設定プログラムに従って、既存のＣＲＴコン
トローラのタイミング制御用レジスタの内容をパネルタ
イミングと同等のタイミングに設定する。
トローラのタイミング制御用レジスタの内容をパネルタ
イミングと同等のタイミングに設定する。
そして、ＣＲＴコン１−ローラが管理する表示用メモリ
（ＶＲＡＭ）へのアクセスを、上下２画面で交互に行う
。従って、そのためのメモリアドレス生成回路を上下２
画面分設けるようにしている。
（ＶＲＡＭ）へのアクセスを、上下２画面で交互に行う
。従って、そのためのメモリアドレス生成回路を上下２
画面分設けるようにしている。
［発明が解決しようとする課題］
しかしながら、上記のように、制御用レジスタの内容を
パネルディスプレイのタイミングに合致させるように設
定した場合には、アプリケーションプログラムによって
表示モードを変更する場合、ＣＲＴコントローラ内のタ
イミング制御用レジスタの内容が書き替えられるため、
設定されたパネル用のタイミングが損なわれ、表示動作
に支障を来すという問題点がある。従って、この場合に
は、ＣＲＴ用に設定されるレジスタの内容をパネル用の
タイミングデータに変換するためのローカルＣＰＵ等の
演算手段が必要になり、部品コストの増大を招くという
問題点かある。
パネルディスプレイのタイミングに合致させるように設
定した場合には、アプリケーションプログラムによって
表示モードを変更する場合、ＣＲＴコントローラ内のタ
イミング制御用レジスタの内容が書き替えられるため、
設定されたパネル用のタイミングが損なわれ、表示動作
に支障を来すという問題点がある。従って、この場合に
は、ＣＲＴ用に設定されるレジスタの内容をパネル用の
タイミングデータに変換するためのローカルＣＰＵ等の
演算手段が必要になり、部品コストの増大を招くという
問題点かある。
また、上記の方法では、上下２画面のメモリアドレスを
交互に生成するため、プリセット値が異なる２つのカウ
ンタを含む特別のアドレス生成回路が必要になるという
問題点もある。
交互に生成するため、プリセット値が異なる２つのカウ
ンタを含む特別のアドレス生成回路が必要になるという
問題点もある。
この発明は、このような問題点を解決するためになされ
たもので、部品コストの大幅な増大を招くことなしに、
ＣＲＴデイスプレィ用に設定されたタイミングデータに
よって２画面型のパネルディスプレイを支障なく表示制
御することが可能な互換性に優れたパネルディスプレイ
制御装置を提供することを目的とする。
たもので、部品コストの大幅な増大を招くことなしに、
ＣＲＴデイスプレィ用に設定されたタイミングデータに
よって２画面型のパネルディスプレイを支障なく表示制
御することが可能な互換性に優れたパネルディスプレイ
制御装置を提供することを目的とする。
［課題を解決するための手段］
この発明のパネルディスプレイ制御装置は、表示制御す
べき２画面分割型のパネルディスプレイの表示タイミン
グの基本となる基本クロックを発生させるクロック発生
手段と、前記基本クロックに従って動作すると共に内部
に格納されたタイミング設定値と外部から与えられるウ
ェイト信号とに基づいて前記パネルディスプレイの表示
タイミング信号と表示データとを出力するＣＲＴコント
ローラと、このＣＲＴコントローラから出力される表示
データをパネル用の表示データに変換するパネルデータ
変換回路と、このパネルデータ変換回路から出力される
パネル用の表示データを１／２フレーム分格納する１／
２フレームバッファと、前記基本クロックに従って動作
すると共に同期合わせ用の前記ウェイト信号とこのウェ
イト信号に同期したパネル上下切替信号と前記パネルデ
ィスプレイの表示制御信号とを出力するパネルタイミン
グコントローラと、前記パネル上下切替信号に従って前
記パネルデータ変換回路から出力される表示データと前
記１／２フレームバッファから出力される表示データと
を交互に選択して前記バネルディスプレイに出力するデ
ータコントロール回路とを備えたことを特徴とする。
べき２画面分割型のパネルディスプレイの表示タイミン
グの基本となる基本クロックを発生させるクロック発生
手段と、前記基本クロックに従って動作すると共に内部
に格納されたタイミング設定値と外部から与えられるウ
ェイト信号とに基づいて前記パネルディスプレイの表示
タイミング信号と表示データとを出力するＣＲＴコント
ローラと、このＣＲＴコントローラから出力される表示
データをパネル用の表示データに変換するパネルデータ
変換回路と、このパネルデータ変換回路から出力される
パネル用の表示データを１／２フレーム分格納する１／
２フレームバッファと、前記基本クロックに従って動作
すると共に同期合わせ用の前記ウェイト信号とこのウェ
イト信号に同期したパネル上下切替信号と前記パネルデ
ィスプレイの表示制御信号とを出力するパネルタイミン
グコントローラと、前記パネル上下切替信号に従って前
記パネルデータ変換回路から出力される表示データと前
記１／２フレームバッファから出力される表示データと
を交互に選択して前記バネルディスプレイに出力するデ
ータコントロール回路とを備えたことを特徴とする。
［作用］
この発明によれは、ＣＲＴコントローラかパネル用の基
本クロックに従って動作を行い、且つパネルタイミング
コントローラから出力されるウェイト信号に従ってウェ
イト動作を繰り返すことにより、パネルタイミングに対
する強制的な同期合わせか行われる。また、この発明に
よれば、１／２フレームバッファを備え、ＣＲＴコント
ローラから供給される表示データと、前記１／２フレー
ムバッファから読み出される表示データとを交互に選択
することにより、２画面分割型のパネルディスプレイに
合致した順序のデータ供給を行うことかできる。
本クロックに従って動作を行い、且つパネルタイミング
コントローラから出力されるウェイト信号に従ってウェ
イト動作を繰り返すことにより、パネルタイミングに対
する強制的な同期合わせか行われる。また、この発明に
よれば、１／２フレームバッファを備え、ＣＲＴコント
ローラから供給される表示データと、前記１／２フレー
ムバッファから読み出される表示データとを交互に選択
することにより、２画面分割型のパネルディスプレイに
合致した順序のデータ供給を行うことかできる。
従って、この発明によれば、ＣＲＴコントローラから出
力される表示データの順序をなんら操作せずに、また、
ＣＲＴコントローラの内部に設定されたタイミングデー
タを、なんら変更することなく、ＣＲＴデイスプレィを
対象としたアプリケーションプログラムに従って２画面
分割型のパネルディスプレイの表示制御を行うことがで
きる。
力される表示データの順序をなんら操作せずに、また、
ＣＲＴコントローラの内部に設定されたタイミングデー
タを、なんら変更することなく、ＣＲＴデイスプレィを
対象としたアプリケーションプログラムに従って２画面
分割型のパネルディスプレイの表示制御を行うことがで
きる。
このため、互換性に優れたパネルディスプレイ制御装置
を提供することかできる。
を提供することかできる。
［実施例］
以下、添付の図面を参照してこの発明の一実施例につい
て説明する。
て説明する。
第１図は、この実施例によるデイスプレィコントローラ
１と、それに接続された表示用メモリ（以下、ＶＲＡＭ
と呼ぶ）２及びフラットパネルディスプレイ３を示すブ
ロック図である。
１と、それに接続された表示用メモリ（以下、ＶＲＡＭ
と呼ぶ）２及びフラットパネルディスプレイ３を示すブ
ロック図である。
デイスプレィコン）〜ローラ１は、次のように構成され
ている。
ている。
即ち、ＣＲＴデイスプレィの表示タイミングを規定する
ＣＲＴクロック信号ＣＣＫとパネル用デイスプレィの表
示タイミングを規定するパネルクロック信号ＰＣＫとは
、クロックセレクト回路１１によって選択されクロック
信号ＣＬＫとしてＣＲＴコントローラ１２とパネルタイ
ミングコントローラ１３に供給されている。これらのコ
ントローラ１２．１３は、図示しないＣＲＴデイスプレ
ィの表示制御を行う際には、ＣＲＴ用のクロック信号Ｃ
ＣＫにて動作し、フラノ１−パネルディスプレイ３の表
示制御を行う際には、パネル用クロック信号Ｐ ＣＫに
て動作する。
ＣＲＴクロック信号ＣＣＫとパネル用デイスプレィの表
示タイミングを規定するパネルクロック信号ＰＣＫとは
、クロックセレクト回路１１によって選択されクロック
信号ＣＬＫとしてＣＲＴコントローラ１２とパネルタイ
ミングコントローラ１３に供給されている。これらのコ
ントローラ１２．１３は、図示しないＣＲＴデイスプレ
ィの表示制御を行う際には、ＣＲＴ用のクロック信号Ｃ
ＣＫにて動作し、フラノ１−パネルディスプレイ３の表
示制御を行う際には、パネル用クロック信号Ｐ ＣＫに
て動作する。
ＣＲＴコントローラ１２は、内部に図示しないタイミン
グ制御用レジスタと外部同期合せ回路１４とを備えたも
ので、図示しないＣＲＴコントローラに対しては、内部
のタイミング制御用レジスタに設定されたタイミングデ
ータに基づく水平同期信号等の各種タイミング信号を出
力し、パネルタイミングコントローラ１３に対しては表
示タイミング信号ＤＴＭＧを供給すると共に、パネルタ
イミングコントローラ１３から出力されるウェイト信号
に基づき表示タイミング信号ＤＴＭＧにウェイトをかけ
てパネル用のタイミングに合致させる。また、ＣＲＴ：
＋ンＩ−ローラ１２は、ＶＲＡＭ２から表示データＶＤ
Ａを順次読み出して、ＣＲＴ用表示データＣＤＡとして
、パネルデータ変換回路１５に供給する。
グ制御用レジスタと外部同期合せ回路１４とを備えたも
ので、図示しないＣＲＴコントローラに対しては、内部
のタイミング制御用レジスタに設定されたタイミングデ
ータに基づく水平同期信号等の各種タイミング信号を出
力し、パネルタイミングコントローラ１３に対しては表
示タイミング信号ＤＴＭＧを供給すると共に、パネルタ
イミングコントローラ１３から出力されるウェイト信号
に基づき表示タイミング信号ＤＴＭＧにウェイトをかけ
てパネル用のタイミングに合致させる。また、ＣＲＴ：
＋ンＩ−ローラ１２は、ＶＲＡＭ２から表示データＶＤ
Ａを順次読み出して、ＣＲＴ用表示データＣＤＡとして
、パネルデータ変換回路１５に供給する。
一方、パネルタイミングコントローラ１３は、ＣＲＴコ
ントローラ１２からのタイミング信号ＤＴＭＧ及びクロ
ックセレクト回路ＩＩからのクロック信号ＣＬＫに基づ
いて、ウェイト信号ＷＴ。
ントローラ１２からのタイミング信号ＤＴＭＧ及びクロ
ックセレクト回路ＩＩからのクロック信号ＣＬＫに基づ
いて、ウェイト信号ＷＴ。
パネル上下面面切替信号ＳＷ１パネルコントロール信号
ＬＣ及びシフＩ・クロック信号Ｓ ＣＫを生成し、これ
らの信号を夫々外部同期合せ回路１４、フレームバッフ
ァインタフェース１６、フラットパネルディスプレイ３
及びパネルデータ変換回路１５に供給する。
ＬＣ及びシフＩ・クロック信号Ｓ ＣＫを生成し、これ
らの信号を夫々外部同期合せ回路１４、フレームバッフ
ァインタフェース１６、フラットパネルディスプレイ３
及びパネルデータ変換回路１５に供給する。
パネルデータ変換回路１５は、ＣＲＴコントローラ１２
から供給されるＣＲＴ用の表示データＯＤＡに対して、
例えば階調付与等の処理を施してパネル用の表示データ
ＰＤＡ Ｉに変換する。
から供給されるＣＲＴ用の表示データＯＤＡに対して、
例えば階調付与等の処理を施してパネル用の表示データ
ＰＤＡ Ｉに変換する。
フレームバッファインタフェース１６は、パネル上下画
面切替信号ＳＷに基づいて、１／２フレームバッファ１
７のリード／ライトタイミンクを与えるリード／ライ１
〜信号Ｒ／ＷをＩ／２フレームバッファ１７に供給する
。そして、パネルデータ変換回路１５から出力されるパ
ネル用の表示デ−夕ＰＤＡＩは、このリード／ライト信
号Ｒ／Ｗに従って１／２フレームバッファ１７に書込ま
れ、リード／ライト信号Ｒ／Ｗに従って１／２フレーム
バッファ１７から表示データＰＤＡ２として読み出され
るようになっている。
面切替信号ＳＷに基づいて、１／２フレームバッファ１
７のリード／ライトタイミンクを与えるリード／ライ１
〜信号Ｒ／ＷをＩ／２フレームバッファ１７に供給する
。そして、パネルデータ変換回路１５から出力されるパ
ネル用の表示デ−夕ＰＤＡＩは、このリード／ライト信
号Ｒ／Ｗに従って１／２フレームバッファ１７に書込ま
れ、リード／ライト信号Ｒ／Ｗに従って１／２フレーム
バッファ１７から表示データＰＤＡ２として読み出され
るようになっている。
データコントロール回路１８は、パネルデータ変換回路
１５から出力される表示データＰＤＡＩと１／２フレー
ムバッファ１７から読み出される表示データＰＤＡ２と
をライン毎に交互に選択してフラットパネルディスプレ
イ３に表示データＰＤＡを供給するようになっている。
１５から出力される表示データＰＤＡＩと１／２フレー
ムバッファ１７から読み出される表示データＰＤＡ２と
をライン毎に交互に選択してフラットパネルディスプレ
イ３に表示データＰＤＡを供給するようになっている。
次に、このように構成されたデイスプレィコントローラ
の動作について説明する。
の動作について説明する。
先ず、図示しないＣＲＴデイスプレィの表示制御を行う
場合には、クロックセレクト回路１１によって、ＣＲＴ
用のクロック信号ＣＣＫを選択する。これにより、ＣＲ
Ｔコントローラ１２は、第２図に示すように、内部のタ
イミング制御用レジスタに設定された水平同期時間、水
平同期開始・終了タイミング及びブランキング期間開始
・終了タイミング等のタイミングデータに基づいて、Ｃ
ＲＴデイスプレィの表示タイミングを与える水平同期信
号Ｈ３ＹＮＣ及び垂直同期信号ＶＳＹＮＣを出力する。
場合には、クロックセレクト回路１１によって、ＣＲＴ
用のクロック信号ＣＣＫを選択する。これにより、ＣＲ
Ｔコントローラ１２は、第２図に示すように、内部のタ
イミング制御用レジスタに設定された水平同期時間、水
平同期開始・終了タイミング及びブランキング期間開始
・終了タイミング等のタイミングデータに基づいて、Ｃ
ＲＴデイスプレィの表示タイミングを与える水平同期信
号Ｈ３ＹＮＣ及び垂直同期信号ＶＳＹＮＣを出力する。
また、ＶＲＡＭ１２から読み出された表示データＶＤＡ
は、上記各種タイミング信号に従って、ＣＲＴコントロ
ーラ１２から表示データＣＤＡとして出力されることに
なる。なお、図中、表示データＣＤＡに記載された数字
は、ライン番号を示しており、この例では、４８０ライ
ンで１フレームの画面が構成されている。
は、上記各種タイミング信号に従って、ＣＲＴコントロ
ーラ１２から表示データＣＤＡとして出力されることに
なる。なお、図中、表示データＣＤＡに記載された数字
は、ライン番号を示しており、この例では、４８０ライ
ンで１フレームの画面が構成されている。
一方、フラットパネルディスプレイ７の表示制御を行う
場合には、クロックセレクト回路１１によって、パネル
用クロック信号ＰＣＫが選択されるので、パネルタイミ
ングコントローラ１３のみならず、ＣＲＴコントローラ
１２もまたパネル用クロック信号ＰＣＫによって動作を
する。このときの表示タイミングを第３図に示す。なお
、この図において、パネルデータＰＤＡＩ、ＰＤＡ２゜
ＰＤＡのタイミング図に付された番号は、フラットパネ
ルディスプレイ３のライン番号を示している。フラット
パネルディスプレイ３は、１〜２４０ラインが主画面を
構成し、２４１〜４８０ラインが子画面を構成している
。
場合には、クロックセレクト回路１１によって、パネル
用クロック信号ＰＣＫが選択されるので、パネルタイミ
ングコントローラ１３のみならず、ＣＲＴコントローラ
１２もまたパネル用クロック信号ＰＣＫによって動作を
する。このときの表示タイミングを第３図に示す。なお
、この図において、パネルデータＰＤＡＩ、ＰＤＡ２゜
ＰＤＡのタイミング図に付された番号は、フラットパネ
ルディスプレイ３のライン番号を示している。フラット
パネルディスプレイ３は、１〜２４０ラインが主画面を
構成し、２４１〜４８０ラインが子画面を構成している
。
第３図に示すように、先ず、表示タイミング信号ＤＴＭ
Ｇがアクティブになると、ＣＲＴコントローラ１２から
パネルの主画面を構成する１ライン目の表示データＣＤ
Ａが出力される。この表示データＣＤＡは、パネルデー
タ変換回路１５によってパネル用の表示データＰＤＡ
Ｉに変換される。
Ｇがアクティブになると、ＣＲＴコントローラ１２から
パネルの主画面を構成する１ライン目の表示データＣＤ
Ａが出力される。この表示データＣＤＡは、パネルデー
タ変換回路１５によってパネル用の表示データＰＤＡ
Ｉに変換される。
このとき、パネル上下画面切替信号ＳＷは” ｌ ”レ
ベルになっているので、データコントロール回路１８は
、表示データＰＤＡＩを選択し、フラットパネルディス
プレイ３に出力する。
ベルになっているので、データコントロール回路１８は
、表示データＰＤＡＩを選択し、フラットパネルディス
プレイ３に出力する。
１ライン目の表示データがフラットパネルディスプレイ
３に供給されると、表示タイミング信号ＤＴＭＧがイン
アクティブになるので、これを受けてパネルタイミング
コントローラ１３は、ウェイト信号ＷＴをＣＲＴコント
ローラ１２に出力する。これにより、ＣＲＴコントロー
ラ１２が動作を停止し、ウェイト信号ＷＴの発生前の状
態を保−ｌ ３− 持する。
３に供給されると、表示タイミング信号ＤＴＭＧがイン
アクティブになるので、これを受けてパネルタイミング
コントローラ１３は、ウェイト信号ＷＴをＣＲＴコント
ローラ１２に出力する。これにより、ＣＲＴコントロー
ラ１２が動作を停止し、ウェイト信号ＷＴの発生前の状
態を保−ｌ ３− 持する。
このウェイト動作の間、パネルタイミングコントローラ
１３は、１／２フレームバッファ１７へのリード／ライ
ト信号を切り替えて、１／２フレームバッファ１７に格
納されている子画面の２４１ライン目のデータをリード
する。このとき、パネル上下画面切替信号ＳＷは゛０″
レベルになっているので、データコントロール回路１８
は、フレームバッファ１７から読み出された表示データ
ＰＤＡ２を選択し、フラットパネルディスプレイ３に出
力する。
１３は、１／２フレームバッファ１７へのリード／ライ
ト信号を切り替えて、１／２フレームバッファ１７に格
納されている子画面の２４１ライン目のデータをリード
する。このとき、パネル上下画面切替信号ＳＷは゛０″
レベルになっているので、データコントロール回路１８
は、フレームバッファ１７から読み出された表示データ
ＰＤＡ２を選択し、フラットパネルディスプレイ３に出
力する。
２４１ライン目の表示データがフラットパネルディスプ
レイ３に供給されると、パネルタイミングコントローラ
１３からのウェイト信号ＷＴの出力が停止するので、こ
れを受けてＣＲＴコントローラ１３は、表示タイミング
信号ＤＴＭＧをアクティブにして動作を再開すると共に
、強制的に次の２ライン目の表示動作を開始する。
レイ３に供給されると、パネルタイミングコントローラ
１３からのウェイト信号ＷＴの出力が停止するので、こ
れを受けてＣＲＴコントローラ１３は、表示タイミング
信号ＤＴＭＧをアクティブにして動作を再開すると共に
、強制的に次の２ライン目の表示動作を開始する。
以後、同様の手順を繰り返すことにより、フラットパネ
ルディスプレイ３に、ＣＲＴコントローラ１２と１／２
フレームバッファ１７とから交互に表示データＰＤＡか
供給されることになる。
ルディスプレイ３に、ＣＲＴコントローラ１２と１／２
フレームバッファ１７とから交互に表示データＰＤＡか
供給されることになる。
ここで、ウェイト信号ＷＴのパルス間隔を適当な値に設
定することにより、ＣＲＴコントローラ１２をパネルタ
イミングに同期させることかできる。
定することにより、ＣＲＴコントローラ１２をパネルタ
イミングに同期させることかできる。
第４図は、ＣＲＴコン１〜ローラ１２及び１／２フレー
ムバッファ１７からフラットパネルディスプレイに供給
される表示データＰＤＡの流れを示ず模式図である。
ムバッファ１７からフラットパネルディスプレイに供給
される表示データＰＤＡの流れを示ず模式図である。
先ず、ＣＲＴコントローラ１２がパネルの」一画面を走
査しているときには、第４図（ａ）に示すように、ＣＲ
Ｔコントローラ１２は、その走査に従ってフラットパネ
ルディスプレイ３の１ラインロにデータを送出し、同時
に、フレームバッファ１７に１ライン目のデータをスト
アする。１ライン１」のデータを全て走査し終わったら
、既にフレームバッファ１７にストアされている２４１
ライン目のデータをフラットパネルディスプレイ３の下
側面に送出する。以下、同様に、ＣＲＴコントローラ１
２が２４０ライン目のデータまでを走査すると、１フレ
ーム分の表示動作が終了する。この時点で、１／２フレ
ームバッファ１７に１〜２４０ラインのデータかストア
されることになる。
査しているときには、第４図（ａ）に示すように、ＣＲ
Ｔコントローラ１２は、その走査に従ってフラットパネ
ルディスプレイ３の１ラインロにデータを送出し、同時
に、フレームバッファ１７に１ライン目のデータをスト
アする。１ライン１」のデータを全て走査し終わったら
、既にフレームバッファ１７にストアされている２４１
ライン目のデータをフラットパネルディスプレイ３の下
側面に送出する。以下、同様に、ＣＲＴコントローラ１
２が２４０ライン目のデータまでを走査すると、１フレ
ーム分の表示動作が終了する。この時点で、１／２フレ
ームバッファ１７に１〜２４０ラインのデータかストア
されることになる。
なお、ここで例えば２４１ライン目のデータかストアさ
れている領域に１ライン目のデータを書込む場合には、
書き込み動作に先立って、２４１ライン目のデータをラ
インバッファに保存しておくようにすれば良い。これに
より、表示データＲＤＡ１の書き込み動作によって、読
み出すべき表示データＰＤＡ２が消失するのを防止する
ことがてきる。
れている領域に１ライン目のデータを書込む場合には、
書き込み動作に先立って、２４１ライン目のデータをラ
インバッファに保存しておくようにすれば良い。これに
より、表示データＲＤＡ１の書き込み動作によって、読
み出すべき表示データＰＤＡ２が消失するのを防止する
ことがてきる。
一方、ＣＲＴコントローラ１２がパネルの下側面を走査
しているときには、第４図（ｂ）に示すように、先ず、
既に１／２フレームバッファ１７にストアされている１
ライン目のデータかフラットパネルディスプレイ３に送
出され、■ライン目の表示動作が行われる。続いて、ウ
ェイト解除後のＣＲＴコントローラＩ２から２４１ライ
ン目のデータかフラットパネルディスプレイ３に供給さ
れ、同時に、フレームバッファ１７に２４１ライン目の
データがストアされる。次に２ライン目ののデータがフ
レームバッファ１７から読み出され、パネルディスプレ
イ３に供給される。以上の動作を繰り返し、４８０ライ
ン目のデータがフレームバッファ１７にストアされると
、フレームバッファ１７には、２４１〜４８０ラインの
データかストアされることになる。
しているときには、第４図（ｂ）に示すように、先ず、
既に１／２フレームバッファ１７にストアされている１
ライン目のデータかフラットパネルディスプレイ３に送
出され、■ライン目の表示動作が行われる。続いて、ウ
ェイト解除後のＣＲＴコントローラＩ２から２４１ライ
ン目のデータかフラットパネルディスプレイ３に供給さ
れ、同時に、フレームバッファ１７に２４１ライン目の
データがストアされる。次に２ライン目ののデータがフ
レームバッファ１７から読み出され、パネルディスプレ
イ３に供給される。以上の動作を繰り返し、４８０ライ
ン目のデータがフレームバッファ１７にストアされると
、フレームバッファ１７には、２４１〜４８０ラインの
データかストアされることになる。
このように、この実施例によるデイスプレィコントロー
ラによれば、ＣＲＴコントローラ１２に対し、外部から
強制的にウェイトをかけることにより、パネルタイミン
グとの同期をとるようにしているので、従来のＣＲＴ用
のアプリケーションプログラムに対しても十分な互換性
を確保することができる。
ラによれば、ＣＲＴコントローラ１２に対し、外部から
強制的にウェイトをかけることにより、パネルタイミン
グとの同期をとるようにしているので、従来のＣＲＴ用
のアプリケーションプログラムに対しても十分な互換性
を確保することができる。
また、］／２フレームバッファ１７に順次表示データを
格納すると共に、パネルデータ変換回路１５から出力さ
れる表示データＰＤＡＩと、ＣＲＴコントローラ１２か
ら出力される表示データＰＤハ２とを交互に選択するこ
とにより、２画面シ＝ １７− ングルドライブ型のフラットパネルディスプレイ３を支
障なく表示制御することか可能になる。
格納すると共に、パネルデータ変換回路１５から出力さ
れる表示データＰＤＡＩと、ＣＲＴコントローラ１２か
ら出力される表示データＰＤハ２とを交互に選択するこ
とにより、２画面シ＝ １７− ングルドライブ型のフラットパネルディスプレイ３を支
障なく表示制御することか可能になる。
「発明の効果］
以上述べように、この発明によれば、ＣＲＴコントロー
ラがパネルタイミングコントローラによって強制的にウ
ェイトをかけられることにより、パネルタイミングに対
する同期合わせか行われるので、ＣＲＴコントローラ内
部のタイミング設定値等を変更する必要かなく、完全な
互換性を確保することかできる。
ラがパネルタイミングコントローラによって強制的にウ
ェイトをかけられることにより、パネルタイミングに対
する同期合わせか行われるので、ＣＲＴコントローラ内
部のタイミング設定値等を変更する必要かなく、完全な
互換性を確保することかできる。
また、この発明によれば、１／２フレームバッファを備
え、ＣＲＴコントローラから供給される表示データと、
前記１／２フレームバッファから読み出される表示デー
タとを交互に選択するようにしているので、２画面分割
型のパネルディスプレイに合致した順序のデータ供給を
行うことかできる。
え、ＣＲＴコントローラから供給される表示データと、
前記１／２フレームバッファから読み出される表示デー
タとを交互に選択するようにしているので、２画面分割
型のパネルディスプレイに合致した順序のデータ供給を
行うことかできる。
なお、本発明によれば、必要とするバッファ容量は、１
／２フレーム分て良いので、ハードウェア量の大幅な増
加を招（こともない。
／２フレーム分て良いので、ハードウェア量の大幅な増
加を招（こともない。
第１図はこの発明の一実施例によるデイスプレィコント
ローラのブロック図、第２図は同コントローラによるＣ
ＲＴ表示タイミングを示すタイミング図、第３図は同コ
ントローラによるパネル表示タイミングを示すタイミン
グ図、第４図はパネルディスプレイへ供給される表示デ
ータの流れを示す模式図、第５図は２画面シングルドラ
イブ型のパネルディスプレイのブロック図、第６図は同
パネルディスプレイの表示タイミングを示すタイミング
図である。 １・・・デイスプレィコントローラ、２・・ＶＲＡＭ、
３・・・フラットパネルディスプレイ、１１・・・クロ
ックセレクト回路、１２・・・ＣＲＴコントローラ、３
・・・パネルタイミングコントローラ、１４・・・外部
同期合わせ回路、１５・・・パネルデータ変換回路、１
６・・・フレームバッファインタフェース、１７・・・
ｌ／２フレームバッファ、１８・・・データコントロー
ル回路。
ローラのブロック図、第２図は同コントローラによるＣ
ＲＴ表示タイミングを示すタイミング図、第３図は同コ
ントローラによるパネル表示タイミングを示すタイミン
グ図、第４図はパネルディスプレイへ供給される表示デ
ータの流れを示す模式図、第５図は２画面シングルドラ
イブ型のパネルディスプレイのブロック図、第６図は同
パネルディスプレイの表示タイミングを示すタイミング
図である。 １・・・デイスプレィコントローラ、２・・ＶＲＡＭ、
３・・・フラットパネルディスプレイ、１１・・・クロ
ックセレクト回路、１２・・・ＣＲＴコントローラ、３
・・・パネルタイミングコントローラ、１４・・・外部
同期合わせ回路、１５・・・パネルデータ変換回路、１
６・・・フレームバッファインタフェース、１７・・・
ｌ／２フレームバッファ、１８・・・データコントロー
ル回路。
Claims (1)
- （１）表示制御すべき２画面分割型のパネルディスプレ
イの表示タイミングの基本となる基本クロックを発生さ
せるクロック発生手段と、 前記基本クロックに従って動作すると共に内部に格納さ
れたタイミング設定値と外部から与えられるウェイト信
号とに基づいて前記パネルディスプレイの表示タイミン
グ信号と表示データとを出力するＣＲＴコントローラと
、 このＣＲＴコントローラから出力される表示データをパ
ネル用の表示データに変換するパネルデータ変換回路と
、 このパネルデータ変換回路から出力されるパネル用の表
示データを１／２フレーム分格納する１／２フレームバ
ッファと、 前記基本クロックに従って動作すると共に同期合わせ用
の前記ウェイト信号とこのウェイト信号に同期したパネ
ル上下切替信号と前記パネルディスプレイの表示制御信
号とを出力するパネルタイミングコントローラと、 前記パネル上下切替信号に従って前記パネルデータ変換
回路から出力される表示データと前記１／２フレームバ
ッファから出力される表示データとを交互に選択して前
記パネルディスプレイに出力するデータコントロール回
路と を備えたことを特徴とするパネルディスプレイ制御装置
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295610A JP2616214B2 (ja) | 1990-10-31 | 1990-10-31 | パネルディスプレイ制御装置 |
| US07/784,776 US5309168A (en) | 1990-10-31 | 1991-10-30 | Panel display control device |
| US08/175,195 US5610621A (en) | 1990-10-31 | 1993-12-28 | Panel display control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295610A JP2616214B2 (ja) | 1990-10-31 | 1990-10-31 | パネルディスプレイ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04166984A true JPH04166984A (ja) | 1992-06-12 |
| JP2616214B2 JP2616214B2 (ja) | 1997-06-04 |
Family
ID=17822856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295610A Expired - Fee Related JP2616214B2 (ja) | 1990-10-31 | 1990-10-31 | パネルディスプレイ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616214B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002196721A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | エレクトロルミネッセンス・ディスプレイとその駆動方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289389A (ja) * | 1985-12-20 | 1986-12-19 | カシオ計算機株式会社 | 液晶パネルの駆動方式 |
| JPS622298A (ja) * | 1985-06-28 | 1987-01-08 | 富士通株式会社 | Ｃｒｔコントロ−ラによる液晶デイスプレイの表示制御方式 |
-
1990
- 1990-10-31 JP JP2295610A patent/JP2616214B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622298A (ja) * | 1985-06-28 | 1987-01-08 | 富士通株式会社 | Ｃｒｔコントロ−ラによる液晶デイスプレイの表示制御方式 |
| JPS61289389A (ja) * | 1985-12-20 | 1986-12-19 | カシオ計算機株式会社 | 液晶パネルの駆動方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002196721A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | エレクトロルミネッセンス・ディスプレイとその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616214B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309168A (en) | Panel display control device | |
| CN101159124B (zh) | 显示驱动控制电路以及显示系统 | |
| TW200421245A (en) | Device for driving a display apparatus | |
| JPH01300296A (ja) | 表示制御方式 | |
| JP2809180B2 (ja) | 液晶表示装置 | |
| JP2004151222A (ja) | 液晶表示制御装置および液晶表示装置 | |
| JP2009271494A (ja) | 液晶表示装置とその駆動方法 | |
| JPH0863135A (ja) | 情報処理装置 | |
| CN101046941B (zh) | 用于驱动液晶显示器件的装置和方法 | |
| KR100698984B1 (ko) | 표시 패널용 제어 장치 및 그것을 갖는 표시 장치 | |
| JPH0580720A (ja) | 表示制御装置 | |
| JP2003108056A (ja) | 表示メモリ、ドライバ回路、及びディスプレイ | |
| JP2003131630A (ja) | 液晶表示装置 | |
| JPH04166984A (ja) | パネルディスプレイ制御装置 | |
| JP2003044008A (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JP2003108091A (ja) | ドライバ回路及びディスプレイ | |
| JP2606474B2 (ja) | パネルディスプレイ制御装置 | |
| KR100516065B1 (ko) | 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법 | |
| JPH0413180A (ja) | Ｌｃｄ表示制御方式 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JPH08202310A (ja) | 画面駆動回路 | |
| JP2003044009A (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JP2008205641A (ja) | 画像表示装置 | |
| JPH08328514A (ja) | 情報処理装置 | |
| JP2619367B2 (ja) | プラズマデイスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |