JPH04167767A - Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 - Google Patents
Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法Info
- Publication number
- JPH04167767A JPH04167767A JP29190790A JP29190790A JPH04167767A JP H04167767 A JPH04167767 A JP H04167767A JP 29190790 A JP29190790 A JP 29190790A JP 29190790 A JP29190790 A JP 29190790A JP H04167767 A JPH04167767 A JP H04167767A
- Authority
- JP
- Japan
- Prior art keywords
- pal
- clock pulse
- synchronization signal
- circuit
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 9
- 230000001360 synchronised effect Effects 0.000 claims abstract description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000004075 alteration Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003708 edge detection Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- YFONKFDEZLYQDH-OPQQBVKSSA-N N-[(1R,2S)-2,6-dimethyindan-1-yl]-6-[(1R)-1-fluoroethyl]-1,3,5-triazine-2,4-diamine Chemical compound C[C@@H](F)C1=NC(N)=NC(N[C@H]2C3=CC(C)=CC=C3C[C@@H]2C)=N1 YFONKFDEZLYQDH-OPQQBVKSSA-N 0.000 description 1
- 206010033799 Paralysis Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 208000021090 palsy Diseases 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＰＡＬ用同期変換回路およびそれを用いたＰ
ＡＬ用ビデオ信号生成方法に関する。
ＡＬ用ビデオ信号生成方法に関する。
従来の技術
テレビジョン標準方式には我国等が採用しているＮＴＳ
Ｃ（Ｎａｔｉｏｎａｌ Ｔｅ１ｅｖｉｓｉｏｎ Ｓｙｓ
ｔｅｍ Ｃｏｍｍ１ｔｔｅｅ）方式、西ドイツ等のヨー
ロッパ諸国が採用しているＰＡＬ （Ｐｈａｓｅ Ａ１
１ｅ＋ａｌｉｏｎ Ｌｉｎｅ）方式などがある。これら
の方式では次のように同期信号の規格が異なっている。
Ｃ（Ｎａｔｉｏｎａｌ Ｔｅ１ｅｖｉｓｉｏｎ Ｓｙｓ
ｔｅｍ Ｃｏｍｍ１ｔｔｅｅ）方式、西ドイツ等のヨー
ロッパ諸国が採用しているＰＡＬ （Ｐｈａｓｅ Ａ１
１ｅ＋ａｌｉｏｎ Ｌｉｎｅ）方式などがある。これら
の方式では次のように同期信号の規格が異なっている。
（以下、余白）ＮＴＳＣ方式 ＰＡ
Ｌ方式 垂直走査期間（Ｉ Ｖ） Ｉ／ ６０ｓｅｃ
ｌ／ ５０ｓｅｃ水平走査期間（ＩＨ） ６３．
５μｓ ６４μｓしたがって９画像データから
Ｒ，Ｇ、Ｂのアナログ色信号またはカラー・ビデオ信号
を生成するエンコーダでは必ず同期信号が必要であり、
そのため従来はＮＴＳＣ方式用のエンコーダとＰＡＬ方
式用のエンコーダとを別個に用意する必要があった。
Ｌ方式 垂直走査期間（Ｉ Ｖ） Ｉ／ ６０ｓｅｃ
ｌ／ ５０ｓｅｃ水平走査期間（ＩＨ） ６３．
５μｓ ６４μｓしたがって９画像データから
Ｒ，Ｇ、Ｂのアナログ色信号またはカラー・ビデオ信号
を生成するエンコーダでは必ず同期信号が必要であり、
そのため従来はＮＴＳＣ方式用のエンコーダとＰＡＬ方
式用のエンコーダとを別個に用意する必要があった。
発明が解決しようとする課題
この発明はＮＴＳＣ方式用のビデオ・カラー・エンコー
ダを流用してｌ’ＡＬ方式のカラー・ビデオ信号を生成
するためのＰＡＬ用同期変換回路およびそれを用いたＰ
ＡＬ用ビデオ信号生成方法を提供するものである。
ダを流用してｌ’ＡＬ方式のカラー・ビデオ信号を生成
するためのＰＡＬ用同期変換回路およびそれを用いたＰ
ＡＬ用ビデオ信号生成方法を提供するものである。
課題を解決するための手段
この発明によるＰＡＬ用同期変換回路は、 ＰＡＬ用ク
ロック・パルスを発生するクロ・ツク・／くルス発生回
路、 ＰＡＬ用クロック・パルスを分周してＰＡＬ用水
平同期信号を作成する水平同期信号作成回路、 ＰＡＬ
用クロック・パルスを分周してＰＡＬ用垂直同期信号を
作成する垂直同期信号作成回路。
ロック・パルスを発生するクロ・ツク・／くルス発生回
路、 ＰＡＬ用クロック・パルスを分周してＰＡＬ用水
平同期信号を作成する水平同期信号作成回路、 ＰＡＬ
用クロック・パルスを分周してＰＡＬ用垂直同期信号を
作成する垂直同期信号作成回路。
Ｐ Ａ Ｌ用クロック・パルスを所定数分周する分周回
路、 ＰＡＬ用クロック・パルスと上記分周回路から出
力される分周クロック・パルスとを選択的に出力するセ
レクタ、および上記セレクタが分周クロック・パルスを
選択する期間が垂直帰線期間内にあるよ、うに上記セレ
クタを制御する手段を備え、上記分周回路の分周比と上
記セレクタにおける分周クロック・パルスを選択する期
間がＮＴＳＣ方式の垂直走査期間をＰＡＬ方式の垂直走
査期間に変換するように設定されているものである。
路、 ＰＡＬ用クロック・パルスと上記分周回路から出
力される分周クロック・パルスとを選択的に出力するセ
レクタ、および上記セレクタが分周クロック・パルスを
選択する期間が垂直帰線期間内にあるよ、うに上記セレ
クタを制御する手段を備え、上記分周回路の分周比と上
記セレクタにおける分周クロック・パルスを選択する期
間がＮＴＳＣ方式の垂直走査期間をＰＡＬ方式の垂直走
査期間に変換するように設定されているものである。
この発明によるＰＡＬ用同期変換回路を用いたＰＡＬ用
ビデオ信号生成方法は、与えられる原クロック信号を分
周して水平同期信号および垂直同期信号を作成するよう
に構成されかつ与えられる画像データをＲ，Ｇ、Ｈのア
ナログ色信号に変換するＮＴＳＣ用のビデオ・カラー・
エンコーダ、上記ビデオ・カラー・エンコーダから与え
られる水平同期信号および垂直同期信号によって表わさ
れる画面上の位置における画像データをメモリから読出
して上記ビデオ・カラー・エンコーダに与える画像デー
タ読出手段、および上記ビデオ・カラー・エンコーダか
ら与えられるＲ、Ｇ、Ｂ色信号をＰＡＬ用ビデオ信号に
変換するＲ、Ｇ、Ｂエンコーダを用い、上記ＰＡＬ用同
期変換回路におけるセレクタの出力クロック・パルスを
原クロ・ツク・パルスとして上記ビデオ・カラー・エン
コーダに与え、上記ＰＡＬ用同期変換回路から出力され
るＰＡＬ用水平および垂直同期信号を同期信号として上
記Ｒ，Ｇ、Ｂエンコーダに与えるものである。
ビデオ信号生成方法は、与えられる原クロック信号を分
周して水平同期信号および垂直同期信号を作成するよう
に構成されかつ与えられる画像データをＲ，Ｇ、Ｈのア
ナログ色信号に変換するＮＴＳＣ用のビデオ・カラー・
エンコーダ、上記ビデオ・カラー・エンコーダから与え
られる水平同期信号および垂直同期信号によって表わさ
れる画面上の位置における画像データをメモリから読出
して上記ビデオ・カラー・エンコーダに与える画像デー
タ読出手段、および上記ビデオ・カラー・エンコーダか
ら与えられるＲ、Ｇ、Ｂ色信号をＰＡＬ用ビデオ信号に
変換するＲ、Ｇ、Ｂエンコーダを用い、上記ＰＡＬ用同
期変換回路におけるセレクタの出力クロック・パルスを
原クロ・ツク・パルスとして上記ビデオ・カラー・エン
コーダに与え、上記ＰＡＬ用同期変換回路から出力され
るＰＡＬ用水平および垂直同期信号を同期信号として上
記Ｒ，Ｇ、Ｂエンコーダに与えるものである。
作 用
この発明によるＰＡＬ用同期変換回路によると。
ＰＡＬ用の水平同期信号および垂直同期信号が得られる
とともに、 ＮＴＳＣ／ＰＡＬ変換用クロック・ノ々ル
スが得られる。このＮＴＳＣ／ ＰＡＬ変換用クロック
・パルスは９画像データがある期間ではＰＡＬ用クロッ
ク・パルスを含み、垂直帰線期間の一部または全部では
所定分周比で分周されたクロック晦パルスを含んでいる
。
とともに、 ＮＴＳＣ／ＰＡＬ変換用クロック・ノ々ル
スが得られる。このＮＴＳＣ／ ＰＡＬ変換用クロック
・パルスは９画像データがある期間ではＰＡＬ用クロッ
ク・パルスを含み、垂直帰線期間の一部または全部では
所定分周比で分周されたクロック晦パルスを含んでいる
。
この発明によるＰＡＬ用ビデオ信号生成方法によると、
上記ＮＴＳＣ／ ＰＡＬ変換用クロック・パルスがＮＴ
ＳＣ用同期発生回路をもつビデオ・カラー・エンコーダ
にその原クロック・パルスとして与えられるので、ビデ
オ・カラー・エンコーダからはＰＡＬ用のものに等しい
同期をもつ水平、垂直同期信号が得られ、この水平、垂
直同期信号を用いて画像データを読出すことができる。
上記ＮＴＳＣ／ ＰＡＬ変換用クロック・パルスがＮＴ
ＳＣ用同期発生回路をもつビデオ・カラー・エンコーダ
にその原クロック・パルスとして与えられるので、ビデ
オ・カラー・エンコーダからはＰＡＬ用のものに等しい
同期をもつ水平、垂直同期信号が得られ、この水平、垂
直同期信号を用いて画像データを読出すことができる。
このようにして読出された画像データからＰＡＬビデオ
信号を作成するＲ、Ｇ、Ｂエンコーダにはこの発明によ
るＰＡＬ用同期変換回路から出力されるＰＡＬ用水平、
垂直同期信号が与えられるので、このエンコーダからは
正しいＰＡＬビデオ信号が得られる。
信号を作成するＲ、Ｇ、Ｂエンコーダにはこの発明によ
るＰＡＬ用同期変換回路から出力されるＰＡＬ用水平、
垂直同期信号が与えられるので、このエンコーダからは
正しいＰＡＬビデオ信号が得られる。
実施例
第１図はこの発明によるＰＡＬ用同期変換回路の実施例
を示している。
を示している。
このＰＡＬ用同期変換回路は、カウンタ１１．デコーダ
１２． ＋３．１４． ミキサ１５．立上り検出回路
１６、分周器１７およびセレクタ１８から構成されてい
る。
１２． ＋３．１４． ミキサ１５．立上り検出回路
１６、分周器１７およびセレクタ１８から構成されてい
る。
入力クロック・パルスの周波数はこの実施例では約２１
．３ＭＨＩであり、このクロック・パルスはカウンタ１
１に与えられ、計数される。一方、後述するビデオ・カ
ラー・エンコーダ２０（第２図）から与えられるＰＡＬ
用垂直同期信号Ｖ の立上りがｙｎｃ 立上り検出回路１６で検出され、この立上り検出回路１
６の出力によって立上り検出のタイミングでカウンタ１
１がクリアされる。カウンタ１１はクリアされるごとに
入力クロック・パルスの計数を零から開始する。
．３ＭＨＩであり、このクロック・パルスはカウンタ１
１に与えられ、計数される。一方、後述するビデオ・カ
ラー・エンコーダ２０（第２図）から与えられるＰＡＬ
用垂直同期信号Ｖ の立上りがｙｎｃ 立上り検出回路１６で検出され、この立上り検出回路１
６の出力によって立上り検出のタイミングでカウンタ１
１がクリアされる。カウンタ１１はクリアされるごとに
入力クロック・パルスの計数を零から開始する。
カウンタ１１の計数値はデコーダ１２．１３および１４
に与えられる。デコーダ１２はカウンタ１１の計数値が
１３６５の倍数になる毎にＰＡＬ用水平同期信号Ｈを発
生する。デコーダ１３はカウンタ１１の計ａｎｅ 数値が１３６５ｘ ３１２の倍数になる毎にＰＡＬ用垂
直同期信号Ｖ を発生する。これらの同期信号ｙｎｃ ＨとＶ はミキサ１５でミックスされ、 ＰＡＬｓｙ
ｎｃ ５ｙｎｃ 用混成同期信号５ＹＮＣとして出力される。
に与えられる。デコーダ１２はカウンタ１１の計数値が
１３６５の倍数になる毎にＰＡＬ用水平同期信号Ｈを発
生する。デコーダ１３はカウンタ１１の計ａｎｅ 数値が１３６５ｘ ３１２の倍数になる毎にＰＡＬ用垂
直同期信号Ｖ を発生する。これらの同期信号ｙｎｃ ＨとＶ はミキサ１５でミックスされ、 ＰＡＬｓｙ
ｎｃ ５ｙｎｃ 用混成同期信号５ＹＮＣとして出力される。
入力クロック・パルスはまた分周器１７およびセレクタ
１８の一方の入力端子に与えられている。分周器１７は
入力クロック・パルスを所定数ｎ分周（この実施例では
８分周）して出力するもので。
１８の一方の入力端子に与えられている。分周器１７は
入力クロック・パルスを所定数ｎ分周（この実施例では
８分周）して出力するもので。
分周されたクロック・パルス（周波数２．６７ＭＨｘ
）はセレクタ１８の他方の入力端子に与えられる。
）はセレクタ１８の他方の入力端子に与えられる。
セレクタ１８はデコーダ１４の出力によって切換制裡さ
れる。デコーダ１４はカウンタ１１の計数値に基づいて
、垂直帰線期間内の所定期間セレクタＩ８が分周クロッ
ク・パルスを選択し、他の期間では入力クロック・パル
スを選択するように制御する。
れる。デコーダ１４はカウンタ１１の計数値に基づいて
、垂直帰線期間内の所定期間セレクタＩ８が分周クロッ
ク・パルスを選択し、他の期間では入力クロック・パル
スを選択するように制御する。
以上のようにして、この同期変換回路からはＰＡＬ用の
水平同期信号Ｈと垂直同期信号ｙｎｃ ■ とを含む同期信号５ＹＮＣが出力されるとともｙ
ｎｃ に、 ＰＡＬ用の同期信号作成用のクロック・パルスＣ
ＣＫが発生する。しかも、このクロック・パルスＣＣＫ
には所定の期間においてｎ分周された周波数の低いクロ
ック・パルスが含まれている。このクロック・パルスＣ
ＣＫが後述するＮＴＳＣ用のビデオ・カラー・エンコー
ダの原クロック・パルスとして使用されると、セレクタ
１８がｎ分周されたクロック・パルスを選択している間
クロック周波数が遅くなるので、１フイールドの時間（
垂直走査期間）が長くなる。ｎ分周されたクロック・パ
ルスが選択されている時間帯を適当に設定することによ
り、１フイ一ルド時間をＰＡＬ方式の １１５０秒（＝
２０ｍ５）とすることが可能となる。
水平同期信号Ｈと垂直同期信号ｙｎｃ ■ とを含む同期信号５ＹＮＣが出力されるとともｙ
ｎｃ に、 ＰＡＬ用の同期信号作成用のクロック・パルスＣ
ＣＫが発生する。しかも、このクロック・パルスＣＣＫ
には所定の期間においてｎ分周された周波数の低いクロ
ック・パルスが含まれている。このクロック・パルスＣ
ＣＫが後述するＮＴＳＣ用のビデオ・カラー・エンコー
ダの原クロック・パルスとして使用されると、セレクタ
１８がｎ分周されたクロック・パルスを選択している間
クロック周波数が遅くなるので、１フイールドの時間（
垂直走査期間）が長くなる。ｎ分周されたクロック・パ
ルスが選択されている時間帯を適当に設定することによ
り、１フイ一ルド時間をＰＡＬ方式の １１５０秒（＝
２０ｍ５）とすることが可能となる。
また、ｎ分周されたクロック・パルスが選択されている
期間においては、上記ＮＴＳＣビデオ・カラー・エンコ
ーダから出力される同期信号のパルス幅などがｎ倍とな
ってしまいこれを使うことができなくなってしまう。そ
こで、同期変換回路から出力される同期信号５ＹＮＣが
後述するＲＧＢエンコーダにおいて用いられることとな
る。この同期信号５ＹＮＣはＰＡＬ用のもので、水平走
査期間は６４μｓに設定されている。
期間においては、上記ＮＴＳＣビデオ・カラー・エンコ
ーダから出力される同期信号のパルス幅などがｎ倍とな
ってしまいこれを使うことができなくなってしまう。そ
こで、同期変換回路から出力される同期信号５ＹＮＣが
後述するＲＧＢエンコーダにおいて用いられることとな
る。この同期信号５ＹＮＣはＰＡＬ用のもので、水平走
査期間は６４μｓに設定されている。
第２図は上述した同期変換回路を用いて画像データをＰ
ＡＬ方式にしたがうビデオ信号に変換して出力する回路
を示している。第３図はこの回路の動作、とくにＮＴＳ
Ｃ方式の同期信号がＰＡＬ方式の同期信号に変換される
様子を示している。
ＡＬ方式にしたがうビデオ信号に変換して出力する回路
を示している。第３図はこの回路の動作、とくにＮＴＳ
Ｃ方式の同期信号がＰＡＬ方式の同期信号に変換される
様子を示している。
第２図に示す回路は、第１−図に示すＰＡＬ用同期変換
回路１０２画像データを記憶するメモリ３１．メモリ３
１から画像データを読出すビデオ・デイスプレィ−コン
トローラ（以下ＶＤＣという）３０．この■Ｄｃ３０を
制御すルＣＰＵ５０ 、 ＶＤＣ３０から与えられる画
像データをＲ，Ｇ、Ｈのアナログ色信号に変換するビデ
オ・カラー・エンコーダ（以下ＶＣＥという）２０．お
よびＶＣＥ２０から与えられるＲ、Ｇ。
回路１０２画像データを記憶するメモリ３１．メモリ３
１から画像データを読出すビデオ・デイスプレィ−コン
トローラ（以下ＶＤＣという）３０．この■Ｄｃ３０を
制御すルＣＰＵ５０ 、 ＶＤＣ３０から与えられる画
像データをＲ，Ｇ、Ｈのアナログ色信号に変換するビデ
オ・カラー・エンコーダ（以下ＶＣＥという）２０．お
よびＶＣＥ２０から与えられるＲ、Ｇ。
Ｂ信号をＰＡＬ用のビデオ信号に変換するＲＧＢエンコ
ーダ（以下ＲＧＢＥという）４０を含んでいる。
ーダ（以下ＲＧＢＥという）４０を含んでいる。
ＣＰＵ５０ 、 ＶＤＣ３０およびＶＣＥ２０ ハＮＴ
ｓｃ方式のビデオ信号用のものをそのまま用いることが
できる。
ｓｃ方式のビデオ信号用のものをそのまま用いることが
できる。
同期変換回路１０の入出力信号の符号ＯＳＣ。
Ｖ 、、５ＹＮＣおよびＣＣＫは第１図に示すもの
と同ｙｎｃ じである。この回路１０の入力クロック・パルスは、こ
の実施例では、電圧制御発振器（ＶＣＯ） ３ 。
と同ｙｎｃ じである。この回路１０の入力クロック・パルスは、こ
の実施例では、電圧制御発振器（ＶＣＯ） ３ 。
低域通過フィルタ（ＬＰＦ）２および基準発振器１を含
むＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路
により作成されている。ＰＬＬ回路の他の構成要素、す
なわち位相比較器等は同期変換回路１０に含まれている
。入力クロック・パルスと同周波数（約２１．３ＭＨ２
）のクロック・パルスがＣＰＵ５０に与えられている。
むＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路
により作成されている。ＰＬＬ回路の他の構成要素、す
なわち位相比較器等は同期変換回路１０に含まれている
。入力クロック・パルスと同周波数（約２１．３ＭＨ２
）のクロック・パルスがＣＰＵ５０に与えられている。
また、同期変換回路１０から出力されるクロック・パル
スＣＣＫはＶＣＥ２０にその原クロック・パルスとして
与えられる。ＶＣＥ２０ではこの原クロック・パルスを
用いてそれを分周することにより水平、垂直同期信号Ｈ
、Ｖ が作成されるが、そのう５ｙｎｃ
５ｙｎｃ ちＶ は同期変換回路１０に与えられる。また。
スＣＣＫはＶＣＥ２０にその原クロック・パルスとして
与えられる。ＶＣＥ２０ではこの原クロック・パルスを
用いてそれを分周することにより水平、垂直同期信号Ｈ
、Ｖ が作成されるが、そのう５ｙｎｃ
５ｙｎｃ ちＶ は同期変換回路１０に与えられる。また。
ｙｎｃ
同期変換回路１０の出力同期信号５ＹＮＣはＲＧＢＥ４
０に与えられる。
０に与えられる。
理解を容易にするために、同期変換回路１０を考慮しな
いときのＶＣＥ２１］の動作について説明しておく。Ｖ
ＣＥ２０はＮＴＳＣ用の回路であり、その原クロック−
パルス入力端子Ｏ８ＣにはＮＴＳＣ用の原タロツク・パ
ルスが与えられているものとする。このＮＴＳＣ用の原
クロック・パルスはたとえばＶＣＥ２０内部の同期発生
回路用のものを用いることがでキ、 ソノ周波数はたと
えば５１ｓｔ（約２１．４７ＭＨ２）であってＰＡＬ用
の原クロック・パルスの周波数的２１、３ＭＨ２よりも
少し高い値である。
いときのＶＣＥ２１］の動作について説明しておく。Ｖ
ＣＥ２０はＮＴＳＣ用の回路であり、その原クロック−
パルス入力端子Ｏ８ＣにはＮＴＳＣ用の原タロツク・パ
ルスが与えられているものとする。このＮＴＳＣ用の原
クロック・パルスはたとえばＶＣＥ２０内部の同期発生
回路用のものを用いることがでキ、 ソノ周波数はたと
えば５１ｓｔ（約２１．４７ＭＨ２）であってＰＡＬ用
の原クロック・パルスの周波数的２１、３ＭＨ２よりも
少し高い値である。
ＶＣＥ２０は、この原クロック・パルスを分周すること
によりＮＴＳＣ用の垂直同期信号Ｖ と水平開ｙｎｃ 期信号Ｈを作成してＶＤＣ３０に与える。ＶＤＣでｙｎ
ｃ は、これらの同期信号■ とＨとによって１ｙｎｃ
５ｙｎｃ 画面上の位置が分るから、その位置に対応した画像デー
タがメモリ３１から読出される。ＶＣＥ２０はまたＮＴ
ＳＣ用のドツト・クロック・パルスを発生しＶＤＣ３０
に与えるので、 ＶＤＣ３０は読出した画像データをこ
のドツト・クロック・パルスに同期してＶＣＥ２０に転
送する。ＶＣＥ２０は与えられる画像データをＲ，Ｇ、
Ｂ信号に変換して出力する。したがって、 ＶＣＥ２０
が出力するＲ、Ｇ、Ｂ信号からＮＴＳＣ方式のビデオ信
号を作成する回路を設ければ、 ＮＴＳＣビデオ信号が
得られることになる。
によりＮＴＳＣ用の垂直同期信号Ｖ と水平開ｙｎｃ 期信号Ｈを作成してＶＤＣ３０に与える。ＶＤＣでｙｎ
ｃ は、これらの同期信号■ とＨとによって１ｙｎｃ
５ｙｎｃ 画面上の位置が分るから、その位置に対応した画像デー
タがメモリ３１から読出される。ＶＣＥ２０はまたＮＴ
ＳＣ用のドツト・クロック・パルスを発生しＶＤＣ３０
に与えるので、 ＶＤＣ３０は読出した画像データをこ
のドツト・クロック・パルスに同期してＶＣＥ２０に転
送する。ＶＣＥ２０は与えられる画像データをＲ，Ｇ、
Ｂ信号に変換して出力する。したがって、 ＶＣＥ２０
が出力するＲ、Ｇ、Ｂ信号からＮＴＳＣ方式のビデオ信
号を作成する回路を設ければ、 ＮＴＳＣビデオ信号が
得られることになる。
このようなＮＴＳＣ用ＶＣＥ２０に同期変換回路１０か
らクロック・パルスＣＣＫが原クロック・パルスとして
与えられることにより、 ＶＣＥ２０はＰＡＬ用のビデ
オ・カラー・エンコーダとして動作するようになる。
らクロック・パルスＣＣＫが原クロック・パルスとして
与えられることにより、 ＶＣＥ２０はＰＡＬ用のビデ
オ・カラー・エンコーダとして動作するようになる。
次にＰＡＬ方式にしたがう動作について説明する。
ＶＣＥ２０には同期変換回路１０からクロック・パルス
ＣＣＫがその原クロック・パルスとして与えられている
。クロック・パルスＣＣＫは期間に応じて２］、 ３Ｍ
Ｈｚまたは２．６７ＭＨ２に切換えられる。
ＣＣＫがその原クロック・パルスとして与えられている
。クロック・パルスＣＣＫは期間に応じて２］、 ３Ｍ
Ｈｚまたは２．６７ＭＨ２に切換えられる。
クロック・パルスＣＣＫが２１．３ＭＨｚの場合につい
て説明する。ＶＣＥ２０は上述のようにＮＴＳＣ用の原
クロック・パルス（厳密には２１．４７７２７ＭＨｚ
）を分周することによりＮＴＳＣ用の水平同期信号を作
成している。ＰＡＬ用の原クロック・パルス（厳密には
２１．３２８１２５ＭＨ２）を与えるとＶＣＥ２０は同
じ分周回路を用いて同じ分周比でＰＡＬ用の水平同期信
号を作成して出力する。ＮＴＳＣ用の水平同期信号とＰ
ＡＬ用の水平同期信号は上述のように周期が異なるので
、この周期の違いに応じて原クロック・パルスの周波数
を定めればよい。
て説明する。ＶＣＥ２０は上述のようにＮＴＳＣ用の原
クロック・パルス（厳密には２１．４７７２７ＭＨｚ
）を分周することによりＮＴＳＣ用の水平同期信号を作
成している。ＰＡＬ用の原クロック・パルス（厳密には
２１．３２８１２５ＭＨ２）を与えるとＶＣＥ２０は同
じ分周回路を用いて同じ分周比でＰＡＬ用の水平同期信
号を作成して出力する。ＮＴＳＣ用の水平同期信号とＰ
ＡＬ用の水平同期信号は上述のように周期が異なるので
、この周期の違いに応じて原クロック・パルスの周波数
を定めればよい。
再度繰返すと、 ＮＴＳＣ用の２１．４７７２７ＭＨｘ
のクロック・パルスを１３６５分周すると２周期６３．
５μｓのＮＴＳＣ用の水平同期信号が得られ、 ＰＡＬ
用の２１、３２８１２５ＭＨｘを同じ＜ １３６５分周
すると周期６４μｓのＰＡＬ用の水平同期信号が得られ
る。
のクロック・パルスを１３６５分周すると２周期６３．
５μｓのＮＴＳＣ用の水平同期信号が得られ、 ＰＡＬ
用の２１、３２８１２５ＭＨｘを同じ＜ １３６５分周
すると周期６４μｓのＰＡＬ用の水平同期信号が得られ
る。
次に、クロック・パルスＣＣＫが約２．６７ＭＨ！
（約２］、 ３ＭＨｚを８分周した周波数）の場合につ
いて説明する。この分周されたクロック・パルスはＰＡ
Ｌ用の垂直同期信号を作成するためのものである。
（約２］、 ３ＭＨｚを８分周した周波数）の場合につ
いて説明する。この分周されたクロック・パルスはＰＡ
Ｌ用の垂直同期信号を作成するためのものである。
ＰＡＬ用の垂直同期信号の周期は１７５０秒でＮＴＳＣ
用の垂直同期信号の周期ｌ／６０秒よりも長い。したが
って、 ２１．３ＭＨｚのクロック・パルスに代えて。
用の垂直同期信号の周期ｌ／６０秒よりも長い。したが
って、 ２１．３ＭＨｚのクロック・パルスに代えて。
ある期間だけ、８分周された２、 ６７ＭＨｚのクロッ
ク・パルスを原クロック・パルスとしてＶＣＥ２０に与
えることにより、 ＶＣＥ２０から発生する垂直同期信
号の周期をＰＡＬ用の １１５０秒にすることができる
。
ク・パルスを原クロック・パルスとしてＶＣＥ２０に与
えることにより、 ＶＣＥ２０から発生する垂直同期信
号の周期をＰＡＬ用の １１５０秒にすることができる
。
分周されたクロック・パルスを選択する期間は垂直帰線
期間内とすることが好ましい。これによって、クロック
・パルスが遅くなることによりＲ，Ｇ、Ｈの画像データ
に生じる悪影響をなくすことができる。すなわち、クロ
ック・パルスが遅くなるために水平同期信号およびドツ
ト・クロッり信号も遅くなり、これによってＲ，Ｇ、Ｂ
データも間のびしたものとなる。垂直帰線期間内には画
像データがない（黒レベル・データ）から画像データに
対する悪影響は生じない。
期間内とすることが好ましい。これによって、クロック
・パルスが遅くなることによりＲ，Ｇ、Ｈの画像データ
に生じる悪影響をなくすことができる。すなわち、クロ
ック・パルスが遅くなるために水平同期信号およびドツ
ト・クロッり信号も遅くなり、これによってＲ，Ｇ、Ｂ
データも間のびしたものとなる。垂直帰線期間内には画
像データがない（黒レベル・データ）から画像データに
対する悪影響は生じない。
以上のようにして、 ＶＣＥ２０に同期変換回路１０か
ら発生するクロック・パルスＣＣＫを与えることにより
、ＶＣＨＯからはＰＡＬ方式に合致した同期をもつ水平
同期信号（垂直帰線期間を除＜）Ｈおｙｎｃ よび垂直同期信号Ｖ ならびにドツト−クロッ７ｎｃ り・パルスが出力されＶＤＣ３０に与えられるので。
ら発生するクロック・パルスＣＣＫを与えることにより
、ＶＣＨＯからはＰＡＬ方式に合致した同期をもつ水平
同期信号（垂直帰線期間を除＜）Ｈおｙｎｃ よび垂直同期信号Ｖ ならびにドツト−クロッ７ｎｃ り・パルスが出力されＶＤＣ３０に与えられるので。
これらの同期信号によって指定される位置の画像データ
がＶＤＣ３０によって読出され、 ＶＣＥ２［１に与え
られることになる。
がＶＤＣ３０によって読出され、 ＶＣＥ２［１に与え
られることになる。
第３図の最上段の波形はＶＣＥ２０から出力されるＮＴ
ＳＣ用の同期信号を示している。第２段目の波形はＶＣ
Ｅ２０から出力されるＰＡＬ用の同期信号を示している
。第３段目はセレクタ１８によるクロック信号の切換え
を示している。第１段および第２段の同期信号はいずれ
も１フレーム２６２ライン（簡単のために、インインタ
レースの場合）である。
ＳＣ用の同期信号を示している。第２段目の波形はＶＣ
Ｅ２０から出力されるＰＡＬ用の同期信号を示している
。第３段目はセレクタ１８によるクロック信号の切換え
を示している。第１段および第２段の同期信号はいずれ
も１フレーム２６２ライン（簡単のために、インインタ
レースの場合）である。
＝ １６−
このように１フレーム２６２ラインでは正しいＰＡＬ方
式のビデオ信号は得られない。そこで上述のように同期
変換回路ｌＯからは正しく ＰＡＬ方式に適合した同期
信号５ＹＮＣが出力されているから、これがＲＧＢエン
コーダ４０に与えられて、 ＰＡＬ ビデオ信号の作成
のために用いられる。同期信号５ＹＮＣとＶＣＥ２０か
ら出力される同期信号とは同期変換回路ｌＯの同じクロ
ック・パルスを用いて作成されているので、これらのタ
イミングは相互に合っている。第３図の最下段に示され
た同期信号がＰＡＬ用同期信号５ＹＮＣである。ここで
は１フレーム３１２ラインとなっている。帰線期間にお
ける追加された水平走査期間には黒レベル・データが与
えられる。
式のビデオ信号は得られない。そこで上述のように同期
変換回路ｌＯからは正しく ＰＡＬ方式に適合した同期
信号５ＹＮＣが出力されているから、これがＲＧＢエン
コーダ４０に与えられて、 ＰＡＬ ビデオ信号の作成
のために用いられる。同期信号５ＹＮＣとＶＣＥ２０か
ら出力される同期信号とは同期変換回路ｌＯの同じクロ
ック・パルスを用いて作成されているので、これらのタ
イミングは相互に合っている。第３図の最下段に示され
た同期信号がＰＡＬ用同期信号５ＹＮＣである。ここで
は１フレーム３１２ラインとなっている。帰線期間にお
ける追加された水平走査期間には黒レベル・データが与
えられる。
発明の効果
この発明によるＰＡＬ用同期変換回路によると。
ＰＡＬ用の水平同期信号および垂直同期信号が得られる
とともに、 ＮＴＳＣ／ＰＡＬ変換用クロックφパルり
が得られる。このＮＴＳＣ／ ＰＡＬ変換用クロック・
パルスは９画像データがある期間ではＰＡＬ用クり１７
− ロック・パルスを含み、垂直帰線期間の一部または全部
では所定分周比で分周されたクロック・パルスを含んで
いる。
とともに、 ＮＴＳＣ／ＰＡＬ変換用クロックφパルり
が得られる。このＮＴＳＣ／ ＰＡＬ変換用クロック・
パルスは９画像データがある期間ではＰＡＬ用クり１７
− ロック・パルスを含み、垂直帰線期間の一部または全部
では所定分周比で分周されたクロック・パルスを含んで
いる。
この発明によるＰＡＬ用ビデオ信号生成方法によると、
上記ＮＴＳＣ／ ＰＡＬ変換用クロック・パルスがＮＴ
ＳＣ用同期発生回路をもつビデオ・カラー・エンコーダ
にその原クロック・パルスとして与えられるので、ビデ
オ・カラー・エンコーダからはＰＡＬ用のものに等しい
同期をもつ水平、垂直同期信号が得られ、この水平、垂
直同期信号を用いて画像データを読出すことができる。
上記ＮＴＳＣ／ ＰＡＬ変換用クロック・パルスがＮＴ
ＳＣ用同期発生回路をもつビデオ・カラー・エンコーダ
にその原クロック・パルスとして与えられるので、ビデ
オ・カラー・エンコーダからはＰＡＬ用のものに等しい
同期をもつ水平、垂直同期信号が得られ、この水平、垂
直同期信号を用いて画像データを読出すことができる。
このようにして読出された画像データからＰＡＬビデオ
信号を作成するＲ、Ｇ、Ｂエンコーダにはこの発明によ
るＰＡＬ用同期変換回路から出力されるＰＡＬ用水用水
型直同期信号が与えられるので、このエンコーダからは
正しいＰＡＬビデオ信号が得られる。
信号を作成するＲ、Ｇ、Ｂエンコーダにはこの発明によ
るＰＡＬ用同期変換回路から出力されるＰＡＬ用水用水
型直同期信号が与えられるので、このエンコーダからは
正しいＰＡＬビデオ信号が得られる。
したがって、この発明によると、 ＮＴＳＣ同期発生回
路をもつＮＴＳＣ用ビデオ・カラー・エンコーダをＰＡ
Ｌ用に流用することが可能となる。
路をもつＮＴＳＣ用ビデオ・カラー・エンコーダをＰＡ
Ｌ用に流用することが可能となる。
第１図はこの発明によるＰＡＬ用同期変換回路を示すブ
ロック図である。 第２図は上記Ｐ Ａ Ｌ用同期変換回路を用いてＮＴＳ
Ｃ用ビデオ・カラー・エンコーダを制御することにより
ＰＡＬ用ビデオ信号を生成する回路を示すブロック図で
あり、第３図はその動作を示す波形図である。 ３・・・電圧制御発振器。 １０・・・ＰＡＬ用同期変換回路。 １１・・・カウンタ。 ＋２． １３． １４・・・デコーダ。 １６・・・立上り検出回路。 １７・・・分周器。 １８・・・セレクタ。 ２０・・・ビデオ・カラー・エンコーダ。 ３０・・・ビデオ・デイスプレィ・コントローラ。 ４０・・・Ｒ，Ｇ、Ｂエンコーダ。 以 上
ロック図である。 第２図は上記Ｐ Ａ Ｌ用同期変換回路を用いてＮＴＳ
Ｃ用ビデオ・カラー・エンコーダを制御することにより
ＰＡＬ用ビデオ信号を生成する回路を示すブロック図で
あり、第３図はその動作を示す波形図である。 ３・・・電圧制御発振器。 １０・・・ＰＡＬ用同期変換回路。 １１・・・カウンタ。 ＋２． １３． １４・・・デコーダ。 １６・・・立上り検出回路。 １７・・・分周器。 １８・・・セレクタ。 ２０・・・ビデオ・カラー・エンコーダ。 ３０・・・ビデオ・デイスプレィ・コントローラ。 ４０・・・Ｒ，Ｇ、Ｂエンコーダ。 以 上
Claims (2)
- （１）ＰＡＬ用クロック・パルスを発生するクロック・
パルス発生回路、 ＰＡＬ用クロック・パルスを分周してＰＡＬ用水平同期
信号を作成する水平同期信号作成回路、ＰＡＬ用クロッ
ク・パルスを分周してＰＡＬ用垂直同期信号を作成する
垂直同期信号作成回路、ＰＡＬ用クロック・パルスを所
定数分周する分周回路、 ＰＡＬ用クロック・パルスと上記分周回路から出力され
る分周クロック・パルスとを選択的に出力するセレクタ
、および 上記セレクタが分周クロック・パルスを選択する期間が
垂直帰線期間内にあるように上記セレクタを制御する手
段を備え、 上記分周回路の分周比と上記セレクタにおける分周クロ
ック・パルスを選択する期間がＮＴＳＣ方式の垂直走査
期間をＰＡＬ方式の垂直走査期間に変換するように設定
されていることを特徴とする、ＰＡＬ用同期変換回路。 - （２）与えられる原クロック信号を分周して水平同期信
号および垂直同期信号を作成するように構成されかつ与
えられる画像データをＲ、Ｇ、Ｂのアナログ色信号に変
換するＮＴＳＣ用のビデオ・カラー・エンコーダ、 上記ビデオ・カラー・エンコーダから与えられる水平同
期信号および垂直同期信号によって表わされる画面上の
位置における画像データをメモリから読出して上記ビデ
オ・カラー・エンコーダに与える画像データ読出手段、
および 上記ビデオ・カラー・エンコーダから与えられるＲ、Ｇ
、Ｂ色信号をＰＡＬ用ビデオ信号に変換するＲ、Ｇ、Ｂ
エンコーダを用い、 請求項（１）に記載のＰＡＬ用同期変換回路におけるセ
レクタの出力クロック・パルスを原クロック・パルスと
して上記ビデオ・カラー・エンコーダに与え、 上記ＰＡＬ用同期変換回路から出力されるＰＡＬ用水平
および垂直同期信号を同期信号として上記Ｒ、Ｇ、Ｂエ
ンコーダに与える、 ＰＡＬ用同期変換回路を用いたことを特徴とするＰＡＬ
用ビデオ信号生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291907A JP3008382B2 (ja) | 1990-10-31 | 1990-10-31 | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291907A JP3008382B2 (ja) | 1990-10-31 | 1990-10-31 | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167767A true JPH04167767A (ja) | 1992-06-15 |
| JP3008382B2 JP3008382B2 (ja) | 2000-02-14 |
Family
ID=17775003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291907A Expired - Lifetime JP3008382B2 (ja) | 1990-10-31 | 1990-10-31 | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008382B2 (ja) |
-
1990
- 1990-10-31 JP JP2291907A patent/JP3008382B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3008382B2 (ja) | 2000-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5825773A (ja) | 同期回路 | |
| JPS6131668B2 (ja) | ||
| US4769705A (en) | Deflection synchronizing apparatus | |
| US5146336A (en) | Sync control for video overlay | |
| US5043813A (en) | Display locked timing signals for video processing | |
| HK1002136B (en) | Television synchronising apparatus | |
| EP0180450B1 (en) | Television display apparatus having character generator with non-line-locked clock | |
| US5907367A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
| EP0692908B1 (en) | Synchronizing circuit | |
| US5912714A (en) | Clock generator for a video signal processing apparatus | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| JPH04167767A (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| US5329367A (en) | Horizontal blanking | |
| JP3464497B2 (ja) | 装置、水平ブランキング信号発生器および水平偏向システム | |
| US7432982B2 (en) | OSD insert circuit | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JP2687484B2 (ja) | 自動周波数制御回路 | |
| JP4540246B2 (ja) | 偏向回路 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| Lunn et al. | A multisystems on screen display for TV MCU | |
| GB2175471A (en) | Synchronizing video sources | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JPH0541813A (ja) | クロツク信号発生回路 | |
| JPH0832832A (ja) | 同期信号補償回路 | |
| JPS6247032B2 (ja) |