JPH0832832A - 同期信号補償回路 - Google Patents
同期信号補償回路Info
- Publication number
- JPH0832832A JPH0832832A JP16151294A JP16151294A JPH0832832A JP H0832832 A JPH0832832 A JP H0832832A JP 16151294 A JP16151294 A JP 16151294A JP 16151294 A JP16151294 A JP 16151294A JP H0832832 A JPH0832832 A JP H0832832A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- circuit
- internal
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 本発明は同期信号補償回路に関し、外部より
供給される同期信号のジッタを補償してジッタを含まな
い同期信号を生成することを目的とする。 【構成】 一致検出回路２０は、外部から供給される映
像信号の同期信号である外部同期信号と、内部で生成し
た同期信号である内部同期信号との一致検出を行う。選
択回路２１は、上記外部同期信号と内部同期信号とのい
ずれか一方を指示信号に従って選択する。カウンタ２２
は、上記選択回路２１で選択された同期信号によってリ
セットされ、クロックをカウントしてジッタを補償した
内部同期信号を生成する。選択指示信号生成回路２３，
２４は、上記一致検出回路２０よりの一致検出信号によ
ってリセットされ、内部同期信号をカウントして所定値
となったときに外部同期信号の選択を指示し、それ以外
のときに内部同期信号の選択を指示する指示信号を生成
する。
供給される同期信号のジッタを補償してジッタを含まな
い同期信号を生成することを目的とする。 【構成】 一致検出回路２０は、外部から供給される映
像信号の同期信号である外部同期信号と、内部で生成し
た同期信号である内部同期信号との一致検出を行う。選
択回路２１は、上記外部同期信号と内部同期信号とのい
ずれか一方を指示信号に従って選択する。カウンタ２２
は、上記選択回路２１で選択された同期信号によってリ
セットされ、クロックをカウントしてジッタを補償した
内部同期信号を生成する。選択指示信号生成回路２３，
２４は、上記一致検出回路２０よりの一致検出信号によ
ってリセットされ、内部同期信号をカウントして所定値
となったときに外部同期信号の選択を指示し、それ以外
のときに内部同期信号の選択を指示する指示信号を生成
する。
Description
【０００１】
【産業上の利用分野】本発明は同期信号補償回路に関
し、特に映像信号の同期信号を補償する同期信号補償回
路に関する。
し、特に映像信号の同期信号を補償する同期信号補償回
路に関する。
【０００２】近年、テレビジョンにおける映像の高画質
化の要求により、現行のＮＴＳＣ方式との両立性を保ち
つつワイドアスペクト化（アスペクト比１６：９）や高
画質化を目標とした第２世代ＥＤＴＶ（エンハンストテ
レビジョン「ＥＤＴＶII」）が次世代のテレビ方式とし
て期待されている。
化の要求により、現行のＮＴＳＣ方式との両立性を保ち
つつワイドアスペクト化（アスペクト比１６：９）や高
画質化を目標とした第２世代ＥＤＴＶ（エンハンストテ
レビジョン「ＥＤＴＶII」）が次世代のテレビ方式とし
て期待されている。
【０００３】
【従来の技術】ＥＤＴＶIIではインターレース走査から
ノンインターレース走査に変換して１／６０ｓｅｃ毎に
走査線数５２５本の走査を行う。このため、現行のＮＴ
ＳＣ方式の映像信号が供給されると、この映像信号から
分離した水平同期信号を２逓倍した倍速水平同期信号を
生成し、この倍速水平同期信号に同期した水平走査を行
っている。
ノンインターレース走査に変換して１／６０ｓｅｃ毎に
走査線数５２５本の走査を行う。このため、現行のＮＴ
ＳＣ方式の映像信号が供給されると、この映像信号から
分離した水平同期信号を２逓倍した倍速水平同期信号を
生成し、この倍速水平同期信号に同期した水平走査を行
っている。
【０００４】
【発明が解決しようとする課題】例えば現行の家庭用ビ
デオテープレコーダ等の再生信号のように大きなジッタ
を含むインターレース走査の映像信号を供給された場
合、この映像信号の水平同期信号を２逓倍したジッタを
含む倍速水平同期信号を用いてノンインターレースの水
平走査を行うことになる。この場合、１画面の水平走査
線は５２５本とインターレース走査の２倍になるにも拘
らず、ジッタが大きいために水平走査の開始位置が各水
平走査線毎にずれてしまい、垂直解像度が従来のノンイ
ンターレース走査の場合よりも悪化するという問題があ
った。
デオテープレコーダ等の再生信号のように大きなジッタ
を含むインターレース走査の映像信号を供給された場
合、この映像信号の水平同期信号を２逓倍したジッタを
含む倍速水平同期信号を用いてノンインターレースの水
平走査を行うことになる。この場合、１画面の水平走査
線は５２５本とインターレース走査の２倍になるにも拘
らず、ジッタが大きいために水平走査の開始位置が各水
平走査線毎にずれてしまい、垂直解像度が従来のノンイ
ンターレース走査の場合よりも悪化するという問題があ
った。
【０００５】本発明は上記の点に鑑みなされたもので、
外部より供給される同期信号のジッタを補償してジッタ
を含まない同期信号を生成する同期信号補償回路を提供
することを目的とする。
外部より供給される同期信号のジッタを補償してジッタ
を含まない同期信号を生成する同期信号補償回路を提供
することを目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の発明
は、外部から供給される映像信号の同期信号である外部
同期信号と、内部で生成した同期信号である内部同期信
号との一致検出を行う一致検出回路と、上記外部同期信
号と内部同期信号とのいずれか一方を指示信号に従って
選択する選択回路と、上記選択回路で選択された同期信
号によってリセットされ、クロックをカウントしてジッ
タを補償した内部同期信号を生成するカウンタと、上記
一致検出回路よりの一致検出信号によってリセットさ
れ、内部同期信号をカウントして所定値となったときに
外部同期信号の選択を指示し、それ以外のときに内部同
期信号の選択を指示する指示信号を生成する選択指示信
号生成回路とを有する。
は、外部から供給される映像信号の同期信号である外部
同期信号と、内部で生成した同期信号である内部同期信
号との一致検出を行う一致検出回路と、上記外部同期信
号と内部同期信号とのいずれか一方を指示信号に従って
選択する選択回路と、上記選択回路で選択された同期信
号によってリセットされ、クロックをカウントしてジッ
タを補償した内部同期信号を生成するカウンタと、上記
一致検出回路よりの一致検出信号によってリセットさ
れ、内部同期信号をカウントして所定値となったときに
外部同期信号の選択を指示し、それ以外のときに内部同
期信号の選択を指示する指示信号を生成する選択指示信
号生成回路とを有する。
【０００７】請求項２に記載の発明では、前記選択指示
信号生成回路における所定値は可変自在である。
信号生成回路における所定値は可変自在である。
【０００８】請求項３に記載の発明では、前記同期信号
は水平同期信号である。
は水平同期信号である。
【０００９】請求項４に記載の発明では、前記同期信号
は垂直同期信号である。
は垂直同期信号である。
【００１０】
【作用】請求項１に記載の発明においては、クロックを
カウントしてジッタを含まない内部同期信号を生成し、
内部同期信号と外部同期信号とが連続して所定回数一致
しないとき内部同期信号を外部同期信号に同期させるた
め、外部同期信号に同期し、かつジッタを補償した同期
信号を得ることができる。
カウントしてジッタを含まない内部同期信号を生成し、
内部同期信号と外部同期信号とが連続して所定回数一致
しないとき内部同期信号を外部同期信号に同期させるた
め、外部同期信号に同期し、かつジッタを補償した同期
信号を得ることができる。
【００１１】請求項２に記載の発明においては、選択指
示信号生成回路における所定値を可変自在とすることに
より、内部同期信号を外部同期信号に同期させる不一致
回数を自在に変更できる。
示信号生成回路における所定値を可変自在とすることに
より、内部同期信号を外部同期信号に同期させる不一致
回数を自在に変更できる。
【００１２】請求項３に記載の発明においては、同期信
号を水平同期信号とすることにより、ジッタを補償した
水平同期信号を得ることができる。
号を水平同期信号とすることにより、ジッタを補償した
水平同期信号を得ることができる。
【００１３】請求項４に記載の発明においては、同期信
号を垂直同期信号とすることにより、ジッタを補償した
垂直同期信号を得ることができる。
号を垂直同期信号とすることにより、ジッタを補償した
垂直同期信号を得ることができる。
【００１４】
【実施例】図１は本発明の同期信号補償回路の一実施例
のブロック図を示す。同図中、端子１０にはＮＴＳＣ方
式の標準映像信号や現行の家庭用ビデオテープレコーダ
ーの再生信号から分離した水平同期信号が入来して微分
回路１１に供給される。
のブロック図を示す。同図中、端子１０にはＮＴＳＣ方
式の標準映像信号や現行の家庭用ビデオテープレコーダ
ーの再生信号から分離した水平同期信号が入来して微分
回路１１に供給される。
【００１５】微分回路１１は図２に示す構成である。端
子１２より入来する水平同期信号はレジスタ１３に供給
され、レジスタ１３の出力する図３（Ａ）に示す如き水
平同期信号は２分岐され、一方はレジスタ１４に供給さ
れ、他方はノア回路１６に供給される。レジスタ１３，
１４は周波数４ｆｓｃ（ｆｓｃは色副搬送波周波数）の
クロックで駆動されている。
子１２より入来する水平同期信号はレジスタ１３に供給
され、レジスタ１３の出力する図３（Ａ）に示す如き水
平同期信号は２分岐され、一方はレジスタ１４に供給さ
れ、他方はノア回路１６に供給される。レジスタ１３，
１４は周波数４ｆｓｃ（ｆｓｃは色副搬送波周波数）の
クロックで駆動されている。
【００１６】レジスタ１４の出力信号はインバータ１５
で反転され図３（Ｂ）に示す波形とされてノア回路１６
に供給される。ノア回路１６は水平同期信号の立下りの
エッジを検出した図３（Ｃ）に示す如き微分信号を生成
して、これを外部同期パルス信号として端子１７より出
力する。
で反転され図３（Ｂ）に示す波形とされてノア回路１６
に供給される。ノア回路１６は水平同期信号の立下りの
エッジを検出した図３（Ｃ）に示す如き微分信号を生成
して、これを外部同期パルス信号として端子１７より出
力する。
【００１７】図１に戻って説明するに、微分回路１１の
出力する外部同期パルス信号は一致検出回路２０及び選
択回路２１に供給される。一致検出回路２０は後述のＨ
カウンタ２２の出力する内部同期パルス信号を供給され
ており、外部同期パルス信号と外部同期パルス信号との
一致検出を行う。上記両パルス信号は正極性パルスであ
るため、実際にはアンド演算を行っている。ここで得ら
れた一致検出信号は計数回路２３のリセット端子に供給
され、計数回路２３をゼロリセットする。
出力する外部同期パルス信号は一致検出回路２０及び選
択回路２１に供給される。一致検出回路２０は後述のＨ
カウンタ２２の出力する内部同期パルス信号を供給され
ており、外部同期パルス信号と外部同期パルス信号との
一致検出を行う。上記両パルス信号は正極性パルスであ
るため、実際にはアンド演算を行っている。ここで得ら
れた一致検出信号は計数回路２３のリセット端子に供給
され、計数回路２３をゼロリセットする。
【００１８】選択回路２１は微分回路１１よりの外部同
期パルス信号と、Ｈカウンタ２２よりの内部同期パルス
信号とのいずれかを後述のデコーダ２４の出力する指示
信号に応じて選択するもので、指示信号がＬレベルのと
き内部同期パルス信号、Ｈレベルのとき外部同期パルス
信号を選択する。ここで選択された同期パルス信号はＨ
カウンタ２２のリセット端子に供給される。
期パルス信号と、Ｈカウンタ２２よりの内部同期パルス
信号とのいずれかを後述のデコーダ２４の出力する指示
信号に応じて選択するもので、指示信号がＬレベルのと
き内部同期パルス信号、Ｈレベルのとき外部同期パルス
信号を選択する。ここで選択された同期パルス信号はＨ
カウンタ２２のリセット端子に供給される。
【００１９】Ｈカウンタ２２は上記選択回路２２出力に
よりゼロリセットされて、周波数４ｆｓｃのクロックを
カウントする９１０進のリングカウンタであり、内部同
期パルス信号を生成して端子２５より出力すると共に、
一致検出回路２０、選択回路２１、計数回路２３夫々に
供給する。計数回路２３は一致検出回路２０出力により
ゼロリセットされ、Ｈカウンタ２２よりの内部同期パル
ス信号をカウントして、そのカウント値をデコーダ２４
に供給する。デコーダ２４は計数回路２３のカウント値
が端子２４ａから設定された設定値を同一となったとき
Ｈレベルとなり、それ以外のときＬレベルとなる指示信
号を生成して選択回路２１に供給する。Ｈカウンタ２２
の出力する内部同期パルス信号と微分回路２０の出力す
る外部同期パルス信号との同期がとれているときには、
外部同期パルス信号の入来時に計数回路２３のカウント
値は一致検出信号によってリセットされている。
よりゼロリセットされて、周波数４ｆｓｃのクロックを
カウントする９１０進のリングカウンタであり、内部同
期パルス信号を生成して端子２５より出力すると共に、
一致検出回路２０、選択回路２１、計数回路２３夫々に
供給する。計数回路２３は一致検出回路２０出力により
ゼロリセットされ、Ｈカウンタ２２よりの内部同期パル
ス信号をカウントして、そのカウント値をデコーダ２４
に供給する。デコーダ２４は計数回路２３のカウント値
が端子２４ａから設定された設定値を同一となったとき
Ｈレベルとなり、それ以外のときＬレベルとなる指示信
号を生成して選択回路２１に供給する。Ｈカウンタ２２
の出力する内部同期パルス信号と微分回路２０の出力す
る外部同期パルス信号との同期がとれているときには、
外部同期パルス信号の入来時に計数回路２３のカウント
値は一致検出信号によってリセットされている。
【００２０】ここで、図４（Ａ）に示す内部同期パルス
信号に対して、外部同期パルス信号が図４（Ｂ）に示す
如くジッタによりずれた場合（パルスが抜けた場合もジ
ッタと同等）は、図４（Ｃ）に示す如く一致検出信号が
欠落するため、計数回路２３のカウント値は内部同期パ
ルス信号によってカウントアップされるが、再び一致検
出信号が出力された時点で計数回路２３のカウント値が
リセットされる。
信号に対して、外部同期パルス信号が図４（Ｂ）に示す
如くジッタによりずれた場合（パルスが抜けた場合もジ
ッタと同等）は、図４（Ｃ）に示す如く一致検出信号が
欠落するため、計数回路２３のカウント値は内部同期パ
ルス信号によってカウントアップされるが、再び一致検
出信号が出力された時点で計数回路２３のカウント値が
リセットされる。
【００２１】このように端子１０から入来する水平同期
信号にジッタが存在しても、端子２５からは周波数４ｆ
ｓｃクロックをカウントして得たジッタを補償した倍速
水平同期信号（内部同期パルス信号）が出力される。こ
のため、ジッタを補償した水平同期信号から生成された
倍速水平同期信号を用いてノンインターレース走査を行
うと水平走査の開始位置が各水平走査線で同一となり、
垂直解像度の悪化を防止できる。
信号にジッタが存在しても、端子２５からは周波数４ｆ
ｓｃクロックをカウントして得たジッタを補償した倍速
水平同期信号（内部同期パルス信号）が出力される。こ
のため、ジッタを補償した水平同期信号から生成された
倍速水平同期信号を用いてノンインターレース走査を行
うと水平走査の開始位置が各水平走査線で同一となり、
垂直解像度の悪化を防止できる。
【００２２】また、デコーダ２４は設定値を自由に変更
できるので、内部同期パルス信号と外部同期パルス信号
とが連続して不一致となる回数を変更して、内部同期パ
ルス信号を外部同期パルス信号に同期させるタイミング
を可変できる。
できるので、内部同期パルス信号と外部同期パルス信号
とが連続して不一致となる回数を変更して、内部同期パ
ルス信号を外部同期パルス信号に同期させるタイミング
を可変できる。
【００２３】ここで、図５（Ａ）に示す内部同期パルス
信号に対して、外部同期パルス信号が図５（Ｂ）に示す
如くジッタにより継続してずれている場合は、一致検出
信号が継続して欠落するため、計数回路２３のカウント
値は内部同期パルス信号によってカウントアップされ
る。これにより、図５（Ｄ）に示す如く計数回路２３の
カウント値が１２８となったときにデコーダ２４は図５
（Ｃ）に示す如く指示信号をＨレベルとし、次の外部同
期パルス信号によってＨカウンタ２２がリセットされ、
同期がとられる。従って、次の外部同期パルス信号が供
給されたときに一致検出回路２０は一致検出信号を生成
し、計数回路２３がリセットされる。このように内部同
期パルス信号と外部同期パルス信号との同期ずれが長期
に渡って連続するときは同期のとりなおしが行われ、そ
れ以降、外部同期パルス信号に同期したジッタを含まな
い内部同期パルス信号つまり倍速水平同期信号が得ら
れ、端子２５より後続回路に供給される。
信号に対して、外部同期パルス信号が図５（Ｂ）に示す
如くジッタにより継続してずれている場合は、一致検出
信号が継続して欠落するため、計数回路２３のカウント
値は内部同期パルス信号によってカウントアップされ
る。これにより、図５（Ｄ）に示す如く計数回路２３の
カウント値が１２８となったときにデコーダ２４は図５
（Ｃ）に示す如く指示信号をＨレベルとし、次の外部同
期パルス信号によってＨカウンタ２２がリセットされ、
同期がとられる。従って、次の外部同期パルス信号が供
給されたときに一致検出回路２０は一致検出信号を生成
し、計数回路２３がリセットされる。このように内部同
期パルス信号と外部同期パルス信号との同期ずれが長期
に渡って連続するときは同期のとりなおしが行われ、そ
れ以降、外部同期パルス信号に同期したジッタを含まな
い内部同期パルス信号つまり倍速水平同期信号が得ら
れ、端子２５より後続回路に供給される。
【００２４】なお、計数回路２３及びデコーダ２４の代
りに、プリセットカウンタを用い、一致検出信号によっ
て設定値をロードし、内部同期パルス信号によってダウ
ンカウントを行って、カウント値が０のときに指示信号
をＨレベルとするように構成しても良く、上記実施例に
限定されない。
りに、プリセットカウンタを用い、一致検出信号によっ
て設定値をロードし、内部同期パルス信号によってダウ
ンカウントを行って、カウント値が０のときに指示信号
をＨレベルとするように構成しても良く、上記実施例に
限定されない。
【００２５】また、端子１０に外部の垂直同期信号を供
給し、Ｈカウンタ２２の代りに周波数４ｆｓｃのクロッ
クを２３８８７５カウントするリングカウンタを設ける
ことにより、端子２５よりジッタを含まない垂直同期信
号を出力することも可能である。この場合もデコーダ２
４の設定値を適当な値に選定する。
給し、Ｈカウンタ２２の代りに周波数４ｆｓｃのクロッ
クを２３８８７５カウントするリングカウンタを設ける
ことにより、端子２５よりジッタを含まない垂直同期信
号を出力することも可能である。この場合もデコーダ２
４の設定値を適当な値に選定する。
【００２６】
【発明の効果】上述の如く、請求項１に記載の発明によ
れば、クロックをカウントしてジッタを含まない内部同
期信号を生成し、内部同期信号と外部同期信号とが連続
して所定回数一致しないとき内部同期信号を外部同期信
号に同期させるため、外部同期信号に同期し、かつジッ
タを補償した同期信号を得ることができる。
れば、クロックをカウントしてジッタを含まない内部同
期信号を生成し、内部同期信号と外部同期信号とが連続
して所定回数一致しないとき内部同期信号を外部同期信
号に同期させるため、外部同期信号に同期し、かつジッ
タを補償した同期信号を得ることができる。
【００２７】また、請求項２に記載の発明によれば、選
択指示信号生成回路における所定値を可変自在とするこ
とにより、内部同期信号を外部同期信号に同期させる不
一致回数を自在に変更できる。また、請求項３に記載の
発明によれば、同期信号を水平同期信号とすることによ
り、ジッタを補償した水平同期信号を得ることができ
る。また、請求項４に記載の発明によれば、同期信号を
垂直同期信号とすることによりジッタを補償した垂直同
期信号を得ることができ、実用上きわめて有用である。
択指示信号生成回路における所定値を可変自在とするこ
とにより、内部同期信号を外部同期信号に同期させる不
一致回数を自在に変更できる。また、請求項３に記載の
発明によれば、同期信号を水平同期信号とすることによ
り、ジッタを補償した水平同期信号を得ることができ
る。また、請求項４に記載の発明によれば、同期信号を
垂直同期信号とすることによりジッタを補償した垂直同
期信号を得ることができ、実用上きわめて有用である。
【図１】本発明回路のブロック図である。
【図２】微分回路のブロック図である。
【図３】図２の回路の信号タイミングチャートである。
【図４】図１の回路の信号タイミングチャートである。
【図５】図１の回路の信号タイミングチャートである。
１１ 微分回路 １３，１４ レジスタ １５ インバータ １６ ノア回路 ２０ 一致検出回路 ２１ 選択回路 ２２ Ｈカウンタ ２３ 計数回路 ２４ デコーダ
Claims (4)
- 【請求項１】 外部から供給される映像信号の同期信号
である外部同期信号と、内部で生成した同期信号である
内部同期信号との一致検出を行う一致検出回路（２０）
と、 上記外部同期信号と内部同期信号とのいずれか一方を指
示信号に従って選択する選択回路（２１）と、 上記選択回路（２１）で選択された同期信号によってリ
セットされ、クロックをカウントしてジッタを含まない
内部同期信号を生成するカウンタ（２２）と、 上記一致検出回路（２０）よりの一致検出信号によって
リセットされ、内部同期信号をカウントして所定値とな
ったときに外部同期信号の選択を指示し、それ以外のと
きに内部同期信号の選択を指示する指示信号を生成する
選択指示信号生成回路（２３，２４）とを有することを
特徴とする同期信号補償回路。 - 【請求項２】 前記選択指示信号生成回路（２３，２
４）における所定値は可変自在であることを特徴とする
請求項１記載の同期信号補償回路。 - 【請求項３】 前記同期信号は水平同期信号であること
を特徴とする請求項１記載の同期信号補償回路。 - 【請求項４】 前記同期信号は垂直同期信号であること
を特徴とする請求項１記載の同期信号補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16151294A JPH0832832A (ja) | 1994-07-13 | 1994-07-13 | 同期信号補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16151294A JPH0832832A (ja) | 1994-07-13 | 1994-07-13 | 同期信号補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832832A true JPH0832832A (ja) | 1996-02-02 |
Family
ID=15736477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16151294A Withdrawn JPH0832832A (ja) | 1994-07-13 | 1994-07-13 | 同期信号補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261356B1 (en) | 1998-09-11 | 2001-07-17 | Kao Corporation | Asphalt-additive composition |
| JP2015012400A (ja) * | 2013-06-27 | 2015-01-19 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置 |
-
1994
- 1994-07-13 JP JP16151294A patent/JPH0832832A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261356B1 (en) | 1998-09-11 | 2001-07-17 | Kao Corporation | Asphalt-additive composition |
| JP2015012400A (ja) * | 2013-06-27 | 2015-01-19 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| US4249198A (en) | Phase locking system for television signals | |
| US20010017666A1 (en) | Method and apparatus for converting analog video signal to digital video signal | |
| JPS611190A (ja) | カラ−・グラフイツク・オ−バ−レイ・システム | |
| US4281345A (en) | Synchronization of digital memory with TV signal having interlace | |
| JPH0535959B2 (ja) | ||
| US4689676A (en) | Television video signal synchronizing apparatus | |
| JP2997884B2 (ja) | テレビジョン信号処理システム | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| JP2611756B2 (ja) | 順次走査型テレビジヨン装置 | |
| JPH0832832A (ja) | 同期信号補償回路 | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| JP2794581B2 (ja) | 映像信号処理装置 | |
| JP2865665B2 (ja) | テレビジョン受像機 | |
| JPS60180290A (ja) | テレビジヨン受像機 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JP2002016819A (ja) | ビデオデコーダ | |
| JP3019310B2 (ja) | 自動周波数制御回路 | |
| JP2783609B2 (ja) | 画像信号処理装置 | |
| JP2844675B2 (ja) | テレビジョン受像機 | |
| JP2707650B2 (ja) | テレビジョン受像機 | |
| JP2964490B2 (ja) | テレビジョン受像機 | |
| JP2687484B2 (ja) | 自動周波数制御回路 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |