JPH04168532A - マルチタスク装置 - Google Patents

マルチタスク装置

Info

Publication number
JPH04168532A
JPH04168532A JP29359190A JP29359190A JPH04168532A JP H04168532 A JPH04168532 A JP H04168532A JP 29359190 A JP29359190 A JP 29359190A JP 29359190 A JP29359190 A JP 29359190A JP H04168532 A JPH04168532 A JP H04168532A
Authority
JP
Japan
Prior art keywords
task
flag memory
memory
file
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29359190A
Other languages
English (en)
Inventor
Akio Katsumata
章夫 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Tec Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP29359190A priority Critical patent/JPH04168532A/ja
Publication of JPH04168532A publication Critical patent/JPH04168532A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数のタスクを互いに独立して時分割で実行
するマルチタスク装置に関する。
[従来の技術] パーソナルコンピュータにおいて、複数のタスクを互い
に独立して時分割で実行できるという市販されているア
プリケーションソフトを使用してマルチタスクシステム
を構築することが考えられるが、市販されているアプリ
ケーションソフトではタスク間共有エリアが無いためそ
のままではマルチタスクシステムとしては不十分であっ
た。
[発明が解決しようとする課題] このように従来においては、市販されているアプリケー
ションソフトを使用して十分なマルチタスフシステムを
構築することができなかった。
そこで本発明は、複数のタスクを互いに独立して時分割
で実行できるアプリケーションソフトを使用して十分な
マルチタスクシステムを構築することができるマルチタ
スク装置を提供しようとするものである。
[課題を解決するための手段] 請求項(1)対応の発明は、複数のタスクを互いに独立
して時分割で実行するマルチタスク装置において、各タ
スクが共有するファイルメモリと、各タスクに対応して
それぞれ設けられ、タスク実行中セットされるフラグメ
モリと、タスク実行開始時に他のタスクに対応して設け
られたフラグメモリのセット、非セット状態を判断する
手段と、この手段によりフラグメモリの非セット状態が
判断されたとき対応するフラグメモリをセットしてファ
イルメモリをアクセスする手段を設けたものである。
請求項(2)対応の発明は、複数のタスクを互いに独立
して時分割で実行するマルチタスク装置において、各タ
スクが共有するファイルメモリと、各タスクに共通に設
けられファイルメモリをアクセスする共通ドライバーと
、タスク実行開始時に共通ドライバーを使用中か否かを
判断する手段と、この手段により共通ドライバーが未使
用であることが判断されたときその共通ドライバーを駆
動してファイルメモリをアクセスさせる手段を設けたも
のである。
[作 用] このような構成の本発明においては、タスク実行開始時
に他のタスクに対応して設けられたフラグメモリのセッ
ト、非セット状態を判断し、このフラグメモリの非セッ
ト状態が判断されたとき実行するタスクに対応するフラ
グメモリをセットしてファイルメモリをアクセスする。
これによりファイルメモリを各タスク間で共有すること
ができる。
またタスク実行開始時に共通ドライバーを使用中か否か
を判断し、この共通ドライバーが未使用であることが判
断されたときその共通ドライバーを駆動してファイルメ
モリをアクセスする。これによりファイルメモリを各タ
スク間で共有することができる。
[実施fPJE 以下、本発明の一実施例を図面を参照して説明する。
第1図において、1は制御部本体を構成するマイクロプ
ロセッサ、2はRAM (ランダム・アクセス・メモリ
)、3はデイスプレィ4を制御するデイスプレィコント
ローラ、5は外部接続されたハンディターミナル6と情
報の通信制御を行う通信インターフェース、7はキーボ
ード8を制御するキーボードコントローラ、9はプリン
タ10を接続したI10ポート、11はノ\−ドディス
ク12を接続したI10ポートである。
前記マイクロプロセッサ1とRAM2、デイスプレィコ
ントローラ3、通信インターフェース5、キーボードコ
ントローラ7及び各I10ポート9゜11とはパスライ
ン13によって接続されている。
前記ハードディスク12には各種の管理データをインデ
ックスを付して格納したマスターファイル14、送信デ
ータファイル15及びコントロールファイル16が形成
されている。そして前記コントロールファイル16には
フラグメモリ(1)16a及びフラグメモリ(2)16
bが設けられている。
前記マイクロプロセッサ1はプログラムに基づいて各部
を制御するが、プログラムとしては例えば互いに独立し
て時分割で実行する2つのタスク(1)とタスク(2)
を使用してその各タスク(1)。
(2)が共有するファイルメモリである前記送信データ
ファイル15を制御するようになっている。
この制御を機能ブロックで示せば第2図に示すようにな
っており、各タスク(1)、(2)は第3図及び第4図
に示す処理を行うようになっている。
すなわちハンディターミナル6からのデータをタスク(
1)により送信データファイル15に送信し、その送信
データファイル15からデータをタスク(2)によりマ
スクファイル14に登録する場合に、タスク(1)は第
3図に示すように先ずフラグメモリ(2)をチエツクす
る。そしてフラグメモリ(2)−0、すなわち非セット
状態であればフラグメモリ(1)−1にする。
続いて再度フラグメモリ(2)をチエツクする。
そしてフラグメモリ(2)−0であればノ1ンデイター
ミナル6からのデータを送信データファイル15に書込
む。そしてフラグメモリ(1)を非セット状態、すなわ
ち0にする。またフラグメモリ(2)−1であればタス
ク(2)が送信データファイル15を使用していると判
断し直ちにフラグメモリ(1)を0にして処理を終了す
る。
また最初のフラグメモリ(2)のチエツクにおいてフラ
グメモリ(2)−1であればタスク(2)が送信データ
ファイル15を使用していると判断し処理を直ちに終了
させる。
またタスク(2)は第4図に示すように先ずフラグメモ
リ(1)をチエツクする。そしてフラグメモリ(1)−
0、すなわち非セット状態であればフラグメモリ(2)
−1にする。
続いて再度フラグメモリ(1)をチエツクする。
そしてフラグメモリ(1)−〇であれば送信データファ
イル15からのデータを呼出してマスターファイル14
に登録する。そしてフラグメモリ(2)を非セット状態
、すなわち0にする。またフラグメモリ(1)−1であ
ればタスク(1)が送信データファイル15を使用して
いると判断し直ちにフラグメモリ(2)をOにして処理
を終了する。
また最初のフラグメモリ(1)のチエツクにおいてフラ
グメモリ(1)−1であればタスク(1)が送信データ
ファイル15を使用していると判断し処理を直ちに終了
させる。
このような構成の本実施例においては、ハンディターミ
ナル6からデータを受信し、この状態でタスク(1)が
起動されると先ずフラグメモリ(2)がチエツクされる
。そしてフラグメモリ(2)−0であれば送信データフ
ァイル15はタスク(2)によって使用されていないと
判断しフラグメモリ(1)を「1」にして受信したデー
タを送信データファイル15に書込む。このデータ書込
みか終了するとフラグメモリ(1)を「0」にする。
またタスク(2)が起動されると先ずフラグメモリ(1
)がチエツクされる。そしてフラグメモリ(1)−0で
あれば送信データファイル15はタスク(1)によって
使用されていないと判断しフラグメモリ(2)を「1」
にして送信データファイル15からデータを呼出しマス
ターファイル14に登録する。このデータ登録が終了す
るとフラグメモリ(2)を「0」にする。
ところでタスク(1)とタスク(2)は互いに独立して
時分割で実行するタスクとなっているので、例えばタス
ク(1)の実行時にタスク(2)か起動される場合が生
しる。このような状態が生じてもタスク(1)の実行中
にはフラグメモリ(1)が「1」となっているのでタス
ク(2)が送信データファイル15をアクセスすること
は無い。また逆にタスク(2〉の実行時にタスク(1)
が起動される場合が生じる。このような状態が生じても
タスク(2)の実行中にはフラグメモリ(2)が「1」
となっているのでタスク(1)が送信データファイル1
5をアクセスすることは無い。
このように共有ファイルである送信データファイル15
に対してタスク(1)とタスク(2)を排他的に制御す
ることができ、十分なマルチタスクシステムを構築する
ことができる。
なお、前記マスターファイル14、送信データファイル
15及びコントロールファイル16は必ずしもハードデ
ィスク上に設ける必要はなく、例えばRAM上に設けた
ものであってもよい。
次に本発明の他の実施例を図面を参照して説明する。
これは第5図に機能ブロックを示すように、タスク(1
)及びタスク(2)がシステムメモリ18を共有ファイ
ルとして使用する場合で、これは各タスクの共通ドライ
バーとしてルーチンコール部19を設けている。
そしてこのルーチンコール部19においては第6図に示
す割込みルーチンを実行するようになっている。
すなわち先ず割込み禁止をかけ、レジスタ退避を行う。
続いてコントロールファイル16に設けられた使用中フ
ラグメモリをチエツクし、使用中フラグメモリー1であ
れば相手側タスクがシステムメモリ18を使用中である
と判断し直ちにレジスタ復帰を行って割込みを許可し処
理を終了する。
また使用中フラグメモリー〇であれば使用中フラグメモ
リを「1」にして割込みを許可し、モードチエツクを行
う。タスク(1)の場合はモードがライトとなっている
のでシステムメモリ18の指定エリアであるデータN(
LXにハンディターミナル6からのデータを書込む。ま
たタスク(2)の場合はモードがリードとなっているの
でシステムメモリ18の指定エリアであるデータ臘Xか
らデータを呼出しマスターファイル14に登録する。
そしてこの処理が終了すると割込み禁止をかけ使用中フ
ラグメモリを「0」にし、レジスタ復帰を行って割込み
を許可し処理を終了する。
このような構成の本実施例においては、例えばタスク(
1)がルーチンコール部19を起動したときタスク(2
)がルーチンコール部19を起動していなければ使用中
フラグメモリー〇となっているのでこのときにはタスク
(1)によりハンディターミナル6からのデータをシス
テムメモリ18のデータNO,Xに書込むことができる
またタスク(2〉がルーチンコール部19を起動したと
きタスク(1)がルーチンコール部1つを起動していな
ければ使用中フラグメモリー〇となっているのでこのと
きにはタスク(2)によりシステムメモリ18のデータ
NO,Xからデータを呼出してマスターファイル14に
登録することができる。
またタスク(2)かシステムメモリ18のデータNCL
xからデータを呼出してマスターファイル14に登録し
ている最中にタスク(1)がルーチンコール部19を起
動したときには使用中フラグメモリー1となっているの
でこのときにはタスク(1)によるシステムメモリ18
のアクセスは禁止される。
このように本実施例においても共有ファイルであるシス
テムメモリ18に対してタスク(1)とタスク(2)を
排他的に制御することができ、十分なマルチタスクシス
テムを構築することができる。
なお、前記実施例においては互いに独立して時分割で実
行する2つのタスクを使用した場合について述べたが必
ずしもこれに限定されるものではなく、3つ以上のタス
クを使用したものであっても同様の作用効果が得られる
ものである。
[発明の効果] 以上詳述したように本発明によれば、複数のタスクを互
いに独立して時分割で実行できるアプリケーションソフ
トを使用して十分なマルチタスクシステムを構築するこ
とができるマルチタスク装置を提供できるものである。
【図面の簡単な説明】
第1図乃至第4図は本発明の一実施例を示すもので、第
1図はブロック図、第2図は要部制御を説明するための
機能ブロック図、第3図及び第4図はタスク処理を示す
流れ図、第5図及び第6図は本発明の他の実施例を示す
もので、第5図は要部制御を説明するための機能ブロッ
ク図、第6図は割込みルーチンを示す流れ図である。 1・・・マイクロプロセッサ、 14・・・マスターファイル、 15・・・送信データファイル、 16a、16b−フラグ、 18・・・システムメモリ、 19・・・ルーチンコール部。 出願人代理人 弁理士 鈴江武彦 第1@ 第2図 第5@

Claims (2)

    【特許請求の範囲】
  1. (1)複数のタスクを互いに独立して時分割で実行する
    マルチタスク装置において、各タスクが共有するファイ
    ルメモリと、各タスクに対応してそれぞれ設けられ、タ
    スク実行中セットされるフラグメモリと、タスク実行開
    始時に他のタスクに対応して設けられたフラグメモリの
    セット、非セット状態を判断する手段と、この手段によ
    りフラグメモリの非セット状態が判断されたとき対応す
    るフラグメモリをセットして前記ファイルメモリをアク
    セスする手段を設けたことを特徴とするマルチタスク装
    置。
  2. (2)複数のタスクを互いに独立して時分割で実行する
    マルチタスク装置において、各タスクが共有するファイ
    ルメモリと、各タスクに共通に設けられ前記ファイルメ
    モリをアクセスする共通ドライバーと、タスク実行開始
    時に前記共通ドライバーを使用中か否かを判断する手段
    と、この手段により前記共通ドライバーが未使用である
    ことが判断されたときその共通ドライバーを駆動して前
    記ファイルメモリをアクセスさせる手段を設けたことを
    特徴とするマルチタスク装置。
JP29359190A 1990-11-01 1990-11-01 マルチタスク装置 Pending JPH04168532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29359190A JPH04168532A (ja) 1990-11-01 1990-11-01 マルチタスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29359190A JPH04168532A (ja) 1990-11-01 1990-11-01 マルチタスク装置

Publications (1)

Publication Number Publication Date
JPH04168532A true JPH04168532A (ja) 1992-06-16

Family

ID=17796704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29359190A Pending JPH04168532A (ja) 1990-11-01 1990-11-01 マルチタスク装置

Country Status (1)

Country Link
JP (1) JPH04168532A (ja)

Similar Documents

Publication Publication Date Title
JP2692609B2 (ja) マルチタスクのプログラムデバッグ方法とその装置
EP0464615B1 (en) Microcomputer equipped with DMA controller
JPH05282260A (ja) コンピユータネツトワーク及びその操作方法
JPH0496163A (ja) Dmaコントローラ
JPH0425957A (ja) データ転送制御装置
JPH04168532A (ja) マルチタスク装置
US5640598A (en) Data transfer processing system
JP3043881B2 (ja) 共有ファイルを利用するデータ処理システム
JPH03260838A (ja) Cpu使用時間制限方式
JP2944093B2 (ja) マルチプロセッサ形情報処理装置
JP4535663B2 (ja) ステートマシン制御方式およびステートマシン
JP3168845B2 (ja) ディジタル信号処理装置
JP3139310B2 (ja) ディジタル信号処理装置
JPS6378253A (ja) プログラムロ−ド方式
JP3228575B2 (ja) データ通信方式
JPS63301352A (ja) 通信制御によるフアイル共有デ−タ交換方式
JPH11353193A (ja) マルチプログラミング実行制御方法
JP2002196938A (ja) 例外処理フロー用の装置及びその処理実行方法
JP2003067190A (ja) プログラム転送制御装置
JPH0376499B2 (ja)
JPS63298442A (ja) アプリケ−ション管理装置
JPS638506B2 (ja)
JP2000010899A (ja) 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体
JPH04342011A (ja) 非同期入出力制御方式
JPH0424733B2 (ja)