JPH04170127A - Ｆｓｋ信号受信回路のノイズ除去装置 - Google Patents
Ｆｓｋ信号受信回路のノイズ除去装置Info
- Publication number
- JPH04170127A JPH04170127A JP2296596A JP29659690A JPH04170127A JP H04170127 A JPH04170127 A JP H04170127A JP 2296596 A JP2296596 A JP 2296596A JP 29659690 A JP29659690 A JP 29659690A JP H04170127 A JPH04170127 A JP H04170127A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- circuit
- fsk
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は配電線搬送などに用いられるＦＳＫモデムの
受信回路において、ＦＳＫ信号と混在するランダム性あ
るいは周期性のノイズを除去する装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
受信回路において、ＦＳＫ信号と混在するランダム性あ
るいは周期性のノイズを除去する装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
第３図は従来のこの種のＦＳＫモデムの受信回路の構成
を示すブロック図、第４図は第３図中の各部の波形図で
、第３図中の各部（イ）〜（ニ）の記号はそれぞれ第４
図中の波形の同記号に対応している。 第３図の（イ）の部分に第４図（イ）のように商用周波
数にＦＳＫ信号とノイズとが重畳する波形が入力された
場合、バイパスフィルターにより低周波成分、即ち商用
周波数成分は除去され、第４図（ロ）に示す波形を得る
。この波形はアクティブフィルタ２を通過して、ＦＳＫ
信号の周波数帯域の波形成分が抽出され、この抽出され
た波形成分はＦＳＫ信号判別回路３および受信レベル検
出回路４に与えられる。受信レベル検出回路４は入力し
た波形成分のレベルが所定レベル以上であれば受信可と
判定してＣＰＵ５に知らせる。これによりＣＰＵ５はＦ
Ｓ、に信号判別回路３によって判別されたデジタル値を
読込む。
を示すブロック図、第４図は第３図中の各部の波形図で
、第３図中の各部（イ）〜（ニ）の記号はそれぞれ第４
図中の波形の同記号に対応している。 第３図の（イ）の部分に第４図（イ）のように商用周波
数にＦＳＫ信号とノイズとが重畳する波形が入力された
場合、バイパスフィルターにより低周波成分、即ち商用
周波数成分は除去され、第４図（ロ）に示す波形を得る
。この波形はアクティブフィルタ２を通過して、ＦＳＫ
信号の周波数帯域の波形成分が抽出され、この抽出され
た波形成分はＦＳＫ信号判別回路３および受信レベル検
出回路４に与えられる。受信レベル検出回路４は入力し
た波形成分のレベルが所定レベル以上であれば受信可と
判定してＣＰＵ５に知らせる。これによりＣＰＵ５はＦ
Ｓ、に信号判別回路３によって判別されたデジタル値を
読込む。
しかしながら、ノイズにＦＳＫ信号と同帯域の周波数成
分が含まれていると、その成分はアクティブフィルタ２
によっては除去されず第４図（ハ）に示す波形がＦＳＫ
判別回路３および受信レベル検出回路４に入力される。 このノイズ成分が受信レベル検出回路４の信号検出レベ
ルより大きいと、この検出回路４は第４図（ニ）に示す
ような受信可の信号をＣＰＵ５に与えるためＣＰ Ｕ５
は誤動作するという問題がある。 そこでこの発明の課題はノイズと信号を判別し、受信し
た波形がＦＳＫ信号である場合のみ受信可とすることの
できるＦＳＫ信号受信回路のノイズ除去装置を提供する
ことにある。
分が含まれていると、その成分はアクティブフィルタ２
によっては除去されず第４図（ハ）に示す波形がＦＳＫ
判別回路３および受信レベル検出回路４に入力される。 このノイズ成分が受信レベル検出回路４の信号検出レベ
ルより大きいと、この検出回路４は第４図（ニ）に示す
ような受信可の信号をＣＰＵ５に与えるためＣＰ Ｕ５
は誤動作するという問題がある。 そこでこの発明の課題はノイズと信号を判別し、受信し
た波形がＦＳＫ信号である場合のみ受信可とすることの
できるＦＳＫ信号受信回路のノイズ除去装置を提供する
ことにある。
前記の課題を解決するために、請求項１）のノイズ除去
装置はｒＦｓＫモデムの受信回路におけるＦＳＫ信号の
周波数帯域の波形を出力するフィルタ（アクティブフィ
ルタ２など）の出力部に設けられ、 前記波形の整流瞬時値を出力する整流回路（０１など）
と、 前記波形のピーク値を出力するピークホールド回路（０
２など）と、 前記整流瞬時値とピーク値とを比較し、前者の後者に対
する割合が所定値以下のとき前記波形を受信不可とする
信号を出力するコンパレータ（２８など）とを備えたｊ
ものとし、 請求項２）のノイズ除去装置は前記請求項１）のノイズ
除去装置において、ｒ前記受信不可の信号の出力期間中
、所定時間ごとに前記ピークホールド回路をリセットす
るリセット回路（０３など）を備えた１ものとし、また 請求項３）のノイズ除去装置では前記請求項１）または
２）のノイズ除去装置において、ｒ前記整流回路は全波
整流の整流瞬時値を出力するものである１ようにする。
装置はｒＦｓＫモデムの受信回路におけるＦＳＫ信号の
周波数帯域の波形を出力するフィルタ（アクティブフィ
ルタ２など）の出力部に設けられ、 前記波形の整流瞬時値を出力する整流回路（０１など）
と、 前記波形のピーク値を出力するピークホールド回路（０
２など）と、 前記整流瞬時値とピーク値とを比較し、前者の後者に対
する割合が所定値以下のとき前記波形を受信不可とする
信号を出力するコンパレータ（２８など）とを備えたｊ
ものとし、 請求項２）のノイズ除去装置は前記請求項１）のノイズ
除去装置において、ｒ前記受信不可の信号の出力期間中
、所定時間ごとに前記ピークホールド回路をリセットす
るリセット回路（０３など）を備えた１ものとし、また 請求項３）のノイズ除去装置では前記請求項１）または
２）のノイズ除去装置において、ｒ前記整流回路は全波
整流の整流瞬時値を出力するものである１ようにする。
ノイズは通常、持続的なものでないのでその所定時間毎
のピーク値に対する整流瞬時値の割合が、ＦＳＫ信号に
比べかなり小さいという性質を持っている。 この性質を利用しＦＳＫモデム受信回路のアクティブフ
ィルタ出力波形（つまりＦＳＫ信号の周波数帯域の抽出
波形）の整流瞬時値を整流回路で、同じくピーク値を所
定時間毎にリセットされるピークホールド回路で夫々求
め、両者の比較によってノイズとＦＳＫ信号とを分別す
る。
のピーク値に対する整流瞬時値の割合が、ＦＳＫ信号に
比べかなり小さいという性質を持っている。 この性質を利用しＦＳＫモデム受信回路のアクティブフ
ィルタ出力波形（つまりＦＳＫ信号の周波数帯域の抽出
波形）の整流瞬時値を整流回路で、同じくピーク値を所
定時間毎にリセットされるピークホールド回路で夫々求
め、両者の比較によってノイズとＦＳＫ信号とを分別す
る。
第１図は本発明の一実施例としての回路構成図であり、
第３図に対応するものである。また第２図は第１図中の
各部の波形である。なお第１図中の各部（イ）〜（ニ）
の記号も第２図中の波形の同記号にそれぞれ対応してい
る。 第１図においては第３図に比しアクティブフィルタ２の
出力側に整流回路０１．ピークホールド回路０２．
リセット回路０３．コンパレータ２８からなるノイズ除
去用の回路が付加されている。 次に第１図と第２図とを用いて第１図の細部の構成と動
作を併せ説明する。 バイパスフィルタ１に第２図（イ）に示すような商用周
波数に重畳したノイズとＦＳＫ信号が入力される時、ノ
イズ成分が信号と同帯域であればアクティブフィルタ２
の出力は第２図（ロ）に示す波形となる。この波形をオ
ペアンプ１５．１６、抵抗６〜８および１１〜１４、ダ
イオード９．１０で構成される全波整流回路０１で第２
図（ハ）に示すような原波形の瞬時値の全波整流波形に
整流し、コンパレータ２８の（＋）端子へ入力する。ま
た同じく（ロ）の波形をオペアンプ１７．１８、ダイオ
ード１９゜２０、抵抗２１．２２）コンデンサ２３で構
成されるピークホールド回路０２へ入力させる。このピ
ークホールド回路０２の出力は第２図（ニ）に示される
ように、ノイズレベルの最大値が保持され、この最大値
を抵抗２４．２５で分圧したレベルがコンパレータ２８
の（−）端子に入力されて、前記の整流波形（第２図（
ハ））と比較される。ノイズは第２図（ロ）、に示すよ
うに不連続であるのでコンパレータ２８の出力は第２図
（ホ）に示されるようにＬＯＷ、即ち受信不可として受
信レベル検出回路４に入力される。この場合、ノイズの
レベルが信号検出レベルよりも大きい場合でもコンパレ
ータ２８の出力がＬＯＷであるため妾信レベル検出回路
４では受信不可′として処理し、受信不可の状態である
ことを示す信号をＣＰ Ｕ５へ出力する。ＣＰＵ５は受
信不可の状態にあると、一定の時間間隔でトランジスタ
２６．抵抗２７で構成されるリセット回路０３ヘリセツ
トパルスを送出し、ピークホールド回路０２のリセット
を行う。第２図の波形（ニ）中のｔ １１゜ｔ１２はこ
のリセットのタイミングを示す。 次に第２図（ロ）に示すようなＦＳＫ信号は整流回路０
１によって第２図（ハ）に示す波形となる。 また前記と同様にピークホールド回路０２により第２図
（ニ）に示す波形と（ハ）の整流波形とがコンパレータ
９で比較される。ＦＳＫ信号は連続信号であるのでコン
パレータ９の出力は第２図（ホ）に示すようにＨｉｇｈ
、即ち受信可の状態になり、信号レベル検出回路４の出
力も受信可の状態となるため、ＣＰＵ５はＦＳＫ信号判
別回路３の出力を受け、信号として処理を開始する。受
信が終了するとｃｐｕｓは再びリセット回路０３へのリ
セットパルスの送出を開始する。第２図の波形（ニ）中
のＬ２はこのリセットのタイミングを示す。以後も前記
と同様なノイズまたは信号の判別が繰返される。なおコ
ンパレータ２８の出力部の抵抗２９゜コンデンサ３０は
ピークホールド回路０２のリセット直後部分におけるコ
ンパレータ２８の出力の急変を受信レベル検出回路４に
伝えないようにするための遅延回路である。
第３図に対応するものである。また第２図は第１図中の
各部の波形である。なお第１図中の各部（イ）〜（ニ）
の記号も第２図中の波形の同記号にそれぞれ対応してい
る。 第１図においては第３図に比しアクティブフィルタ２の
出力側に整流回路０１．ピークホールド回路０２．
リセット回路０３．コンパレータ２８からなるノイズ除
去用の回路が付加されている。 次に第１図と第２図とを用いて第１図の細部の構成と動
作を併せ説明する。 バイパスフィルタ１に第２図（イ）に示すような商用周
波数に重畳したノイズとＦＳＫ信号が入力される時、ノ
イズ成分が信号と同帯域であればアクティブフィルタ２
の出力は第２図（ロ）に示す波形となる。この波形をオ
ペアンプ１５．１６、抵抗６〜８および１１〜１４、ダ
イオード９．１０で構成される全波整流回路０１で第２
図（ハ）に示すような原波形の瞬時値の全波整流波形に
整流し、コンパレータ２８の（＋）端子へ入力する。ま
た同じく（ロ）の波形をオペアンプ１７．１８、ダイオ
ード１９゜２０、抵抗２１．２２）コンデンサ２３で構
成されるピークホールド回路０２へ入力させる。このピ
ークホールド回路０２の出力は第２図（ニ）に示される
ように、ノイズレベルの最大値が保持され、この最大値
を抵抗２４．２５で分圧したレベルがコンパレータ２８
の（−）端子に入力されて、前記の整流波形（第２図（
ハ））と比較される。ノイズは第２図（ロ）、に示すよ
うに不連続であるのでコンパレータ２８の出力は第２図
（ホ）に示されるようにＬＯＷ、即ち受信不可として受
信レベル検出回路４に入力される。この場合、ノイズの
レベルが信号検出レベルよりも大きい場合でもコンパレ
ータ２８の出力がＬＯＷであるため妾信レベル検出回路
４では受信不可′として処理し、受信不可の状態である
ことを示す信号をＣＰ Ｕ５へ出力する。ＣＰＵ５は受
信不可の状態にあると、一定の時間間隔でトランジスタ
２６．抵抗２７で構成されるリセット回路０３ヘリセツ
トパルスを送出し、ピークホールド回路０２のリセット
を行う。第２図の波形（ニ）中のｔ １１゜ｔ１２はこ
のリセットのタイミングを示す。 次に第２図（ロ）に示すようなＦＳＫ信号は整流回路０
１によって第２図（ハ）に示す波形となる。 また前記と同様にピークホールド回路０２により第２図
（ニ）に示す波形と（ハ）の整流波形とがコンパレータ
９で比較される。ＦＳＫ信号は連続信号であるのでコン
パレータ９の出力は第２図（ホ）に示すようにＨｉｇｈ
、即ち受信可の状態になり、信号レベル検出回路４の出
力も受信可の状態となるため、ＣＰＵ５はＦＳＫ信号判
別回路３の出力を受け、信号として処理を開始する。受
信が終了するとｃｐｕｓは再びリセット回路０３へのリ
セットパルスの送出を開始する。第２図の波形（ニ）中
のＬ２はこのリセットのタイミングを示す。以後も前記
と同様なノイズまたは信号の判別が繰返される。なおコ
ンパレータ２８の出力部の抵抗２９゜コンデンサ３０は
ピークホールド回路０２のリセット直後部分におけるコ
ンパレータ２８の出力の急変を受信レベル検出回路４に
伝えないようにするための遅延回路である。
従来の回路構成では、ＦＳＫ信号と同じ周波数成分を持
ち信号検出レベルより大きい波形が入力された場合、そ
れがノイズであってもＣＰＵは信号と見なすため、受信
処理を開始するという現象があった。 しかし本発明によれば、ノイズ除去装置が、ＦＳＫモデ
ムの受信回路におけるＦＳＫ信号の周波数帯域の波形を
出力するアクティブフィルタ２の出力部に設けられ、 前記波形の整流瞬時値を出力する整流回路０１と、前記
波形のピーク値を出力するピークホールド回路０２と、 前記整流瞬時値とピーク値とを比較し、前者の後者に対
する割合が所定値以下のとき前記波形を受信不可とする
信号を出力するコンパレータ２８とを備えるようにし、
またはさらに前記受信不可の信号の出力期間中、所定時
間ごとに前記ピークホールド回路をリセットするリセッ
ト回路０３を備えるようにしたので、 ノイズと信号とを判別することができ、受信可および受
信不可の信号を信号検出レベルだけに依存することなく
、ＣＰＵに送出することかできる。 従ってＣＰＯは信号を受信した時にだけ処理を行うこと
ができる。
ち信号検出レベルより大きい波形が入力された場合、そ
れがノイズであってもＣＰＵは信号と見なすため、受信
処理を開始するという現象があった。 しかし本発明によれば、ノイズ除去装置が、ＦＳＫモデ
ムの受信回路におけるＦＳＫ信号の周波数帯域の波形を
出力するアクティブフィルタ２の出力部に設けられ、 前記波形の整流瞬時値を出力する整流回路０１と、前記
波形のピーク値を出力するピークホールド回路０２と、 前記整流瞬時値とピーク値とを比較し、前者の後者に対
する割合が所定値以下のとき前記波形を受信不可とする
信号を出力するコンパレータ２８とを備えるようにし、
またはさらに前記受信不可の信号の出力期間中、所定時
間ごとに前記ピークホールド回路をリセットするリセッ
ト回路０３を備えるようにしたので、 ノイズと信号とを判別することができ、受信可および受
信不可の信号を信号検出レベルだけに依存することなく
、ＣＰＵに送出することかできる。 従ってＣＰＯは信号を受信した時にだけ処理を行うこと
ができる。
第１図は本発明の一実旅例としての構成を示す回路図、
第２図は第１図中の各部の波形図、
第３図は第１図に対応する従来の回路図、第４図は第３
図中の各部の波形図である。
図中の各部の波形図である。
Claims (1)
- 【特許請求の範囲】 １）ＦＳＫモデムの受信回路におけるＦＳＫ信号の周波
数帯域の波形を出力するフィルタの出力部に設けられ、 前記波形の整流瞬時値を出力する整流回路と、前記波形
のピーク値を出力するピークホールド回路と、 前記整流瞬時値とピーク値とを比較し、前者の後者に対
する割合が所定値以下のとき前記波形を受信不可とする
信号を出力するコンパレータとを備えたことを特徴とす
るＦＳＫ信号受信回路のノイズ除去装置。 ２）特許請求の範囲第１項に記載のノイズ除去装置にお
いて、前記受信不可の信号の出力期間中、所定時間ごと
に前記ピークホールド回路をリセットするリセット回路
を備えたことを特徴とするＦＳＫ信号受信回路のノイズ
除去装置。 ３）特許請求の範囲第１項または第２項に記載のノイズ
除去装置において、前記整流回路は全波整流の整流瞬時
値を出力するものであることを特徴とするＦＳＫ信号受
信回路のノイズ除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296596A JPH04170127A (ja) | 1990-11-01 | 1990-11-01 | Ｆｓｋ信号受信回路のノイズ除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296596A JPH04170127A (ja) | 1990-11-01 | 1990-11-01 | Ｆｓｋ信号受信回路のノイズ除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170127A true JPH04170127A (ja) | 1992-06-17 |
Family
ID=17835598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296596A Pending JPH04170127A (ja) | 1990-11-01 | 1990-11-01 | Ｆｓｋ信号受信回路のノイズ除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153044A (ja) * | 2006-12-18 | 2008-07-03 | Fuji Electric Device Technology Co Ltd | 光源駆動回路 |
-
1990
- 1990-11-01 JP JP2296596A patent/JPH04170127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153044A (ja) * | 2006-12-18 | 2008-07-03 | Fuji Electric Device Technology Co Ltd | 光源駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2166239C (en) | Speech presence detector and method therefor | |
| JP3027047B2 (ja) | Ｄｔｍｆ信号検出装置及び方法 | |
| JPH0286258A (ja) | 信号検出回路 | |
| JPH04170127A (ja) | Ｆｓｋ信号受信回路のノイズ除去装置 | |
| US5418821A (en) | Method and apparatus for sample-data receiver squelch | |
| JPH10136036A (ja) | 振幅シフトキーイング受信装置 | |
| JPH0661876A (ja) | 雑音検出回路 | |
| US4191862A (en) | Dual frequency tone decoder | |
| JP3266121B2 (ja) | 単一周波数信号の検出方法及びその装置 | |
| JPS62260455A (ja) | 信号検出回路 | |
| JP3022858B1 (ja) | Ｆｓｋ信号復調回路およびｆｓｋ信号復調方法 | |
| JPS587196A (ja) | 音声信号検出装置 | |
| JP3280705B2 (ja) | 配電線搬送受信方法とその装置 | |
| JPH09219656A (ja) | トーンスケルチ回路 | |
| JPH06291689A (ja) | 波形整形装置 | |
| JP2543359B2 (ja) | 音声信号検出方法 | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| JPH06216726A (ja) | パルス検出装置 | |
| JPS60158755A (ja) | キヤリア検出回路 | |
| JPH0434603Y2 (ja) | ||
| JP2885801B2 (ja) | 変復調装置 | |
| KR0138103Y1 (ko) | 방송방식별 오디오 검파회로 | |
| JPH05244645A (ja) | 誤動作防止回路付きｄｔｍｆ受信器 | |
| JP2876689B2 (ja) | 近接スイッチ | |
| JPH01303949A (ja) | Ｆｓｋ復調装置 |