JPH04172720A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH04172720A JPH04172720A JP30138090A JP30138090A JPH04172720A JP H04172720 A JPH04172720 A JP H04172720A JP 30138090 A JP30138090 A JP 30138090A JP 30138090 A JP30138090 A JP 30138090A JP H04172720 A JPH04172720 A JP H04172720A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- input terminal
- signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｄ／Ａ変換器に関し、特にシリアルで送られ
てくるアナログ信号の変換に適した乗算型Ｄ／Ａ変換器
に関するものである。
てくるアナログ信号の変換に適した乗算型Ｄ／Ａ変換器
に関するものである。
一般に乗算型Ｄ／Ａ変換器はシリアルに送られてくるア
ナログ信号を入力とし、ディジタルデータとして入力さ
れる希望の設定値に応じた値になるように上記アナログ
信号を変換して外部に出力するものである。従って、例
えば上記ディジタルデータか８ビツトの場合、入力アナ
ログ信号を２５６（＝２”）個のラダー抵抗により分割
し、上記ディジタルデータにより制御されるアナログス
イッチにより所要のタップ電圧を取り出して外部に出力
するように構成されている。
ナログ信号を入力とし、ディジタルデータとして入力さ
れる希望の設定値に応じた値になるように上記アナログ
信号を変換して外部に出力するものである。従って、例
えば上記ディジタルデータか８ビツトの場合、入力アナ
ログ信号を２５６（＝２”）個のラダー抵抗により分割
し、上記ディジタルデータにより制御されるアナログス
イッチにより所要のタップ電圧を取り出して外部に出力
するように構成されている。
第３図は、従来の乗算型Ｄ／Ａ変換器の構成を示すブロ
ック図である。図において、ＶＩＮＩ。
ック図である。図において、ＶＩＮＩ。
ＶＩＮ２．・・・、ＶＩＮｎは各チャネル毎に設けられ
た、アナログ信号を取り入れる入力端子、１１゜１２、
−、 Ｉ ｎは前記ＶＩＮＩ、ＶＩＮ２．−。
た、アナログ信号を取り入れる入力端子、１１゜１２、
−、 Ｉ ｎは前記ＶＩＮＩ、ＶＩＮ２．−。
ＶＩＮｎより送られてきた前記アナログ信号を希望の設
定値に変換する、各チャネルに設けられた第１．第２．
・・・、第ｎのＤ／Ａ変換回路部（以下、ＤＡＣｌ、Ｄ
ＡＣ２−、ＤＡＣｎと称す）、ｖＯｕｔ １．ｖＯｕｔ
２．−、Ｖｏｕｔｎは前記ＤＡＣ１１１，ＤＡＣ２１２
，−、ＤＡＣｎ １ｎによって希望の設定値に変換さ
れたアナログ信号を出力する出力端子、ＤＩは希望の設
定値をディジタルデータとして入力するためのＤ１入力
端子、ＬＤは前記ディジタルデータをレジスタに読み込
める状態にするための信号を受け取るＬＤ入力端子、Ｃ
ＬＫは前記ディジタルデータをレジスタに読み込むため
のクロック入力を受け取るＣＬＫ入力端子、３は前記Ｄ
ＡＣ１を選択した時に前記ＤＡＣＩ １１が動作する
よう命令を送るデータ線、４は前記ＤＡＣ２を選択した
時に前記ＤＡＣ２１２が動作するよう命令を送るデータ
線、ｎ＋２は前記ＤＡＣｎを選択した時に前記ＤＡＣｎ
Ｉｎが動作するよう命令を送るデータ線、１は前記
ディジタルデータを前記ＤＡＣＩ、ＤＡＣ２、・・・、
ＤＡＣｎに送るデータ線である。
定値に変換する、各チャネルに設けられた第１．第２．
・・・、第ｎのＤ／Ａ変換回路部（以下、ＤＡＣｌ、Ｄ
ＡＣ２−、ＤＡＣｎと称す）、ｖＯｕｔ １．ｖＯｕｔ
２．−、Ｖｏｕｔｎは前記ＤＡＣ１１１，ＤＡＣ２１２
，−、ＤＡＣｎ １ｎによって希望の設定値に変換さ
れたアナログ信号を出力する出力端子、ＤＩは希望の設
定値をディジタルデータとして入力するためのＤ１入力
端子、ＬＤは前記ディジタルデータをレジスタに読み込
める状態にするための信号を受け取るＬＤ入力端子、Ｃ
ＬＫは前記ディジタルデータをレジスタに読み込むため
のクロック入力を受け取るＣＬＫ入力端子、３は前記Ｄ
ＡＣ１を選択した時に前記ＤＡＣＩ １１が動作する
よう命令を送るデータ線、４は前記ＤＡＣ２を選択した
時に前記ＤＡＣ２１２が動作するよう命令を送るデータ
線、ｎ＋２は前記ＤＡＣｎを選択した時に前記ＤＡＣｎ
Ｉｎが動作するよう命令を送るデータ線、１は前記
ディジタルデータを前記ＤＡＣＩ、ＤＡＣ２、・・・、
ＤＡＣｎに送るデータ線である。
従来の乗算型Ｄ／Ａ変換器は上記のように構成されてお
り、各チャネル毎にそれぞれ別々に異なったアナログ信
号を前記ＶＩＮＩ、ＶＩＮ２．・・・。
り、各チャネル毎にそれぞれ別々に異なったアナログ信
号を前記ＶＩＮＩ、ＶＩＮ２．・・・。
ＶＩＮｎに入力してやり、それら前記アナログ信号を各
チャネル毎にそれぞれ希望に設定値に変換して、各チャ
ネル毎に設けられた出力端子に、変換したアナログ信号
を出力するようになっている。
チャネル毎にそれぞれ希望に設定値に変換して、各チャ
ネル毎に設けられた出力端子に、変換したアナログ信号
を出力するようになっている。
従来のＤ／Ａ変換器は以上のように構成されており、チ
ャネル数が増加するに従い、チャネルの数と同数の入力
端子か必要となり、またそれとともに、チャネルの数と
同数の入力信号線も必要となることから、端子数か増加
してしまうという問題点があった。
ャネル数が増加するに従い、チャネルの数と同数の入力
端子か必要となり、またそれとともに、チャネルの数と
同数の入力信号線も必要となることから、端子数か増加
してしまうという問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたものであり、チャネル数の増加に伴う、端子数の増
加、さらに入力信号線の増加を防ぐことかできるＤ／Ａ
変換器を得ることを目的としている。
れたものであり、チャネル数の増加に伴う、端子数の増
加、さらに入力信号線の増加を防ぐことかできるＤ／Ａ
変換器を得ることを目的としている。
この本発明に係るＤ／Ａ変換器は、各チャネル毎に存在
する入力端子を１つにまとめ、入力端子の後にＤ／Ａ変
換回路部とマルチプレクサ部を設け、この回路部によっ
て、入力端子より入力された信号を各チャネルに振り分
けＤ／Ａ変換するかＤ／Ａ変換した後各チャネルに振り
分けるようにしたものである。
する入力端子を１つにまとめ、入力端子の後にＤ／Ａ変
換回路部とマルチプレクサ部を設け、この回路部によっ
て、入力端子より入力された信号を各チャネルに振り分
けＤ／Ａ変換するかＤ／Ａ変換した後各チャネルに振り
分けるようにしたものである。
また、Ｄ／Ａ変換回路部の出力には、Ｄ／Ａ変換回路部
により希望の設定値に変換された値か変化しないよう、
信号保持回路を設けている。
により希望の設定値に変換された値か変化しないよう、
信号保持回路を設けている。
この発明においては、Ｄ／Ａ変換器に、ある決まったタ
イミング毎に変換させたい信号を希望の数だけ入力端子
に入力するようにしており、これにより、決まったタイ
ミングごとに入力端子を各チャネルに切り換え、Ｄ／Ａ
変換するか、あるいは入力信号をＤ／Ａ変換した後、各
チャネルに切り換えるようにしたので、変換した値を信
号保持回路に送ることによって、各チャネルでそれぞれ
に希望の出力信号を得ることができる。
イミング毎に変換させたい信号を希望の数だけ入力端子
に入力するようにしており、これにより、決まったタイ
ミングごとに入力端子を各チャネルに切り換え、Ｄ／Ａ
変換するか、あるいは入力信号をＤ／Ａ変換した後、各
チャネルに切り換えるようにしたので、変換した値を信
号保持回路に送ることによって、各チャネルでそれぞれ
に希望の出力信号を得ることができる。
〔実施例〕 。
以下、この発明の実施例を図について説明する。
第１図は、この発明の一実施例による乗算型Ｄ／Ａ変換
器を示すものであり、Ｄ／Ａ変換回路部、および出力端
子Ｖｏｕ ｔ １．Ｖｏｕ ｔ ２．Ｖｏｕｔｎレジス
タ部は上記従来装置と全く同一のものである。
器を示すものであり、Ｄ／Ａ変換回路部、および出力端
子Ｖｏｕ ｔ １．Ｖｏｕ ｔ ２．Ｖｏｕｔｎレジス
タ部は上記従来装置と全く同一のものである。
ｖＩＮは変換したいアナログ信号を入力するための入力
端子、３０は入力端子により入力されたアナログ信号を
各チャネルに設けられたＤ／Ａ変換器に振り分けるため
のマルチプレクサ部、４１゜４２、・・・、４ｎはＤ／
Ａ変換器により希望の値に変換されたアナログ信号を記
憶、保持しておくための信号保持回路部である。
端子、３０は入力端子により入力されたアナログ信号を
各チャネルに設けられたＤ／Ａ変換器に振り分けるため
のマルチプレクサ部、４１゜４２、・・・、４ｎはＤ／
Ａ変換器により希望の値に変換されたアナログ信号を記
憶、保持しておくための信号保持回路部である。
上記のように構成された乗算型Ｄ／Ａ変換器においては
、まず、入力端子に、ＣＬＫ入力端子に入力されるクロ
ック信号を基にしたタイミングでいろいろなアナログ信
号を入力する。それと同時にマルチプレクサ部も動作を
はじめ、あるタイミングで送られてきたいろいろな信号
を、前記タイミング毎にＤＩ入力端子に送られてくるデ
ィジタルデータに従い各チャネルに切り換えて、チャネ
ル毎にそれぞれ違ったアナログ信号を送る。
、まず、入力端子に、ＣＬＫ入力端子に入力されるクロ
ック信号を基にしたタイミングでいろいろなアナログ信
号を入力する。それと同時にマルチプレクサ部も動作を
はじめ、あるタイミングで送られてきたいろいろな信号
を、前記タイミング毎にＤＩ入力端子に送られてくるデ
ィジタルデータに従い各チャネルに切り換えて、チャネ
ル毎にそれぞれ違ったアナログ信号を送る。
このようにして送られたアナログ信号は、次に各チャネ
ルにそれぞれ設けられているＤ／Ａ変換回路部に送られ
、前記ディジタルデータに従い希望の設定値に変換され
る。変換されたそれぞれのアナログ信号は、Ｄ／Ａ変換
回路部の出力に設けられた信号保持回路部に送られ、変
換後の値が変化しないようにしている。
ルにそれぞれ設けられているＤ／Ａ変換回路部に送られ
、前記ディジタルデータに従い希望の設定値に変換され
る。変換されたそれぞれのアナログ信号は、Ｄ／Ａ変換
回路部の出力に設けられた信号保持回路部に送られ、変
換後の値が変化しないようにしている。
このように、この実施例によれば、乗算型Ｄ／Ａ変換器
に、ある決まったタイミング毎に変換させたいアナログ
信号をシリアルに希望の数だけ入力端子に入力するよう
にしており、これにより、決まったタイミングごとにマ
ルチプレクサで入力端子を各チャネルのＤ／Ａ変換回路
に切り換え、希望の回路に変換した後、変換した値を信
号保持回路に送るようにしたので、チャネル毎に設けら
れているはずの入力端子を１つにすることにより、多チ
ャネル化による入力端子の増加を防ぐことかでき、大幅
なビン数の削減か可能となる。またそれに伴い、多数の
アナログ信号線を設ける必要がなく、回路の複雑化も防
止できる。
に、ある決まったタイミング毎に変換させたいアナログ
信号をシリアルに希望の数だけ入力端子に入力するよう
にしており、これにより、決まったタイミングごとにマ
ルチプレクサで入力端子を各チャネルのＤ／Ａ変換回路
に切り換え、希望の回路に変換した後、変換した値を信
号保持回路に送るようにしたので、チャネル毎に設けら
れているはずの入力端子を１つにすることにより、多チ
ャネル化による入力端子の増加を防ぐことかでき、大幅
なビン数の削減か可能となる。またそれに伴い、多数の
アナログ信号線を設ける必要がなく、回路の複雑化も防
止できる。
なお、上記実施例では、チャネル毎にＤ／Ａ変換回路部
を設けているか、このＤ／Ａ変換回路部を入力端子の直
後に設けることによっても、同様の動作を期待てきる。
を設けているか、このＤ／Ａ変換回路部を入力端子の直
後に設けることによっても、同様の動作を期待てきる。
第２図は、入力端子を一つにする場合の本発明の他の実
施例を示すもので、第１図の実施例では各チャネルに設
けたＤ／Ａ変換回路部を入力端子の直後に設け、更にそ
の回路の数も１つになっている。この第２図によれば、
第１図に示したＤ／Ａ変換回路を１つにできることから
、その回路構成か簡単になる。
施例を示すもので、第１図の実施例では各チャネルに設
けたＤ／Ａ変換回路部を入力端子の直後に設け、更にそ
の回路の数も１つになっている。この第２図によれば、
第１図に示したＤ／Ａ変換回路を１つにできることから
、その回路構成か簡単になる。
また、上記各実施例では乗算型Ｄ／Ａ変換器についての
み説明したか、入力信号がディジタルである通常のＤ／
Ａ変換器についても適用でき、上記実施例と同様の効果
を奏する。
み説明したか、入力信号がディジタルである通常のＤ／
Ａ変換器についても適用でき、上記実施例と同様の効果
を奏する。
以上のように、この発明に係るＤ／Ａ変換器によれば、
ある決まったタイミング毎に変換させたい入力信号を希
望の数だけ入力端子に入力し、これを、決まったタイミ
ングごとにマルチプレクサで入力端子を各チャネルのＤ
／Ａ変換回路に切り換えて変換するか、あるいは入力信
号をＤ／Ａ変換回路で変換した後その出力をマルチプレ
クサで各チャンネルに分配し、その変換した値を信号保
持回路に送るようにしたので、チャネル毎に設けられて
いる入力端子を１つにすることかでき、多チャネル化に
よる入力端子の増加を防ぐことかでき、大幅なビン数の
削減が可能となる。
ある決まったタイミング毎に変換させたい入力信号を希
望の数だけ入力端子に入力し、これを、決まったタイミ
ングごとにマルチプレクサで入力端子を各チャネルのＤ
／Ａ変換回路に切り換えて変換するか、あるいは入力信
号をＤ／Ａ変換回路で変換した後その出力をマルチプレ
クサで各チャンネルに分配し、その変換した値を信号保
持回路に送るようにしたので、チャネル毎に設けられて
いる入力端子を１つにすることかでき、多チャネル化に
よる入力端子の増加を防ぐことかでき、大幅なビン数の
削減が可能となる。
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の他の実施例を示すブロック図、第３図は従
来の乗算型Ｄ／Ａ変換器を示すブロック図である。 図においてＶＩＮ、ＶＩＮＩ、ＶＩＮ２．・・・。 ＶＩＮｎは入力端子、１１．１２．−、ＩｎはＤ／Ａ変
換回路部、４１，４２．・・・、４ｎは保持回路、Ｖｏ
ｕ ｔ １． Ｖｏｕ ｔ ２．・・・、Ｖｏｕｔｎは
出力端子部、１は入力されたアナログ信号を希望する値
に変換するためにＤ／Ａ変換回路に送るディジタルデー
タ線、２は、マルチプレクサ部を動作させるチャネルセ
レクト線、３はＤＡＣ１を動作させるチャネルセレクト
線、４はＤＡＣ２を動作させるチャネルセレクト線、ｎ
＋２はＤＡＣｎを動作させるチャネルセレクト線である
。 なお図中同一符号は同一または相当部分を示す。
はこの発明の他の実施例を示すブロック図、第３図は従
来の乗算型Ｄ／Ａ変換器を示すブロック図である。 図においてＶＩＮ、ＶＩＮＩ、ＶＩＮ２．・・・。 ＶＩＮｎは入力端子、１１．１２．−、ＩｎはＤ／Ａ変
換回路部、４１，４２．・・・、４ｎは保持回路、Ｖｏ
ｕ ｔ １． Ｖｏｕ ｔ ２．・・・、Ｖｏｕｔｎは
出力端子部、１は入力されたアナログ信号を希望する値
に変換するためにＤ／Ａ変換回路に送るディジタルデー
タ線、２は、マルチプレクサ部を動作させるチャネルセ
レクト線、３はＤＡＣ１を動作させるチャネルセレクト
線、４はＤＡＣ２を動作させるチャネルセレクト線、ｎ
＋２はＤＡＣｎを動作させるチャネルセレクト線である
。 なお図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）入力信号を受け取る一つの入力端子と、該入力信
号を多数のチャンネルに受け渡した後Ｄ／Ａ変換を行な
うかまたは上記入力信号のＤ／Ａ変換を行なった後多数
のチャネルに受け渡すＤ／Ａ変換回路部およびマルチプ
レクサ部と、該回路部より出力された信号を記憶、保持
する複数の信号保持回路部とを備えたことを特徴とする
Ｄ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30138090A JPH04172720A (ja) | 1990-11-06 | 1990-11-06 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30138090A JPH04172720A (ja) | 1990-11-06 | 1990-11-06 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172720A true JPH04172720A (ja) | 1992-06-19 |
Family
ID=17896180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30138090A Pending JPH04172720A (ja) | 1990-11-06 | 1990-11-06 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172720A (ja) |
-
1990
- 1990-11-06 JP JP30138090A patent/JPH04172720A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791406A (en) | Monolithic integrated digital-to-analog converter | |
| US4527148A (en) | Analog-digital converter | |
| US4663610A (en) | Serial digital-to-analog converter | |
| US6191720B1 (en) | Efficient two-stage digital-to-analog converter using sample-and-hold circuits | |
| US5307065A (en) | Digital-to-analog converter | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| US6414621B1 (en) | Analog to digital converter having a parallel converter and logic for generating serial data | |
| JP3175070B2 (ja) | Ａｄ変換器 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| KR100261997B1 (ko) | 아날로그-디지탈 변환기 | |
| JPH05259916A (ja) | 電流加算型ｄ／ａ変換器 | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| JP3774882B2 (ja) | Ｄ／ａコンバータ | |
| JPH03237821A (ja) | 信号変換装置 | |
| US7248186B1 (en) | Noise management method and circuits suitable for utilization in circuits and systems having a switched data port | |
| JPH0637640A (ja) | ディジタル−アナログ変換回路 | |
| JPH0416024A (ja) | 半導体装置 | |
| JPS59105714A (ja) | アナログ−デジタル変換装置 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| KR950002302B1 (ko) | 디지탈-아날로그 변환기 | |
| JPH0590966A (ja) | Ｄ−ａ変換器 | |
| JPS61255120A (ja) | 位相調整回路 | |
| JPH03238923A (ja) | Ａ／ｄ変換装置 | |
| JPH0715326A (ja) | 信号変換装置 | |
| JPH01223825A (ja) | Ａｄコンバータ |