JPH04174531A - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JPH04174531A JPH04174531A JP2302101A JP30210190A JPH04174531A JP H04174531 A JPH04174531 A JP H04174531A JP 2302101 A JP2302101 A JP 2302101A JP 30210190 A JP30210190 A JP 30210190A JP H04174531 A JPH04174531 A JP H04174531A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductor wiring
- hole
- failure analysis
- layer conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000010894 electron beam technology Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 41
- 239000010410 layer Substances 0.000 claims description 39
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 abstract description 11
- 239000010937 tungsten Substances 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 230000005685 electric field effect Effects 0.000 abstract description 4
- 238000002161 passivation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の故障解析方法、特に、電子ビーム
テスタを用いた半導体装置の故障解析方法に関する。
テスタを用いた半導体装置の故障解析方法に関する。
従来、この種の半導体集積回路の故障解析は、第２図（
ａ）の様に半導体基板８上に絶縁膜１９、下層導体配線
１０９層間絶縁膜１１．上層配線１０．表面の絶縁膜１
１１がそれぞれある場合を考えると、ＥＢテスタで解析
する場合、解析する箇所の上層導体配線１１を切断する
ことは出来なかった為、第２図（ｂ）に示す様に、上層
導体配線１０と下層導体配線１０との重なり部分の上層
導体配線１０の両側にパッシベーション膜１１及び、層
間の絶縁膜ｌ１１１に穴を開け、その上にそれぞれ導体
パッド１２を形成して電子ビームテスタにより下層導体
配線１０の電位の観察を行っていた。
ａ）の様に半導体基板８上に絶縁膜１９、下層導体配線
１０９層間絶縁膜１１．上層配線１０．表面の絶縁膜１
１１がそれぞれある場合を考えると、ＥＢテスタで解析
する場合、解析する箇所の上層導体配線１１を切断する
ことは出来なかった為、第２図（ｂ）に示す様に、上層
導体配線１０と下層導体配線１０との重なり部分の上層
導体配線１０の両側にパッシベーション膜１１及び、層
間の絶縁膜ｌ１１１に穴を開け、その上にそれぞれ導体
パッド１２を形成して電子ビームテスタにより下層導体
配線１０の電位の観察を行っていた。
上述した従来の半導体集積回路の故障解析方法は、上層
導体配線と下層導体配線との重なり部分の上層導体配線
の両側に導体パッドを設は六ことの出来る場所が十分に
無い場合は、電子ビームテスタを用いて故障解析するこ
とができないという欠点があった。また、導体パッドと
上層導体配線が近い場合には、局所電界効果によって電
子ビームテスタを用いて故障解析することができないと
いう欠点があった。
導体配線と下層導体配線との重なり部分の上層導体配線
の両側に導体パッドを設は六ことの出来る場所が十分に
無い場合は、電子ビームテスタを用いて故障解析するこ
とができないという欠点があった。また、導体パッドと
上層導体配線が近い場合には、局所電界効果によって電
子ビームテスタを用いて故障解析することができないと
いう欠点があった。
本発明の半導体装置の故障解析方法は、半導体基板上に
半導体素子等の拡散領域及び多層導体配線を有する半導
体の故障解析方法において、半導体集積回路上の多層導
体配線のうち下層導体配線と上層導体配線とが重なって
いる箇所の下層導体配線の解析を行う際に前記の下層導
体配線と上層導体配線との重なり部分の最上部の絶縁膜
を除去する第１の除去工程と、前記第１の除去工程によ
り露出した前記重なり部分の上層導体配線を除去する第
２の除去工程と、前記第２の除去工程により露出した前
記重なり部分の層間絶縁膜を除去し下層導体配線の一部
が表面に出る様に前記層間絶縁膜に部分的に穴を開ける
穴開は工程と、前記穴開けにより開いた穴の部分の周囲
及び穴の側面にのみ絶縁膜を形成する第１の形成工程と
、前記第１の形成工程により側面が絶縁膜で覆われた穴
の中及び表面の絶縁膜上に金属を形成し下層導体配線と
結線を行いかつ前記金属を表面の絶縁膜上に最上層導体
配線が前記絶縁膜の下に存在しないところまで形成する
第２の形成工程と、前記金属部分の表面部に電子ビーム
を当ててその電位をストロボ走査型顕微鏡（ＳＥＭ）を
用いた電子ビームテスタにより測定し解析を行う工程と
を含んで構成される。
半導体素子等の拡散領域及び多層導体配線を有する半導
体の故障解析方法において、半導体集積回路上の多層導
体配線のうち下層導体配線と上層導体配線とが重なって
いる箇所の下層導体配線の解析を行う際に前記の下層導
体配線と上層導体配線との重なり部分の最上部の絶縁膜
を除去する第１の除去工程と、前記第１の除去工程によ
り露出した前記重なり部分の上層導体配線を除去する第
２の除去工程と、前記第２の除去工程により露出した前
記重なり部分の層間絶縁膜を除去し下層導体配線の一部
が表面に出る様に前記層間絶縁膜に部分的に穴を開ける
穴開は工程と、前記穴開けにより開いた穴の部分の周囲
及び穴の側面にのみ絶縁膜を形成する第１の形成工程と
、前記第１の形成工程により側面が絶縁膜で覆われた穴
の中及び表面の絶縁膜上に金属を形成し下層導体配線と
結線を行いかつ前記金属を表面の絶縁膜上に最上層導体
配線が前記絶縁膜の下に存在しないところまで形成する
第２の形成工程と、前記金属部分の表面部に電子ビーム
を当ててその電位をストロボ走査型顕微鏡（ＳＥＭ）を
用いた電子ビームテスタにより測定し解析を行う工程と
を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に示
す断面図であり、２層配線を有するシリコン半導体集積
回路を電子ビームテスタにより故障解析する方法に適用
した実施例である。
す断面図であり、２層配線を有するシリコン半導体集積
回路を電子ビームテスタにより故障解析する方法に適用
した実施例である。
先ず、第１図（ａ）の様にｎ型シリコン半導体集積回路
基板１上にシリコン酸化膜２が形成されており、アルミ
ニウム３の２層配線が層間膜及びパッシベーション膜と
してシリコン窒化膜４を用いて形成されている半導体集
積回路において、アルミニウムの第１Ｍ配線３と第２層
配線３との重なり部分の第１層配線部３を解析する場合
、第１図（ｂ）のように、ＦＩＢ （フォーカストΦイ
オン・ビーム）を用い、故障解析を行う第１層アルミニ
ウム配線３が表面に出る様に、パッシベーション用のシ
リコン窒化膜４に穴を開け、次に第２層アルミニウム配
線３を除去し、層間のシリコン窒化膜４に穴を開ける。
基板１上にシリコン酸化膜２が形成されており、アルミ
ニウム３の２層配線が層間膜及びパッシベーション膜と
してシリコン窒化膜４を用いて形成されている半導体集
積回路において、アルミニウムの第１Ｍ配線３と第２層
配線３との重なり部分の第１層配線部３を解析する場合
、第１図（ｂ）のように、ＦＩＢ （フォーカストΦイ
オン・ビーム）を用い、故障解析を行う第１層アルミニ
ウム配線３が表面に出る様に、パッシベーション用のシ
リコン窒化膜４に穴を開け、次に第２層アルミニウム配
線３を除去し、層間のシリコン窒化膜４に穴を開ける。
次に、第１図（Ｃ）に示す様に、ＦＩＢを用いて穴５の
部分と層間のシリコン窒化膜４との間、及び穴５の部分
と第１層アルミニウム配線３との間、及び穴５の部分と
パッシベーション用のシリコン窒化膜４との間、及びパ
ッシベーション用のシリコン窒化膜４の上面部に酸化膜
６を形成する。その次に、第１図（ｄ）の様に、ＦＩＢ
を用いて酸化膜６に覆われた前記開孔部分をタングステ
ンで埋め下層導体配線と結線し、最上層導体配線が前記
絶縁膜の下に存在しないところまでタンゲルセンで配線
しタングステンパッド７を形成する。
部分と層間のシリコン窒化膜４との間、及び穴５の部分
と第１層アルミニウム配線３との間、及び穴５の部分と
パッシベーション用のシリコン窒化膜４との間、及びパ
ッシベーション用のシリコン窒化膜４の上面部に酸化膜
６を形成する。その次に、第１図（ｄ）の様に、ＦＩＢ
を用いて酸化膜６に覆われた前記開孔部分をタングステ
ンで埋め下層導体配線と結線し、最上層導体配線が前記
絶縁膜の下に存在しないところまでタンゲルセンで配線
しタングステンパッド７を形成する。
そして第１図（ｅ）の様に、前記のタングステンパッド
７にストロボ装置を用いた電子ビームテスタの電子ビー
ムを照射する。
７にストロボ装置を用いた電子ビームテスタの電子ビー
ムを照射する。
このようにして第２層アルミニウム配線３により覆われ
た第１層アルミニウム配線３の電位を測定することが可
能となり、かつ局所電界効果の影響を受ける事なく故障
解析をすることが出来る。
た第１層アルミニウム配線３の電位を測定することが可
能となり、かつ局所電界効果の影響を受ける事なく故障
解析をすることが出来る。
以上説明した様に本発明は、多層配線を有する半導体集
積回路において、故障解析を行いたい下層導体配線上の
パッシベーション用の絶縁膜、上履導体配線及び多層導
体配線の層間の絶縁膜をＦＩＢ（フォーカス・イオン壷
ビーム）工、ツチングにより除去し、開孔部を設け、前
記の故障解析をおこなう配線の上面部を表面に露巳させ
た後、ＦＩＢを用いて前記開孔部の穴の側面及びパッシ
ベーション用の絶縁膜上を絶縁膜で覆い、Ｆよりを用い
て絶縁膜に覆われた前記穴にタングステンを埋め込んで
下層導体配線と結線し、最上層導体配線が前記絶縁膜の
下に存在しないところまでタングステンで配線しタング
ステンパッド７を形成する。次に電子ビームテスタの電
子ビームをタングステンパッドに当てることにより、局
所電界効果の影響を受ける事なく、その電位を観測する
ので、素子特性を変化させる事なく故障解析を行うこと
が出来るという効果がある。
積回路において、故障解析を行いたい下層導体配線上の
パッシベーション用の絶縁膜、上履導体配線及び多層導
体配線の層間の絶縁膜をＦＩＢ（フォーカス・イオン壷
ビーム）工、ツチングにより除去し、開孔部を設け、前
記の故障解析をおこなう配線の上面部を表面に露巳させ
た後、ＦＩＢを用いて前記開孔部の穴の側面及びパッシ
ベーション用の絶縁膜上を絶縁膜で覆い、Ｆよりを用い
て絶縁膜に覆われた前記穴にタングステンを埋め込んで
下層導体配線と結線し、最上層導体配線が前記絶縁膜の
下に存在しないところまでタングステンで配線しタング
ステンパッド７を形成する。次に電子ビームテスタの電
子ビームをタングステンパッドに当てることにより、局
所電界効果の影響を受ける事なく、その電位を観測する
ので、素子特性を変化させる事なく故障解析を行うこと
が出来るという効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ）〜（ｂ）は従来の一例を説明す
る為の断面図である。 １・・・ｎ型シリコン基板、２・・・シリコン酸化膜、
３・・・アルミニウム配線、４・・・シリコン窒化膜、
５・・・ＦＩＢによる開孔部、６・・・ＦＩＢによる酸
化膜、７・・・タングステン７くラド、８・・・半導体
基板、９・・・絶縁膜１１１０・・・導体配線、１１・
・・絶縁膜■、１２・・・導体パッド。
す断面図、第２図（ａ）〜（ｂ）は従来の一例を説明す
る為の断面図である。 １・・・ｎ型シリコン基板、２・・・シリコン酸化膜、
３・・・アルミニウム配線、４・・・シリコン窒化膜、
５・・・ＦＩＢによる開孔部、６・・・ＦＩＢによる酸
化膜、７・・・タングステン７くラド、８・・・半導体
基板、９・・・絶縁膜１１１０・・・導体配線、１１・
・・絶縁膜■、１２・・・導体パッド。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に半導体素子等の拡散領域及び多層導
体配線を有する半導体の故障解析方法において、半導体
集積回路上の多層導体配線のうち下層導体配線と上層導
体配線とが重なっている箇所の下層導体配線の解析を行
う際に前記の下層導体配線と上層導体配線との重なり部
分の最上部の絶縁膜を除去する第１の除去工程と、前記
第１の除去工程により露出した前記重なり部分の上層導
体配線を除去する第２の除去工程と、前記第２の除去工
程により露出した前記重なり部分の層間絶縁膜を除去し
下層導体配線の一部が表面に出る様に前記層間絶縁膜に
部分的に穴を開ける穴開け工程と、前記穴開けにより開
いた穴の部分の周囲及び穴の側面にのみ絶縁膜を形成す
る第１の形成工程と、前記第１の形成工程により側面が
絶縁膜で覆われた穴の中及び表面の絶縁膜上に金属を形
成し下層導体配線と結線を行いかつ前記金属を表面の絶
縁膜上に最上層導体配線が前記絶縁膜の下に存在しない
ところまで形成する第２の形成工程と、前記金属部分の
表面部に電子ビームを当ててその電位をストロボ走査型
顕微鏡（ＳＥＭ）を用いた電子ビームテスタにより測定
し解析を行う工程とを含むことを特徴とする半導体装置
の故障解析方法。 ２、上記絶縁膜、上履導体配線及び層間絶縁膜に部分的
穴を開ける手段、及び前記穴の周囲及び穴の側面に絶縁
膜を形成する手段、及び側面が絶縁膜で覆われた前記穴
の中及び表面の絶縁膜上に金属を形成して、表面の絶縁
膜上に絶縁膜の下に最上層導体配線が存在しないところ
まで金属を形成し、下層導体配線と結線する手段として
ＦＩＢ（フォーカスド・イオン・ビーム）装置を用いる
請求項１記載の半導体装置の故障解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302101A JP2949830B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302101A JP2949830B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04174531A true JPH04174531A (ja) | 1992-06-22 |
| JP2949830B2 JP2949830B2 (ja) | 1999-09-20 |
Family
ID=17904945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302101A Expired - Lifetime JP2949830B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949830B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002957A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치 분석방법 |
| CN114236364A (zh) * | 2022-02-24 | 2022-03-25 | 上海聚跃检测技术有限公司 | 一种集成电路芯片的失效分析方法及系统 |
-
1990
- 1990-11-07 JP JP2302101A patent/JP2949830B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002957A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치 분석방법 |
| CN114236364A (zh) * | 2022-02-24 | 2022-03-25 | 上海聚跃检测技术有限公司 | 一种集成电路芯片的失效分析方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2949830B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2983999B2 (ja) | 並列素子の自動化選別相互接続方法 | |
| US6579734B2 (en) | Wire bonding method | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| JPH04174531A (ja) | 半導体装置の故障解析方法 | |
| US4836883A (en) | Method of performing electrical reject selection | |
| JP3219147B2 (ja) | コンタクト不良箇所特定方法 | |
| JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
| JP2962281B2 (ja) | 半導体装置の検査パターンおよび半導体装置の検査方法 | |
| TWI498985B (zh) | 半導體元件的分析方法 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JP3064993B2 (ja) | 半導体集積回路の製造方法 | |
| JP2927267B2 (ja) | 半導体装置 | |
| JPH04243146A (ja) | 半導体装置の故障解析方法 | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JPH03268441A (ja) | 半導体集積回路基板 | |
| JPH10178015A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03283544A (ja) | 半導体装置におけるコンタクトホールの導通性検査方法 | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 | |
| KR100277851B1 (ko) | 반도체 소자의 패드 및 그의 형성방법 | |
| JPH0758724B2 (ja) | 半導体装置の故障解析方法 |