JPH04175690A - 時間計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パルス信号等の時間幅を高精度で計測する時
間計測装置に関する。

［従来の技術］ パルス信号等の時間幅を計測する従来の時間計測装置は
、第５図に示すように構成されている。

同図において１はアンド回路て、このアント回路１には
発振器２から出力されるクロックパルスＣＰが入力され
ると共に、矩形波の被計測信号ａが入力される。上記発
振器２は、時間計測の基準となる一定周波数のクロック
パルスＣＰを発生する。そして、上記アンド回路１から
出力される信号は、カウンタ３に入力される。カウンタ
３は、アンド回路１から出力されるクロックパルスの立
上がりをカウントし、そのカウント値を計数表示器４に
出力して表示する。

上記の構成において、第６図に示す被計測信号ａがアン
ド回路１に入力されると、つまり、被計測信号ａがハイ
（Ｈ）レベルに立上がると、アンド回路１のゲートが開
き、発振器２から出力されるクロックパルスＣＰがカウ
ンタ３へ送られる。

カウンタ３は、アンド回路１を介して送られてくるクロ
ックパルスＣＰの立上がりを順次カウントする。その後
、被計測信号ａかロー（Ｌ）レベルに立下がると、アン
ド回路１のケートか閉し、クロックパルスＣＰかカウン
タ３に送られなくなり、カウンタ３のカウント動作か停
止する。この時のカウンタ３のカウント値に基づく計測
時間か計数表示器４に送られて表示される。第６図に示
す例では、カウンタ３はクロックパルスＣＰを５カウン
トするが、クロックパルスＣＰの１周期’ｆ−Ｔとした
時、計測時間ｔ３はｒ　（５−１）Ｔ−４ＴＪとなる。

［発明が解決しようとする課題］ しかし、上記従来の時間計測装置は、被計測信号ａの開
始（立上がり）と終了（立下がり）時、被計測信号ａと
発振器２から出力されるクロックパルスＣＰとのタイミ
ングにより誤差が発生する。

例えば被計測信号ａの入力時においては、クロックパル
スＣＰか次に立上がるｔ１時点からカウンタ３のカウン
トが開始され、その間の誤差（Ａ）を生じる。また、被
計測信号ａの終了時においては、カウンタ３はクロック
パルスＣＰかその前に立上がったｔ２時点でのカウント
値を保持しており、その間の誤差（Ｂ）を生しる。この
ため上記ｔ１とｔ２間のｔ３が計測時間となり、被計測
信号ａの実際の時間幅ｔ４に対し、最大でクロックパル
スＣＰの１周期Ｔの略２倍に相当する時間の誤差を生し
ることになる。

本発明は上記実情に鑑みてなされたもので、既存のクロ
ックパルスを用いて被計測信号の時間幅を高精度で計測
し得る時間計測装置を提供することを目的とする。

［課題を解決するための手段］ 本発明は、被計測信号が入力されている間、計時用クロ
ックパルスをカウンタによりカウントして被計測信号の
時間幅を計測する時間計測装置において、上記被計測信
号が入力されてから上記カウンタが計測動作を開始する
までの誤差時間及びカウンタが最後にクロックパルスを
計測してから被計測信号が終了するまでの誤差時間をそ
れぞれアナログ的に計測して両者を加算し、その加算値
が設定以上となったときに上記カウンタの計測値を補正
するようにしたものである。

〔作用］ 被計測信号が入力されると、その間、計時用クロックパ
ルスがカウンタによりカウントされ、被計測信号の時間
幅か計測される。一方、上記被計測信号が入力された際
、その信号入力時から上記カウンタが計時動作を開始す
るまでの誤差時間がアナログ的に計測されると共に、被
計測信号が終了する際、カウンタが最後にクロックパル
スを計測してから被計測信号が終了するまでの誤差時間
がアナログ的に計測される。その後、上記被計測信号の
立上がり時及び終了時における誤差時間が加算され、そ
の加算結果が設定値以上、例えば１パルス以上であれば
、上記カウンタの計測値が補正される。

この結果、既存のクロックパルスを用いて計測誤差を少
なくでき、非常に高精度で被計測信号の時間幅を計測す
ることができる。

［実施例］ 以下、図面を参照して本発明の一実施例を説明する。

第１図は本発明に係る時間計測装置の全体の構成を示す
ブロック図である。同図において１はアンド回路で、こ
のアンド回路１には発振器２から出力されるクロックパ
ルスＣＰが入力されると共に、矩形波状の被計測信号ａ
が入力される。上記発振器２は、時間計測の基準となる
一定周波数のクロックパルスＣＰを発生する。そして、
上記アンド回路１から出力される信号は、カウンタ３に
入力される。カウンタ３は、アンド回路ｌから出力され
るクロックパルスの立上がりをカウントし、そのカウン
ト値を加算器５に出力する。

また、上記発振器２から出力されるクロックパルスＣＰ
は、上記被計測信号ａと共に計測信号補正部６に人力さ
れる。この計測信号補正部６は、計測信号開始補正回路
７、計測信号終了補正回路８及びコンパレータ９からな
り、上記発振器２の出力信号が被計測信号ａと共に計測
信号開始補正回路７及び計測信号終了補正回路８に入力
される。

上記計測信号開始補正回路７の出力信号はコンパレータ
９の十入力端子に、計測信号終了補正回路８の出力信号
はコンパレータ９の一入力端子に入力される。そして、
コンパレータ９の出力信号が計測信号補正部６の補正出
力信号として加算器５に送られる。加算器５は、カウン
タ３による計Ｍ］値に対し、計測信号補正部６からの補
正信号を加算し、その加算結果を計数表示器４に出力し
て表示する。

第２図は、上記計測信号補正部６の詳細を示す回路構成
図である。まず、計測信号開始補正回路７においては、
被計測信号ａがＤ型フリップフロップ１１のクロック端
子ＣＫに入力され、発振器２からのクロックパルスＣＰ
がＤ型フリップフロップ１２のクロック端子に入力され
る。このフリップフロップ１１の入力端子りには、常に
一定の直流電圧、つまり、“１″信号か与えられており
、そのＱ副出力端子から取り出される信号かフリップフ
ロップ１１のクリア端子ＣＬＲに入力される。

このフリップフロップ１１は、入力端子りに常に“１゛
信号か与えられ、Ｑ副出力端子から取り出される信号か
ＮＰＮ型トランジスタ１３のベースに入力される。この
トランジスタ１３は、コレクタが抵抗Ｒを介して直流電
源に接続され、エミッタがコンデンサＣ１を介して接地
される。また、トランジスタ１３のエミッタは、アナロ
グスイッチ５３ａを介して接地されると共に、アナログ
スイッチＳｌａを介してコンパレータ９の十入力端子に
入力される。

一方、計測信号終了補正回路８においては、被計測信号
ａがインバータ１５を介してＤ型フリップフロップ１６
のクロック端子ＣＫに入力され、発振器２からのクロッ
クパルスＣＰかＤ型フリップフロップ１７のクロック端
子に入力される。このフリップフロップ１７の入力端子
りには、常に“１“信号か与えられており、そのＱ副出
力端子から取り出される信号がフリップフロップ１６の
クリア端子ＣＬＲに入力される。このフリップフロップ
１６は、入力端子りに常に“１′信号か与えられ、Ｑ副
出力端子から取り出される信号かＮＰＮ型トランジスタ
１８のベースに入力される。

このトランジスタ１８は、コレクタか抵抗Ｒを介して直
流電源に接続され、エミッタがコンデンサＣ２を介して
接地される。また、トランジスタ１８のエミッタは、ア
ナログスイッチＳ３ｂを介して接地されると共に、アナ
ログスイッチＳｌｂを介してコンパレータ９の一入力端
子に入力される。このコンパレータ９の出力信号は、ア
ナログスイッチ８２ａを介して加算器５へ送られる。

また、上記フリップフロップ１６のＱ副出力端子から出
力される信号は、Ｄ型フリップフロップ１９のクロック
端子ＣＫに入力される。このフリップフロップ１９のＱ
副出力端子から出力される信号は、カウンタ２０のクリ
ア端子ＣＬＲに入力される。このカウンタ２０は出力端
子ＱＡ、ＱＢ。

Ｑｃ、Ｑｏを備えており、発振器２から出力されるクロ
ックパルスＣＰをカウントし、そのカウント値を出力端
子ＱＡＳＱａ、Ｑｃ、Ｑｏよりタイム・シーケンス回路
２１に出力する。

このタイム・シーケンス回路２１は、カウンタ２０のカ
ウント値に応じて第４図に示すスイッチ信号８１〜Ｓ４
を出力するもので、信号Ｓ１をアナログスイッチＳｌａ
、Ｓｌｂに、信号Ｓ２をアナログスイッチ５２ａに、信
号Ｓ３をアナログスイッチＳ３ａ、Ｓ３ｂに、それぞれ
オン／オフ信号として与え、信号Ｓ４をインバータ２２
を介してフリップフロップ１９のクリア端子ＣＬＲに人
力する。上記タイム・シーケンス回路２１から出力され
る信号Ｓ１は、第４図に示すようにカウンタ２０のカウ
ント値か「１」〜「４」の時にハイレベル、信号Ｓ２は
カウント値が「２」〜「４」の時にハイレベル、信号Ｓ
３はカウント値が「５」の時にハイレベル、信号Ｓ４は
カウント値か「６」にカウントアツプした時にハイレベ
ルとなり、その他の期間はローレベルに保持される。こ
の場合、信号Ｓ４がハイレベルに立上がると、フリップ
フロップ１９がクリアされると共に、そのＱ出力により
カウンタ２０がクリアされるので、上記信号Ｓ４は直ち
にローレベルに立下がる。

次に上記実施例の動作を説明する。

第１図の回路において、被計測信号ａかアント回路１に
入力されると、そのゲートが開かれ、発振器２から出力
されるクロックパルスＣＰがカウンタ３へ送られる。こ
のときカウンタ３は、第３図に示すようにクロックパル
スＣＰの立上りを検出してカウントアツプするが、この
場合の例では５パルスをカウントする。このとき１パル
スの周期をＴとすると、カウンタ３の計測時間ｔ３は、
ｒ　（５−１）Ｔ−４ＴＪとなる。

一方、計測信号補正部６では、被計測信号ａか入力され
た時点からカウンタ３がカウント動作を開始する時点ｔ
１までの時間（Ａ）を計測信号開始補正回路７で計測す
ると共に、被計測信号ａが立下がってから次にクロック
パルスＣＰが立上る時点ｔ５までの時間（Ｃ）を計測信
号終了補正回路８で計測する。

即ち、第２図に示す計測信号開始補正回路７は、被計測
信号ａの立上りによりフリップフロップ１１がセットさ
れ、Ｑ出力かハイレベルとなってトランジスタ１３かオ
ン状態となり、コンデンサＣ１への充電が開始される。

その後、発振器２から出力されるクロックパルスＣＰか
ｔ１時点て立上ると、フリップフロップ１２がセットさ
れ、そのＱ側圧力によりフリップフロップ１１かクリア
される。この結果、フリップフロップ１１のＱ出力がロ
ーレベルとなってトランジスタ１３かオフし、コンデン
サＣ１への充電が停止する。従って、被計測信号ａが入
力されてからカウンタ３がカウントアツプ動作するまで
の時間（Ａ）に比例してコンデンサＣ１が充電される。

また、計測信号終了補正回路８は、被計測信号ａの立下
がりによりフリップフロップ１６がセットされ、そのＱ
出力がハイレベルとなってトランジスタ１８がオン状態
となり、コンデンサＣ２への充電が開始される。その後
、発振器２から出力されるクロックパルスＣＰがｔ５時
点で立上ると、フリップフロップ１７がセットされ、そ
のＱ側圧力によりフリップフロップ１６かクリアされる
。

この結果、フリップフロップ１６のＱ出力がローレベル
となってトランジスタ１８かオフし、コンデンサＣ２へ
の充電か停止する。従って、波計ａ１信号ａか終了して
から次にクロックパルスＣＰが立上るまでの時間（Ｃ）
に比例してコンデンサＣ２が充電される。

また、上記ｔ５時点でフリップフロップ１６かセットさ
れることにより、そのＱ側圧力がハイレベルとなり、フ
リップフロップ１９がセットされる。このためフリップ
フロップ１９のＱ側圧力がハイレベルとなり、カウンタ
２０のリセット状態が解除される。従って、カウンタ２
０は、クロックパルスＣＰによりカウントアツプ動作を
開始し、そのカウント値に基づいてタイム・シーケンス
回路２１から第４図に示すスイッチ信号８１〜Ｓ３が出
力され、アナログスイッチＳｌａ、Ｓｌｂ。

Ｓ　２　ａ、　　Ｓ　３　ａ、　　Ｓ　３　ｂがオン／
オフ制御サレル。

まず、カウンタ２０が「１」にカウントアツプすると、
スイッチ信号Ｓ１がハイレベル（オン）になってアナロ
グスイッチＳｌａ、Ｓｌｂがオンし、コンデンサＣ１の
充電電圧（計測（Ａ））とＣ２の充電電圧（計測（Ｃ）
）がコンパレータ９において比較される。このときコン
デンサＣ１の充電電圧の方が大きいと、コンパレータ９
の出力がハイレベルとなり、逆にコンデンサＣ２の充電
電圧の方か大きいとコンパレータ９の出力がローレベル
となる。その後、カウンタ２０のカウント値が「２」に
なり、タイム・シーケンス回路２１からスイッチ信号Ｓ
２がハイレベルになると、アナログスイッチ８２ｇがオ
ンとなり、コンパレータ９の出力がアナログスイッチＳ
２ａを介して加算器５に送られる。この加算器５は、コ
ンパレータ９の出力がハイレベルならば「１」をカウン
トアツプ、ローレベルならばそのままとし、出力値を補
正する。第３図の例では、（Ａ）の時間の方が（Ｃ）の
時間より長いので、コンパレータ９の出力がハイレベル
となり、加算器５においてカウンタ３により計測された
値「４Ｔ」に「１」か加算されて「５Ｔ」となる。この
補正により計測時間の誤差は、１パルス以下となる。そ
して、この補正後の計数時間「５Ｔ」か計数表示器４に
送られ、計数結果として表示される。

この場合、（Ａ）の時間と（Ｃ）の時間をコンパレータ
９で比較し、その比較結果により計数値の補正を行なっ
ているか、これは（Ａ）の時間と（Ｂ）の時間（被計測
信号ａの終了時と、その前にクロックパルスＣＰか立上
った時との間）を計測し、合計の時間が１パルスの周期
Ｔより長い時に、カウンタ３で計測した値に「ＩＴＪを
加算することを示している。即ち、 ［（Ａ）＋　（Ｂ）］≧Ｔ　　　　・・・（１）の判定
において、 （Ｂ）＋　（Ｃ）−Ｔ　　　　　　・・　（２）である
ので、この（２）式を（１）式に代入すると、 （（Ａ）＋　（Ｂ）］　≧（Ｂ）＋　（Ｃ）となる。こ
の式を変形すると、 （Ａ）≧＜Ｃ＞　　　　　　　　　・・・（３）となる
。

従って、（Ａ）と（Ｃ）の時間を比較し、（Ａ）が（Ｃ
）より大きい場合に「ＩＴ」を補正することは、（Ａ）
と（Ｂ）の合計かｒＴＪ以上の場合に「ＩＴ」を補正す
ることと等値である。

上記のようにしてカウンタ３の計測値か補正され、計測
時間の誤差は１パルス以下となる。そして、上記の計測
を終了した後、カウンタ２０のカウント値が「５」にな
ると、タイム・シーケンス回路２１からスイッチ信号Ｓ
３が出力され、アナログスイッチ３３ａ、Ｓ３ｂかオン
し、コンデンサＣＬ、Ｃ２の充電電荷を放電させて初期
状態に戻る。

［発明の効果］ 以上詳記したように本発明によれば、被計測信号が入力
されている間、クロックパルスをカウントして時間計測
を行なうと共に、被計測信号の開始時点及び終了時点に
おける誤差部分を計測し、その誤差が設定値以上となっ
た時に上記カウンタによる計測時間を補正するようにし
たので、既存の発振器から出力されるタロツクパルスを
用いて計測誤差を少なくでき、非常に高精度で被計測信
号の時間幅を計測することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る時間計測装置の全体の
構成を示すブロック図、第２図は同実施例における計測
信号補正部の詳細を示す回路構成図、第３図及び第４図
は同実施例の計時動作を説明するためのタイミングチャ
ート、第５図は従来における時間計測装置の構成を示す
ブロック図、第６図は第５図の計時動作を説明するため
のタイミングチャートである。 １・・・アンド回路、２・・・発振器、３・・カウンタ
、４・・・計数表示器、５・・・加算器、６・・・計測
信号補正部、７・・・計測信号開始補正回路、８・・・
計測信号終了補正回路、９・・・コンパレータ、１１，
１２゜１６．１７．１９・・・Ｄ型フリップフロップ、
１３゜１８・・・トランジスタ、１５．２２・・・イン
バータ、２０・・・カウンタ、２１・・・タイム・シー
ケンス回路、Ｓｌａ、Ｓｌｂ、Ｓ２ａ、Ｓ３ａ、５３ｂ
−・・アナログスイッチ。 出願人代理人　弁理士　鈴江武彦 第３図 第４区 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 　計時用クロックパルスを発生する発振器と、被計測信
   号が入力されている間、上記発振器から出力されるクロ
   ックパルスを計測するカウンタと、上記被計測信号が入
   力されてから上記カウンタが計時動作を開始するまでの
   誤差時間をアナログ的に計測する第１の誤差計測手段と
   、上記カウンタが最後にクロックパルスを計測してから
   上記被計測信号が終了するまでの誤差時間をアナログ的
   に計測する第２の誤差計測手段と、上記第１の誤差計測
   手段及び第２の誤差計測手段による計測値を加算し、そ
   の加算値に応じて上記カウンタの計測値を補正する補正
   手段とを具備したことを特徴とする時間計測装置。