JPH0534472A - 時間測定回路 - Google Patents
時間測定回路Info
- Publication number
- JPH0534472A JPH0534472A JP19335091A JP19335091A JPH0534472A JP H0534472 A JPH0534472 A JP H0534472A JP 19335091 A JP19335091 A JP 19335091A JP 19335091 A JP19335091 A JP 19335091A JP H0534472 A JPH0534472 A JP H0534472A
- Authority
- JP
- Japan
- Prior art keywords
- time
- measured
- signal
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000000630 rising effect Effects 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】被測定時間中のクロック数をカウントして被測
定時間を測定するシステムに於いて、測定値が真値のプ
ラス側であるかマイナス側であるかを検出して測定値の
確度向上をはかる。 【構成】通常の時間測定用カウンタに被測定時間信号の
立ち上がりおよび立ち下がりタイミングのクロックの位
相を検出し以下のように誤差を判定する。（１）被測定
時間信号の立ち上がり立ち下がりともクロックが高レベ
ルの場合誤差はプラス。（２）被測定時間信号の立ち上
がり立ち下がりともクロックが低レベルの場合誤差はマ
イナス。（３）被測定時間信号の立ち上がり立ち下がり
のいずれかがクロック高レベル、他方が低レベルの場合
真値と測定値は近い。
定時間を測定するシステムに於いて、測定値が真値のプ
ラス側であるかマイナス側であるかを検出して測定値の
確度向上をはかる。 【構成】通常の時間測定用カウンタに被測定時間信号の
立ち上がりおよび立ち下がりタイミングのクロックの位
相を検出し以下のように誤差を判定する。（１）被測定
時間信号の立ち上がり立ち下がりともクロックが高レベ
ルの場合誤差はプラス。（２）被測定時間信号の立ち上
がり立ち下がりともクロックが低レベルの場合誤差はマ
イナス。（３）被測定時間信号の立ち上がり立ち下がり
のいずれかがクロック高レベル、他方が低レベルの場合
真値と測定値は近い。
Description
【０００１】
【産業上の利用分野】本発明は時間測定回路に関し、特
に測定精度の高い時間測定回路に関する。
に測定精度の高い時間測定回路に関する。
【０００２】
【従来の技術】図５に従来の時間測定回路の一例を、図
６に図５の従来回路の動作例を表わすタイミング図を示
す。
６に図５の従来回路の動作例を表わすタイミング図を示
す。
【０００３】図５において、従来回路は、被測定信号
１，２の入力端子１３，１４，被測定時間検出回路１
２，クロック信号の入力端子１５，ＡＮＤゲート（ＡＮ
Ｄ１）２１，エッジカウンタ回路１１，および出力端子
群１６で構成されている。被測定時間検出回路１２は、
インバータ（Ｇ１）１９と、ＮＯＲゲート（ＮＯＲ１）
とを有する。
１，２の入力端子１３，１４，被測定時間検出回路１
２，クロック信号の入力端子１５，ＡＮＤゲート（ＡＮ
Ｄ１）２１，エッジカウンタ回路１１，および出力端子
群１６で構成されている。被測定時間検出回路１２は、
インバータ（Ｇ１）１９と、ＮＯＲゲート（ＮＯＲ１）
とを有する。
【０００４】従来回路において，被測定時間検出回路１
２は、通常低（Ｌｏｗ）レベル出力を行ない、入力端子
群により目的とする，被測定時間のみを高（Ｈｉｇｈ）
レベル検出し、被測定時間信号３０として出力する回路
である。
２は、通常低（Ｌｏｗ）レベル出力を行ない、入力端子
群により目的とする，被測定時間のみを高（Ｈｉｇｈ）
レベル検出し、被測定時間信号３０として出力する回路
である。
【０００５】例えば図５に示す被測定信号１の立ち上が
り時刻から、被測定信号２の立ち上がり時刻までの時間
の検出は，インバータ１９，ＮＯＲゲート２０により行
なわれ、図６に示す被測定時間信号３０として出力され
る。
り時刻から、被測定信号２の立ち上がり時刻までの時間
の検出は，インバータ１９，ＮＯＲゲート２０により行
なわれ、図６に示す被測定時間信号３０として出力され
る。
【０００６】被測定時間信号３０におけるＨｉｇｈレベ
ル出力時間は、被測定時間であり、従って被測定時間信
号３０と，既知の適切な周期のクロック信号との論理積
における，立ち上がりエッジ数または立ち上がりエッジ
数のエッジカウンタ回路１１によるカウントにより、被
測定時間信号３０のＨｉｇｈレベル出力時間すなわち被
測定時間は、前記カウント結果とクロック周期により、
推定できる。
ル出力時間は、被測定時間であり、従って被測定時間信
号３０と，既知の適切な周期のクロック信号との論理積
における，立ち上がりエッジ数または立ち上がりエッジ
数のエッジカウンタ回路１１によるカウントにより、被
測定時間信号３０のＨｉｇｈレベル出力時間すなわち被
測定時間は、前記カウント結果とクロック周期により、
推定できる。
【０００７】
【発明が解決しようとする課題】従来の時間測定回路に
おいて、被測定時間信号３０とクロック信号の論理との
比較は、ランダムなタイミングで行なわれる。従って、
被測定時間信号３０とクロック信号の論理積における立
ち上がりまたは立ち下がりエッジの数は、被測定時間信
号とクロック信号との間のタイミングに依存する。しか
し、被測定時間信号とクロック信号との間のタイミング
をモニタする機能がないため、前記論理積の立ち上がり
または立ち下がりエッジ数のカウント結果ｎに対して、
次のようになる。
おいて、被測定時間信号３０とクロック信号の論理との
比較は、ランダムなタイミングで行なわれる。従って、
被測定時間信号３０とクロック信号の論理積における立
ち上がりまたは立ち下がりエッジの数は、被測定時間信
号とクロック信号との間のタイミングに依存する。しか
し、被測定時間信号とクロック信号との間のタイミング
をモニタする機能がないため、前記論理積の立ち上がり
または立ち下がりエッジ数のカウント結果ｎに対して、
次のようになる。
【０００８】（１）被測定時間信号の立ち上がり時刻が
クロック信号の立ち下がり時刻の直前の時刻でかつ、被
測定時間信号の立ち下がり時刻がクロック信号の立ち上
がり時刻直後の時刻であるとき、実際の測定時間は、最
小値（ｎ−１．５）×クロック周期となる。
クロック信号の立ち下がり時刻の直前の時刻でかつ、被
測定時間信号の立ち下がり時刻がクロック信号の立ち上
がり時刻直後の時刻であるとき、実際の測定時間は、最
小値（ｎ−１．５）×クロック周期となる。
【０００９】（２）被測定時間信号の立ち上がり時刻
が、クロック信号の立ち下がり時刻直後の時刻でかつ被
測定時間信号の立ち下がり時刻がクロック信号の立ち上
がり時刻直前の時刻であるとき、実際の測定時間は最大
値（ｎ＋０．５）×クロック周期となる。
が、クロック信号の立ち下がり時刻直後の時刻でかつ被
測定時間信号の立ち下がり時刻がクロック信号の立ち上
がり時刻直前の時刻であるとき、実際の測定時間は最大
値（ｎ＋０．５）×クロック周期となる。
【００１０】すなわち、前記カウント結果ｎに対し、測
定時間としてとり得る値は、（ｎ−１．５）×クロック
周期＜測定時間としてとり得る値＜（ｎ＋０．５）×ク
ロック周期であり、中間値（ｎ−０．５）×クロック周
期を測定時間の推定値として採用すると、被測定時間の
推定値と真値との誤差は、最大±１×クロック周期とな
り、推定値の真値に対する信頼性が低いという問題点が
ある。
定時間としてとり得る値は、（ｎ−１．５）×クロック
周期＜測定時間としてとり得る値＜（ｎ＋０．５）×ク
ロック周期であり、中間値（ｎ−０．５）×クロック周
期を測定時間の推定値として採用すると、被測定時間の
推定値と真値との誤差は、最大±１×クロック周期とな
り、推定値の真値に対する信頼性が低いという問題点が
ある。
【００１１】本発明の目的は、前記問題点を解決し、真
値に対する推定値の信頼性が低くならないようにした時
間測定回路を提供することにある。
値に対する推定値の信頼性が低くならないようにした時
間測定回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明の構成は、被測定
信号の入力端子群と、被測定時間検出回路と、クロック
信号の入力端子と、ＡＮＤゲートと、エッジカウンタ回
路とを備えた時間測定回路において、前記被測定時間検
出回路の出力信号と前記クロック信号とを受信し、被測
定時間信号の電位レベルの変化時の時刻における前記ク
ロック信号の電位レベルをそれぞれモニタ出力端子へ出
力信号化するタイミング検出回路を備えたことを特徴と
する。
信号の入力端子群と、被測定時間検出回路と、クロック
信号の入力端子と、ＡＮＤゲートと、エッジカウンタ回
路とを備えた時間測定回路において、前記被測定時間検
出回路の出力信号と前記クロック信号とを受信し、被測
定時間信号の電位レベルの変化時の時刻における前記ク
ロック信号の電位レベルをそれぞれモニタ出力端子へ出
力信号化するタイミング検出回路を備えたことを特徴と
する。
【００１３】
【実施例】図１は本発明の一実施例の時間測定回路を示
すブロック図、図２は図１のタイミング検出回路を具体
的に示したブロック図である。
すブロック図、図２は図１のタイミング検出回路を具体
的に示したブロック図である。
【００１４】図３は図１の回路の動作例を示すタイミン
グ図であり、被測定時間開始時刻および終了時刻におけ
るクロック信号電位レベルが低（Ｌｏｗ）レベルの時で
ある。
グ図であり、被測定時間開始時刻および終了時刻におけ
るクロック信号電位レベルが低（Ｌｏｗ）レベルの時で
ある。
【００１５】図４は図１の回路の動作例を示すタイミン
グ図であり、被測定時間開始時刻および終了におけるク
ロック信号電位レベルが高（Ｈｉｇｈ）レベルの時であ
る。
グ図であり、被測定時間開始時刻および終了におけるク
ロック信号電位レベルが高（Ｈｉｇｈ）レベルの時であ
る。
【００１６】図１において、本実施例は、図５の回路の
他に、リセット信号入力端子５０，タイミング検出回路
１０，モニタ出力端子（１）（２）１７，１８を有す
る。
他に、リセット信号入力端子５０，タイミング検出回路
１０，モニタ出力端子（１）（２）１７，１８を有す
る。
【００１７】このタイミング検出回路１０は、Ｄ型フリ
ップフロップ（ＤＦＦ）４７，４８，Ｒ／Ｓ型ラッチ４
５，４６，インバータ４０，４４，４９，ＮＯＲ２ゲー
ト４１，ＡＮＤ２，３ゲート４２，４３とを有する。
ップフロップ（ＤＦＦ）４７，４８，Ｒ／Ｓ型ラッチ４
５，４６，インバータ４０，４４，４９，ＮＯＲ２ゲー
ト４１，ＡＮＤ２，３ゲート４２，４３とを有する。
【００１８】図２において、被測定時間検出回路１２、
ＡＮＤゲート２１およびエッジカウンタ回路１１による
計測機能は、従来の同機能を備える。
ＡＮＤゲート２１およびエッジカウンタ回路１１による
計測機能は、従来の同機能を備える。
【００１９】図２のタイミング検出回路において、フリ
ップフロップ４７，４８は入力Ｄの電位レベルを、クロ
ック信号（ＣＫ）のＬｏｗレベルで読みこみ、Ｈｉｇｈ
レベルで出力Ｑの電位レベルとして出力するＤ型フリッ
プフロップである。
ップフロップ４７，４８は入力Ｄの電位レベルを、クロ
ック信号（ＣＫ）のＬｏｗレベルで読みこみ、Ｈｉｇｈ
レベルで出力Ｑの電位レベルとして出力するＤ型フリッ
プフロップである。
【００２０】従ってフリップフロップ４７は通常Ｌｏｗ
レベル出力であり、被測定時間の開始時刻後はじめての
クロック信号の立ち上がり時刻から、被測定時間の終了
時刻後はじめてのクロック信号の立ち上がり時刻までの
時間だけＨｉｇｈレベルを出力する。
レベル出力であり、被測定時間の開始時刻後はじめての
クロック信号の立ち上がり時刻から、被測定時間の終了
時刻後はじめてのクロック信号の立ち上がり時刻までの
時間だけＨｉｇｈレベルを出力する。
【００２１】フリップフロップは、通常Ｌｏｗレベル出
力であり、被測定時間の開始時刻後はじめてのクロック
信号の立ち下がり時刻から被測定時間の終了時刻後はじ
めてのクロック信号の立ち下がり時刻までの時間、Ｈｉ
ｇｈレベルを出力する。
力であり、被測定時間の開始時刻後はじめてのクロック
信号の立ち下がり時刻から被測定時間の終了時刻後はじ
めてのクロック信号の立ち下がり時刻までの時間、Ｈｉ
ｇｈレベルを出力する。
【００２２】従って次段ＮＯＲゲート（ＮＯＲ２）４１
の出力電位レベルは通常Ｌｏｗレベルであり、被測定時
間開始時刻１２おけるクロック信号の電位レベルがＬｏ
ｗのとき、被測定時間開始時刻直後のクロック信号の立
ち上がり時刻から、次の立ち下がり時刻までの時間Ｈｉ
ｇｈレベルを出力し、さらに被測定時間終了時刻におけ
るクロック信号の電位レベルがＨｉｇｈのとき、被測定
時間終了時刻直後のクロック信号の立ち下がり時刻か
ら、次の立ち上がり時刻までの時間，Ｈｉｇｈレベルを
出力する。
の出力電位レベルは通常Ｌｏｗレベルであり、被測定時
間開始時刻１２おけるクロック信号の電位レベルがＬｏ
ｗのとき、被測定時間開始時刻直後のクロック信号の立
ち上がり時刻から、次の立ち下がり時刻までの時間Ｈｉ
ｇｈレベルを出力し、さらに被測定時間終了時刻におけ
るクロック信号の電位レベルがＨｉｇｈのとき、被測定
時間終了時刻直後のクロック信号の立ち下がり時刻か
ら、次の立ち上がり時刻までの時間，Ｈｉｇｈレベルを
出力する。
【００２３】さらに、ＮＯＲゲート４１の出力信号は、
ＡＮＤゲート４２，および４３により、被測定時間の開
始時刻のクロック信号電位レベルモニタ用信号，被測定
時間の終了時刻のクロック信号電位レベルモニタ用信号
とに分割され、ＡＮＤゲート４２出力信号における、Ｈ
ｉｇｈレベル出力状態の有無により、被測定時間の開始
時刻における、クロック信号の電位レベルが、さらにＡ
ＮＤゲート４３出力信号におけるＨｉｇｈレベル出力状
態の有無により、被測定時間の終了時刻における、クロ
ック信号の電位レベルを判断できる。
ＡＮＤゲート４２，および４３により、被測定時間の開
始時刻のクロック信号電位レベルモニタ用信号，被測定
時間の終了時刻のクロック信号電位レベルモニタ用信号
とに分割され、ＡＮＤゲート４２出力信号における、Ｈ
ｉｇｈレベル出力状態の有無により、被測定時間の開始
時刻における、クロック信号の電位レベルが、さらにＡ
ＮＤゲート４３出力信号におけるＨｉｇｈレベル出力状
態の有無により、被測定時間の終了時刻における、クロ
ック信号の電位レベルを判断できる。
【００２４】従ってＡＮＤゲート４２，４３の出力信号
を、それぞれＲ／Ｓラッチ４５、Ｒ／Ｓラッチ４６のセ
ット入力信号とすることにより、被測定時間の開始時刻
および終了時刻におけるクロック信号電位レベルは、そ
れぞれＲ／Ｓラッチ４５の出力Ｑ，Ｒ／Ｓラッチ４６の
出力Ｑ（否定値）として得られる。
を、それぞれＲ／Ｓラッチ４５、Ｒ／Ｓラッチ４６のセ
ット入力信号とすることにより、被測定時間の開始時刻
および終了時刻におけるクロック信号電位レベルは、そ
れぞれＲ／Ｓラッチ４５の出力Ｑ，Ｒ／Ｓラッチ４６の
出力Ｑ（否定値）として得られる。
【００２５】被測定時間信号におけるクロック信号の立
ち上がりまたは立ち下がりエッジのカウント結果ｎのと
き、測定時間としてとり得る値は、被測定時間の開始時
刻および終了時刻におけるクロック信号の電位レベルに
応じて以下の様になり、各条件において中間値を被測定
時間の推定値として採用する。
ち上がりまたは立ち下がりエッジのカウント結果ｎのと
き、測定時間としてとり得る値は、被測定時間の開始時
刻および終了時刻におけるクロック信号の電位レベルに
応じて以下の様になり、各条件において中間値を被測定
時間の推定値として採用する。
【００２６】（Ａ）被測定時間の開始時刻におけるクロ
ック信号の電位レベルおよび被測定時間の終了時刻にお
けるクロック信号の電位レベルがともにＨｉｇｈレベル
のとき、（ｎ−１．５）×クロック周期＜測定時間とし
てとり得る値＜（ｎ−０．５）×クロック周期。
ック信号の電位レベルおよび被測定時間の終了時刻にお
けるクロック信号の電位レベルがともにＨｉｇｈレベル
のとき、（ｎ−１．５）×クロック周期＜測定時間とし
てとり得る値＜（ｎ−０．５）×クロック周期。
【００２７】（Ｂ）被測定時間の開始時刻におけるクロ
ック信号の電位レベルと、被測定時間の終了時刻におけ
るクロック信号の電位レベルが異なるとき、（ｎ−１）
×クロック周期＜測定時間としてとり得る値＜ｎ×クロ
ック周期。
ック信号の電位レベルと、被測定時間の終了時刻におけ
るクロック信号の電位レベルが異なるとき、（ｎ−１）
×クロック周期＜測定時間としてとり得る値＜ｎ×クロ
ック周期。
【００２８】（Ｃ）被測定時間の開始時刻におけるクロ
ック信号の電位レベルおよび被測定時間の終了時刻にお
けるクロック信号の電位レベルがともにＬｏｗレベルの
とき、（ｎ−０．５）＜クロック周期＜測定時間として
とり得る値＜（ｎ＋０．５）×クロック周期。
ック信号の電位レベルおよび被測定時間の終了時刻にお
けるクロック信号の電位レベルがともにＬｏｗレベルの
とき、（ｎ−０．５）＜クロック周期＜測定時間として
とり得る値＜（ｎ＋０．５）×クロック周期。
【００２９】以上、本実施例は、被測定信号の入力端子
群と、この被測定信号の入力端子群に入力される被測定
信号群の目的とする被測定時間のみをＨｉｇｈレベル検
出し、通常はＬｏｗレベル出力する被測定時間検出回
路，およびクロック信号入力端子と、このクロック信号
と前記被測定時間検出回路の出力信号とを入力信号とす
る２入力ＡＮＤゲート，およびこのＡＮＤゲートの出力
信号を入力信号とし、この入力信号における立ち上がり
または立ち下がりエッジ数をカウントし出力する機能を
もつエッジカウンタ回路を有し、さらに前記被測定時間
検出回路の出力信号と，前記クロック信号をそれぞれ入
力信号とし、前記被測定時間検出回路の出力信号の電位
レベル変化（Ｌｏｗ→ＨｉｇｈおよびＨｉｇｈ→Ｌｏ
ｗ）の時刻における前記クロック信号の電位レベルを検
出し、それぞれモニタ出力端子１，２へ出力する機能を
もつタイミング検出回路を備えることを特徴とする。
群と、この被測定信号の入力端子群に入力される被測定
信号群の目的とする被測定時間のみをＨｉｇｈレベル検
出し、通常はＬｏｗレベル出力する被測定時間検出回
路，およびクロック信号入力端子と、このクロック信号
と前記被測定時間検出回路の出力信号とを入力信号とす
る２入力ＡＮＤゲート，およびこのＡＮＤゲートの出力
信号を入力信号とし、この入力信号における立ち上がり
または立ち下がりエッジ数をカウントし出力する機能を
もつエッジカウンタ回路を有し、さらに前記被測定時間
検出回路の出力信号と，前記クロック信号をそれぞれ入
力信号とし、前記被測定時間検出回路の出力信号の電位
レベル変化（Ｌｏｗ→ＨｉｇｈおよびＨｉｇｈ→Ｌｏ
ｗ）の時刻における前記クロック信号の電位レベルを検
出し、それぞれモニタ出力端子１，２へ出力する機能を
もつタイミング検出回路を備えることを特徴とする。
【００３０】
【発明の効果】以上説明したように、本発明は、被測定
時間信号におけるクロック信号の立ち上がりまたは立ち
下がりエッジのカウント結果ｎによる測定時間の推定
を、従来では常に（ｎ−０．５）×クロック周期で推定
値とするのに対し、被測定時間の開始時刻および終了時
刻におけるクロック信号の電位レベルに応じて推定値を
決定する。
時間信号におけるクロック信号の立ち上がりまたは立ち
下がりエッジのカウント結果ｎによる測定時間の推定
を、従来では常に（ｎ−０．５）×クロック周期で推定
値とするのに対し、被測定時間の開始時刻および終了時
刻におけるクロック信号の電位レベルに応じて推定値を
決定する。
【００３１】従って、被測定時間の推定値と真値との誤
差の最大値は、従来の±１×クロック周期に対し、本発
明によれば±０．５×クロック周期に低減できるという
効果がある。
差の最大値は、従来の±１×クロック周期に対し、本発
明によれば±０．５×クロック周期に低減できるという
効果がある。
【図１】本発明の一実施例の時間測定回路を示すブロッ
ク図である。
ク図である。
【図２】図１のタイミング検出回路を具体的に示したブ
ロック図である。
ロック図である。
【図３】図１の回路の動作の一例を示すタイミング図で
ある。
ある。
【図４】図１の回路の動作の他例を示すタイミング図で
ある。
ある。
【図５】従来の時間測定回路を示す回路図である。
【図６】図５の動作例を示すタイミング図である。
Ｄ Ｄ型フリップフロップデータ入力端子 ＣＫ Ｄ型フリップフロップクロック入力端子 Ｓ Ｒ／Ｓラッチセット端子 Ｒ Ｒ／Ｓラッチリセット端子 Ｑ，Ｑ（否定値） Ｄ型フリップフロップ，Ｒ／Ｓラ
ッチ出力端子 １０ タイミング検出回路 １１ エッジカウンタ回路 １２ 被測定時間検出回路 １３ 被測定信号１入力端子 １４ 被測定信号２入力端子 １５ クロック信号入力端子 １６ 出力端子群 １７ モニタ出力端子１ １８ モニタ出力端子２ １９，４０，４４，４９ インバータ ２０，４１ ＮＯＲゲート ２１，４２，４３ ＡＮＤゲート ４７，４８ Ｄ型フリップフロップ ４５，４６ Ｒ／Ｓラッチ
ッチ出力端子 １０ タイミング検出回路 １１ エッジカウンタ回路 １２ 被測定時間検出回路 １３ 被測定信号１入力端子 １４ 被測定信号２入力端子 １５ クロック信号入力端子 １６ 出力端子群 １７ モニタ出力端子１ １８ モニタ出力端子２ １９，４０，４４，４９ インバータ ２０，４１ ＮＯＲゲート ２１，４２，４３ ＡＮＤゲート ４７，４８ Ｄ型フリップフロップ ４５，４６ Ｒ／Ｓラッチ
Claims (1)
- 【特許請求の範囲】 【請求項１】 被測定信号の入力端子群と、被測定時間
検出回路と、クロック信号の入力端子と、ＡＮＤゲート
と、エッジカウンタ回路とを備えた時間測定回路におい
て、前記被測定時間検出回路の出力信号と前記クロック
信号とを受信し、被測定時間信号の電位レベルの変化時
の時刻における前記クロック信号の電位レベルをそれぞ
れモニタ出力端子へ出力信号化するタイミング検出回路
を備えたことを特徴とする時間測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193350A JP2818504B2 (ja) | 1991-08-02 | 1991-08-02 | 時間測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3193350A JP2818504B2 (ja) | 1991-08-02 | 1991-08-02 | 時間測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0534472A true JPH0534472A (ja) | 1993-02-09 |
| JP2818504B2 JP2818504B2 (ja) | 1998-10-30 |
Family
ID=16306442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3193350A Expired - Lifetime JP2818504B2 (ja) | 1991-08-02 | 1991-08-02 | 時間測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818504B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191753B2 (en) | 2003-03-13 | 2007-03-20 | Yanmar Co., Ltd. | Cover structure for engine |
| CN107317581A (zh) * | 2016-04-26 | 2017-11-03 | 华邦电子股份有限公司 | 具有高分辨率的时间数字转换器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04175690A (ja) * | 1990-11-08 | 1992-06-23 | Mitsubishi Heavy Ind Ltd | 時間計測装置 |
-
1991
- 1991-08-02 JP JP3193350A patent/JP2818504B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04175690A (ja) * | 1990-11-08 | 1992-06-23 | Mitsubishi Heavy Ind Ltd | 時間計測装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191753B2 (en) | 2003-03-13 | 2007-03-20 | Yanmar Co., Ltd. | Cover structure for engine |
| CN107317581A (zh) * | 2016-04-26 | 2017-11-03 | 华邦电子股份有限公司 | 具有高分辨率的时间数字转换器 |
| CN107317581B (zh) * | 2016-04-26 | 2021-01-12 | 华邦电子股份有限公司 | 具有高分辨率的时间数字转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818504B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097490A (en) | Apparatus and method for improving the resolution with which a test signal is counted | |
| US20070047687A1 (en) | Phase detector and related phase detecting method thereof | |
| JPH0534472A (ja) | 時間測定回路 | |
| US4669098A (en) | Increased resolution counting circuit | |
| US4785251A (en) | Digital frequency and phase comparator | |
| JP3185689B2 (ja) | 周波数判別器 | |
| JPH07229979A (ja) | 多相クロック時間計測回路 | |
| US6807117B2 (en) | Semiconductor device having PLL-circuit | |
| JP2682443B2 (ja) | 磁気ディスク装置におけるアドレスマーク検出方式 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| US5422896A (en) | Timing check circuit for a functional macro | |
| US7091764B2 (en) | Duty distortion detector | |
| JP2947178B2 (ja) | クロックスキュー判定回路 | |
| JP2591849B2 (ja) | テスト回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| CN119961106A (zh) | 时序检测电路、芯片、电子设备和时序检测方法 | |
| JPS5831525B2 (ja) | Ａ−ｄ ヘンカンキニオケルヨミトリソクドイジヨウケンシユツホウシキ | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JPH0625790B2 (ja) | カウント誤差を補正する位相計 | |
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JPH05328451A (ja) | リモコン受信回路 | |
| JPH08237241A (ja) | シリアルデータ通信の受信クロック生成回路 | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| JPH0392016A (ja) | パリティ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |