JPH04176112A - チップ型電気二重層コンデンサの製造方法 - Google Patents
チップ型電気二重層コンデンサの製造方法Info
- Publication number
- JPH04176112A JPH04176112A JP2303440A JP30344090A JPH04176112A JP H04176112 A JPH04176112 A JP H04176112A JP 2303440 A JP2303440 A JP 2303440A JP 30344090 A JP30344090 A JP 30344090A JP H04176112 A JPH04176112 A JP H04176112A
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- capacitor element
- layer capacitor
- double layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000465 moulding Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 238000000605 extraction Methods 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005452 bending Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 206010041662 Splinter Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920006351 engineering plastic Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 polyphenylene sulfite Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチップ型電気二重層コンデンサの製造方法に関
し、特にケース成形方法に関する。
し、特にケース成形方法に関する。
従来のチップ型電気二重層コンデンサは、第４図（ａ）
〜（Ｃ）に示すように複数個直列に積層された電気二重
層コンデンサ素子積層体の両端部に外部導出用リード端
子板２ａ、２ｂを設置し、このリード端子板２ａ、２ｂ
を介し、上下方向から電気二重層コンデンサ素子積層体
を成形金型４ａ、４．ｂ内に設けられた凸部４ｆ、４ｇ
で一定寸法に圧縮されるよう成形金型４ａ、４ｂが閉じ
られる。次に成形金型４．ａ、４ｂ内に樹脂がゲート部
４ｃから注入され外装ケース３が成形される。
〜（Ｃ）に示すように複数個直列に積層された電気二重
層コンデンサ素子積層体の両端部に外部導出用リード端
子板２ａ、２ｂを設置し、このリード端子板２ａ、２ｂ
を介し、上下方向から電気二重層コンデンサ素子積層体
を成形金型４ａ、４．ｂ内に設けられた凸部４ｆ、４ｇ
で一定寸法に圧縮されるよう成形金型４ａ、４ｂが閉じ
られる。次に成形金型４．ａ、４ｂ内に樹脂がゲート部
４ｃから注入され外装ケース３が成形される。
その後、外装ケース３外部に導出されたリード端子２ａ
、２ｂを所定の形状に折り曲げ組立てられていた。
、２ｂを所定の形状に折り曲げ組立てられていた。
この従来のチップ型電気二重層コンデンサの製造方法で
は、電気二重層コンデンサ素子のバラツキに無関係に一
定寸法に圧縮されてしまうため、圧縮率のバラツキによ
り製品特性の等価直列抵抗値が規格から外れたり、甚し
い場合過圧縮による破裂、圧縮率不足による電気二重層
コンデンサ素子間の接触不良が発生する問題点があった
。この為、常に一定寸法内に収まる高い寸法精度が要求
され、この要求を満たす選別作業工数と歩留り低下か発
生ずるのでコストアップの問題点もあった。
は、電気二重層コンデンサ素子のバラツキに無関係に一
定寸法に圧縮されてしまうため、圧縮率のバラツキによ
り製品特性の等価直列抵抗値が規格から外れたり、甚し
い場合過圧縮による破裂、圧縮率不足による電気二重層
コンデンサ素子間の接触不良が発生する問題点があった
。この為、常に一定寸法内に収まる高い寸法精度が要求
され、この要求を満たす選別作業工数と歩留り低下か発
生ずるのでコストアップの問題点もあった。
本発明の目的は、電気二重層コンデンサ素子の厚さのバ
ラツキに対し、はぼ無関係に一定圧力て加圧することが
でき、そのため均一な品質特性が得られるとともに、厚
さ選別を不要とし、コストを低下させることができるチ
ップ型電気二重層コンデンサ素子を提供することにある
。
ラツキに対し、はぼ無関係に一定圧力て加圧することが
でき、そのため均一な品質特性が得られるとともに、厚
さ選別を不要とし、コストを低下させることができるチ
ップ型電気二重層コンデンサ素子を提供することにある
。
本発明のチップ型電気二重層コンデンサの製造方法は、
直列に複数枚積層された電気二重層コンテンザ素子積層
体の両端部に外部導出用リード端子板を設置し、リード
端子板の一部をバネを介し、電気二重層コンデンサ素子
積層体を成形金型内の一部に埋め込まれたハネにより可
動する凸部で圧縮し、成形金型内に樹脂を注型し、外装
ケースを形成した後、外装ケース側面から導出されたそ
れぞれのリード端子を同一方向に折り曲げ整形すること
を特徴として構成される。
直列に複数枚積層された電気二重層コンテンザ素子積層
体の両端部に外部導出用リード端子板を設置し、リード
端子板の一部をバネを介し、電気二重層コンデンサ素子
積層体を成形金型内の一部に埋め込まれたハネにより可
動する凸部で圧縮し、成形金型内に樹脂を注型し、外装
ケースを形成した後、外装ケース側面から導出されたそ
れぞれのリード端子を同一方向に折り曲げ整形すること
を特徴として構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のチップ型電気二重層コンデ
ンサの断面図である。第２図（ａ）〜（ｃ）は本発明の
特徴を示すケース成形工程を表わす側面（透視）図であ
る。第３図（ａ）〜（ｃ）は本発明の一実施例及び従来
例のチップ型電気二重層コンデンサの上面図（ａ）、側
面図（ｂ）および底面図（ｃ）である。第４図（ａ）〜
（ｃ）は従来例のチップ型電気二重層コンデンサのケー
ス成形工程を表わす側面（透視）図である。第２図（ａ
）〜（ｃ）に於いて、直列に積層された電気二重層コン
デンサ素子積層体の両端部には、外部導出用のリード端
子板２ａ、２ｂが各々接触している。このリード端子板
２ａ、２ｂには、図示した様に電気二重層コンデンサ素
子１の側面に一層毎露出している電極（図示省略）から
離間し、直列に積層された電気二重層コンデンサ素子１
の略中央部から外周方向へ折り曲げ加工が加えられてい
る。このリード端子板２ａ、２ｂが接触した状態でケー
ス３を成形する為、成形金型４ａ、４．ｂ内に収納され
、樹脂がゲート部４ｃから注入される。成形用樹脂とし
てはチップ部品として要求される耐熱性を満足する為、
ＰＰＳ （ポリフェニレンザルファイト）樹脂等の所謂
エンプラが用いられる。成形金型４ａ、４．ｂ内では、
ソー１〜端子板２ａ、２ｂを介して電気二重層コンテン
ザ素子１が成形金型４ａ、４ｂ内に設けられた凸部４．
ｄ、４ｅ（本発明では８個）にて圧縮されている。電気
二重層コンデンサの場合、電気二重層コンテンサ素子１
の圧縮状態により、等個直列抵抗値が変化するだけでは
なく、過圧縮状態になると、電気二重層コンテンサ素子
１が破壊し、圧縮不足では積層された電気二重層素子１
間の接触抵抗値が増加する為、この圧縮状態は特に管理
すｌ＼き項目となっていた。本発明の場合、電気二重層
コンデンザ素子１を加圧する凸部４ｄ、４ｅが金属コイ
ルバネを用いたスプリング５ａ、５ｂで可動する為、た
とえ電気二重層コンデンサ素子１の厚さにバラツキがあ
ってもほぼ一定圧力で加圧される為、均一で安定した等
個直列抵抗値が得られるだけでなく、従来必要とされて
いた電気二重層コンデンサ素子１の厚さ選別が無くなる
為、コストダウンの効果もある。電気二重層コンデンサ
素子１の素子直径が１．１． ｍ ｍ 、積層枚数が６
枚。
ンサの断面図である。第２図（ａ）〜（ｃ）は本発明の
特徴を示すケース成形工程を表わす側面（透視）図であ
る。第３図（ａ）〜（ｃ）は本発明の一実施例及び従来
例のチップ型電気二重層コンデンサの上面図（ａ）、側
面図（ｂ）および底面図（ｃ）である。第４図（ａ）〜
（ｃ）は従来例のチップ型電気二重層コンデンサのケー
ス成形工程を表わす側面（透視）図である。第２図（ａ
）〜（ｃ）に於いて、直列に積層された電気二重層コン
デンサ素子積層体の両端部には、外部導出用のリード端
子板２ａ、２ｂが各々接触している。このリード端子板
２ａ、２ｂには、図示した様に電気二重層コンデンサ素
子１の側面に一層毎露出している電極（図示省略）から
離間し、直列に積層された電気二重層コンデンサ素子１
の略中央部から外周方向へ折り曲げ加工が加えられてい
る。このリード端子板２ａ、２ｂが接触した状態でケー
ス３を成形する為、成形金型４ａ、４．ｂ内に収納され
、樹脂がゲート部４ｃから注入される。成形用樹脂とし
てはチップ部品として要求される耐熱性を満足する為、
ＰＰＳ （ポリフェニレンザルファイト）樹脂等の所謂
エンプラが用いられる。成形金型４ａ、４．ｂ内では、
ソー１〜端子板２ａ、２ｂを介して電気二重層コンテン
ザ素子１が成形金型４ａ、４ｂ内に設けられた凸部４．
ｄ、４ｅ（本発明では８個）にて圧縮されている。電気
二重層コンデンサの場合、電気二重層コンテンサ素子１
の圧縮状態により、等個直列抵抗値が変化するだけでは
なく、過圧縮状態になると、電気二重層コンテンサ素子
１が破壊し、圧縮不足では積層された電気二重層素子１
間の接触抵抗値が増加する為、この圧縮状態は特に管理
すｌ＼き項目となっていた。本発明の場合、電気二重層
コンデンザ素子１を加圧する凸部４ｄ、４ｅが金属コイ
ルバネを用いたスプリング５ａ、５ｂで可動する為、た
とえ電気二重層コンデンサ素子１の厚さにバラツキがあ
ってもほぼ一定圧力で加圧される為、均一で安定した等
個直列抵抗値が得られるだけでなく、従来必要とされて
いた電気二重層コンデンサ素子１の厚さ選別が無くなる
為、コストダウンの効果もある。電気二重層コンデンサ
素子１の素子直径が１．１． ｍ ｍ 、積層枚数が６
枚。
−枚当たりの厚さが１．４ｍｍの場合スプリングの加圧
力は約５０〜１００ｋｇが望ましい。ケース３が成形さ
れた後、ケース３から外部へ導出されたリード端子板２
ａ、２ｂは所定の電極形状に折り曲げられ、第１図に示
す様なチップ型電気二重層コンデンサが完成される。
力は約５０〜１００ｋｇが望ましい。ケース３が成形さ
れた後、ケース３から外部へ導出されたリード端子板２
ａ、２ｂは所定の電極形状に折り曲げられ、第１図に示
す様なチップ型電気二重層コンデンサが完成される。
ここで使用されるスプリング５ａ、５ｂは、本実施例で
は第２図に示したようにコイルハネを用いたが、ゴム系
のバネなどを使用しても良いことは当然である。
は第２図に示したようにコイルハネを用いたが、ゴム系
のバネなどを使用しても良いことは当然である。
６一
以上説明したように本発明は、電気二重層コンテンザ素
子の厚さバラツキに対し、はぼ無関係に一定圧力で加圧
することができる為、安定で均一な品質特性が得られる
とともに、電気二重層コンテンサ素子の厚さ選別か不要
となるので、コスト安の利点も有している。
子の厚さバラツキに対し、はぼ無関係に一定圧力で加圧
することができる為、安定で均一な品質特性が得られる
とともに、電気二重層コンテンサ素子の厚さ選別か不要
となるので、コスト安の利点も有している。
第１図は本発明の一実施例のチップ型電気二重層コンデ
ンサの断面図、第２図（ａ）〜（ｃ）は本発明の一実施
例のチップ型電気二重層コンデンサの製造方法を示した
側面図、第３図（ａ）〜（Ｃ）は本発明の一実施例およ
び従来例のチップ型電気二重層コンデンサの上面図、側
面図および底面図、第４図（ａ）〜（ｃ）は従来のチッ
プ型電気二重層コンデンサの製造方法を示した側面図で
ある。 １・電気二重層コンデンサ素子、２ａ、２ｂ・・・リー
ド端子板、３・・外装ケース、４ａ、４ｂ・・・成形金
型、４． ｃ−ゲート部、４．ｄ、 ４．ｅ、 ４．ｆ
、 ４ｇ・・・凸部、５ａ、５ｂ・・・スプリンタ。
ンサの断面図、第２図（ａ）〜（ｃ）は本発明の一実施
例のチップ型電気二重層コンデンサの製造方法を示した
側面図、第３図（ａ）〜（Ｃ）は本発明の一実施例およ
び従来例のチップ型電気二重層コンデンサの上面図、側
面図および底面図、第４図（ａ）〜（ｃ）は従来のチッ
プ型電気二重層コンデンサの製造方法を示した側面図で
ある。 １・電気二重層コンデンサ素子、２ａ、２ｂ・・・リー
ド端子板、３・・外装ケース、４ａ、４ｂ・・・成形金
型、４． ｃ−ゲート部、４．ｄ、 ４．ｅ、 ４．ｆ
、 ４ｇ・・・凸部、５ａ、５ｂ・・・スプリンタ。
Claims (1)
- 直列に複数個積層された電気二重層コンデンサ積層体
の両端部に外部導出用リード端子板を設置し、前記リー
ド端子板を介し、前記電気二重層コンデンサ素子積層体
を成形金型内の一部に埋め込まれたバネにより可動する
凸部で圧縮し、前記成形金型内に樹脂を注型し、外装ケ
ースを形成した後、前記外装ケース側面から導出された
それぞれのリード端子を同一方向に折り曲げ整形するこ
とを特徴とするチップ型電気二重層コンデンサの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303440A JPH04176112A (ja) | 1990-11-08 | 1990-11-08 | チップ型電気二重層コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303440A JPH04176112A (ja) | 1990-11-08 | 1990-11-08 | チップ型電気二重層コンデンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04176112A true JPH04176112A (ja) | 1992-06-23 |
Family
ID=17921029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2303440A Pending JPH04176112A (ja) | 1990-11-08 | 1990-11-08 | チップ型電気二重層コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04176112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528024U (ja) * | 1991-09-20 | 1993-04-09 | エルナー株式会社 | 電気二重層コンデンサ |
-
1990
- 1990-11-08 JP JP2303440A patent/JPH04176112A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0528024U (ja) * | 1991-09-20 | 1993-04-09 | エルナー株式会社 | 電気二重層コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5139973A (en) | Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet | |
| JP4714779B2 (ja) | 表面実装インダクタの製造方法とその表面実装インダクタ | |
| US2948051A (en) | Method of manufacturing an electrically conductive winding pattern | |
| KR20140145991A (ko) | 면실장 인덕터의 제조 방법 | |
| KR20180062874A (ko) | 커브드 케이스용 금형장치 및 그를 이용한 커브드 이차전지 제조방법 | |
| CN213877719U (zh) | 一种电感元件 | |
| US2935669A (en) | Encapsulated mica capacitor | |
| JPS59152605A (ja) | 積層インダクターの製造方法 | |
| JP4258720B2 (ja) | 固体電解コンデンサの製造方法 | |
| US4691266A (en) | Electric doublelayer capacitor | |
| KR20150011163A (ko) | 칩 인덕터 및 그 제조 방법 | |
| JPH0352318A (ja) | チップ状ラダーフィルタ | |
| CN110651338B (zh) | 层叠型粉芯 | |
| JPH04279016A (ja) | チップ型電気二重層コンデンサの製造方法 | |
| CN213905121U (zh) | 一种电感压坯 | |
| JPH073628Y2 (ja) | 金属キャップ端子 | |
| JPS5928323A (ja) | 積層コンデンサの製造方法 | |
| JPH0547594A (ja) | 積層コンデンサの製造方法 | |
| JPH03241725A (ja) | 電気二重層コンデンサ | |
| JPS629613A (ja) | プラスチツクフイルムコンデンサの製造方法 | |
| JPH0442905A (ja) | チップ型ｌｃ複合部品とその製造方法 | |
| JPH04253313A (ja) | 電気二重層コンデンサ及びその製造方法 | |
| JPH05315189A (ja) | モールド外装型電気二重層コンデンサ及びその製造方法 | |
| JP3067496B2 (ja) | セラミックグリーンシート積層体の圧着成形方法 | |
| JPWO2023074164A5 (ja) |