JPH04176207A - 一次ｉｉｒディジタルフィルタを用いた信号処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一次ＩＩＲディジタルフィルタを用いた信号処
理方式に関し、特にアナログ信号をディジタル化し、マ
イクロコンピュータ上のディジタルフィルタで信号処理
して再びアナログ信号を再生する一次ＴＩＲディジタル
フィルタを用いた信号処理方式に関する。

〔従来の技術〕

制御対象からのアナログ信号をディジタル信号に変換し
てディジタル処理し、再びアナログ信号に変換するディ
ジタル信号処理方式の基本形は、第８図に示すように、
対象物１からのアナログ信号Ｕｄ（ｔ）をサンプリング
してＡ／Ｄ変換するサンプラー２と、ディジタル変換信
号ａをＤ／Ａ変換してアナログ信号ｕ　（ｔ）を再生す
るホールド回路一 ４とから構成される。第８図の構成で信号処理を行う場
合、対象物１−から出力されるアナログ信号Ｕｄ（ｔ）
を周波数領域において精度良く近似するためには、サン
プラー２のサンプリング間隔を小さく取る必要がある。

サンプリング間隔の制約のため、第８図の構成では対象
物１からのアナログ信号の周波数特性を精度良く近似で
きない場合には、第９図に示すようにサンプラー２とホ
ールド回路４の間にディジタルフィルタ３を設計して挿
入する必要がある。

ディジタルフィルタ３は、ディジタル変換信号ａに対し
てディジタル加算器１乗算器、シフトレジスタ等の基本
演算要素を用いてフィルタリングを実行する回路である
。フィルタリングされたディジタル出力信号すは、ホー
ルド回路４でＤ／Ａ変換されアナログ信号ｕ　（Ｌ）に
戻されて信号処理を終了する。

〔発明が解決しようとする課題〕

上述したディジタル信号処理方式では、対象物からのア
ナログ信号を周波数領域で精度良く再生するため、第８
図の構成でサンプリング間隔を小さくすると演算時間が
増大する上に、サンプラーとホールド回路を高精度な物
、すなわちホールド回路を高次にする必要があり、ハー
ドウェアのコス１〜が高くなる欠点がある。更に、ボー
ルド回路を高次にするとホールド回路の伝達関数が複雑
なために、対象物の伝達関数やその出力信号の種類によ
っては回路の安定性が保証されないという欠点がある。

一方、第９図に示すようなディジタルフィルタを使用す
る場合には、サンプラーとホールド回路との合成の伝達
関数をキャンセルしてアナログ信号を完全に再生可能な
ディジタルフィルタを設計すればよいことになる。しか
し、そのような理想的なディジタルフィルタを実現する
のは不可能であり、現実にはサンプラーの出力を直接デ
ィジタルフィルタに入力して、対象物から出力されるア
ナログ信号と近似な特性がホールド回路の出力で得られ
るまで、ディジタルフィルタの伝達関数の構成やタップ
係数を変更しながら試行錯誤で設計を繰り返すこととな
り、多大な「数が発生ずるという欠点がある９更に、フ
ィルタの次数や構成によっては、フィルタのタップ係数
がサンプリング間隔に依存するので、回路の安定性が保
証されないという欠点がある。

本発明の目的は、わずかな工数で容易に精度良い近似が
得られる一次ＩＩＲディジタルフィルタを用いた信号処
理方式を提供することである。

〔課題を解決するための手段〕

本発明の一次１’　Ｉ　Ｒディジタルフィルタを用いた
信号処理方式は、アナＥＴ７グ信号をサンプリングしデ
ィジタル信号に変換して出力するサンプラーと、１個の
遅延泰子とその面接に配置された第ｉ及び第２の加算器
とを有しディジタル人力信号に演算処理を施す一次Ｉ丁
Ｒディジタルフィルタと、その出力をアナログ信号に変
換する零次のホールド回路とを含む一次Ｉ丁Ｒディジタ
ルフィルタを用いた信号処理方式において、前記一次Ｉ
ＩＲディジタルフィルタの入力と前記第１の加算器との
間の□タップ係数Ｃ８及び入力と前記第２の加算器との
間のタップ係数ＣＩとを、前記遅延素子の出力と前記第
１の加算器との間のタップ係数α１に対して ｃｏ−（αｔ＋３　）／２　、　　ｃ　＋＝　（α１＝
−１−）／２に設定し、タップ係数α□をｌα１１〈１
としたことを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

第１図の一次ＩＩＲディジタルフィルタを用いた信号処
理方式は、対象物１が出力するアナログ信号Ｕｄ（’ｔ
、）をサンプリング間隔ＴでＡ／Ｄ変換するサンプラー
２と、ディジタル変換信号ａを平滑化する一次［ＩＲ，
ディジタルフィルタ３ａと、そのディジタル出力信号す
をＤ／Ａ変換しアナログ信号ｕ　（ｔ）を出力する零次
のホールド回路４とから構成されている。−次Ｔ’　Ｉ
　Ｒディジタルフィルタ３ａは、第１図に示すような１
個の遅延素−ｒと６一 ２個の加算器と３個のタップ係数とを有する一次の巡回
型ディジタルフィルタ（Ｉｎｆｌｎｉｔｅ　Ｒｅｃｕｒ
ｓｉｖｄｉｇｉｔａｌ　ｒｉｌｔ、ｅｒ）であり、各タ
ップ係数は図にも示すように下記（１）式の関係が成立
するように選定されている３゜ 以下、−次ＩＩＲディジタルフィルタ３ａの各タップ係
数を（１）式のように選定した理由について説明する。

ディジタルフィルタが良好な特性を持つためには、サン
プラー２の出力を直接ディジタルフィルタに接続した場
合、対象物１の出力のアナログ信号ＩＪ、（ｔ、）とホ
ールド回路４の出力のアナログ信−号ｕ　（ｔ）とが（
２）式の関係を満たせばよい。

ｕ　（ｔ、）　＝　Ｕ　ｄ（１−）　　　　　　　　　
　−−−（２）ここで、−次ＦＩＲディジタルフィルタ
３ａのタップ係数を求めるために、まず、第３図に示す
非巡回型ディジタルフィルタ（ＦＩｎｉｌ（・ｎｃｃ肛
ｓｉｖ＋・ｄｉｇｉｔａｌ　ｆｉｌｔｅｒ：以下ＦＩＲ
ディジタルフィルタと称す）３Ｃの極限特性を解析的に
求める方法を詳細に説明する。

アナログ信号Ｕ　ｄ（ｔ）に対して第３図に示される信
号処理を施した後のホールド回路４から再生されるアナ
ログ信号Ｕ。（１）は、遅延素子数β、サンプリング間
隔Ｔとし、ｋＴ≦ｔ　＜　（ｋ　＋１　）　Ｔにおいて
、 と表せる。

又、ＦＩＲディジタルフィルタ３ｃのパルス伝達量をＤ
　＃（Ｚ　）とすると、 となる。ただし、 文献［システムと制御ＪＶ０１．２９．ＮＯ，４，ＰＰ
２５９〜２６７（１９５８）のｒ連続時間計のデジタル
制御則ｊを参考にして、第３図のＦＩＲディジタルフィ
ルタ３ｃのタップ係数α、を、第４図に示す常微分方程
式の数値積分法の一つであるＡｄａｍｓ−Ｂａｓｈｆｏ
ｒｔｈ法の係数に対応させると、１♀Ｉ　ｒ−？、ディ
ジタルフィルタ３Ｃの遅延素子数は、Ａｄａｍｓ−Ｂａ
ｓｈｆｏｒｔｈ法の段数βに一致する。

一方、数値計算法におけるＡｄａｍｓ−Ｂａｓｈｆｏｒ
ｔｈ法の段数βと計算精度との間には第５図に示される
関係がある。そこで、βが大きいほど精度が良くなるこ
とに着目ずれば、β→■のＦ　Ｉ　Ｒディジタルフィル
タは限りなくアナログ信号に近似していることが期待で
きる。

遅延素子数βのＦＩＲディジタルフィルタのパルス伝達
関数は、Ｚ＝　ｅｊｆｄＴ　　（、ｊは複素数）と置き
、Ｄ４（ｅｊωＴ）を（１−ｅｊＩｌｌｌ）テ整理ｔ　
７．Ｊ　）ニー、β−２の場合、 ＝　１＋（１／２＞（＋−ｅ’ωＴ） β−３の場合、 −（２３／１２）（１２／１６）ｅ−ｊω”ｔ（５／１
２）ｅ−、＋２ω１−１１（１／２）（１−ｅ’ωＴ）
＋（５／１２）（＋　−ｅＪωＴ）２となり、（１−ｅ
ｊω０）のべき乗でくくると、Ａｄａｍｓ−Ｂａｓｈｆ
ｏｒｔｈ法を後退差分形式で表現したときの係数が現れ
る。

以上の例からの類推によって、β→ωのＦ　Ｔ　Ｐ。

ディジタルフィルタのパルス伝達関数はと表すことがで
きる。ただし、 ε、　−（−１＞”　ｆ二　（Ｌｒ）　　ｄｒ　　　　
　−（６）である。ここで、Ａｄａｍｓ−Ｂａｓｈｆｏ
ｒｔｈ法の数値計算アルゴリズムの導出法に戻って（５
）式と比較すると、ｌ）　（ｅＪｆ、ｌＴ）はｔ４ａｃ
ｌａｕｒｉｎ展開の係数ε。を与える母関数と定義され
るので、を−（１−ｅｊＩＩＩｏ）と置き換えて一般化
した二項定理を用いると（５）式はＤ（ｅＪＩＩｌＴ）
−Σε−（１−ｅＪＩＪＴ）ｍ−Σｅ、、Ｌ”ｍ＝０ 一５″ｏ（１−ｔ）−’ｄｒ　　　　・・＝−（７）の
簡単な定積分となる。ここで、 （１−ｔ、）−’　＝　ｅｘｐ［−ｒ　Ｉｏｇｅ（１−
ｔ）］と置けば、（７）式は となる。置き換えたｔ、を戻して整理すると、β−÷■
の場合のＦＴＲディジタルフィルタの周波数応答は と解析的に求めることができる。更に、変形すると、 Ｄ　（ｅｊω７　）　＝　ｓ　ｉ暑１ム＞−ｅ　Ｌ　Ｊ
ωＴ／２＋　−（１０）フィルタとなっている。

一方、Ｄ／Ａ変換器であるホールド回路を零次とし、そ
の伝達関数をＨ（ｊω）とすれば、旧ｊω）−幻÷Ｆ−
好／刀−ｅトポ′２）　　　・−・（１１）である。第
３図に示されるようにＦＩＲディジタルフィルタ３ｃと
ホールド回路４は常にカスケード接続されているので、
式（１１）のｅ（−ＪＬＩＩＴ／２ゝと式（１０）のｅ
（ｊωＴ／２）とは常にキャンセルされる。従って、信
号処理による位相のずれはサンプラー２の位相だけにな
る。

第６図、第７図は対象物からのアナログ信号をＵ　ｄ（
ｔ）＝　ｅ’、サンプリング時間を０．５　ｓｅｒ：と
じたとき、第３図に示されるディジタル処理を行ったと
きの周波数特性を示すボード線図である。図の横軸は周
波数、縦軸は第６図はゲイン（ｄＢ）、第７図は位相（
ｄｅｇ）である。β−１の曲線は第８図に示す基本形で
ディジタル信号処理を行ったときに再生されるアナログ
信号ｕＯ（Ｌ）の周波数特性、β−２，β−３の曲線は
第３図に示されるＦＩＲディジタルフィルタを用いたと
きのアナログ信号ｕｏ（ｔ）の周波数特性、β→ωは第
３図に示されるＦＩＲディジタルフィルタの極限特性に
対するアナログ信号Ｕ。（１，）の周波数特性である。

第６図のゲイン線図において、β−１の曲線は元のアナ
ログ信号を比較的よく近似し、周波数帯域を広く取れる
ようにみえるが、位相特性はかなり劣化している。一方
、Ｆ　ＴＲディジタルフィルタを挿入した場合、ゲイン
特性は高周波数帯域において第８図のβ＝１のディジタ
ル信号処理Ｈ式に比べてやや劣化する。しかし、サンプ
リング周波数をω、（＝１／Ｔ＞としたとき、周波数帯
域０〈ω〈ω３以外で実用上使用されることはないので
、その範囲ではβの大きいＦＴＲディジタルフィルタを
挿入することで特性が改善されることが分かる。

以上の観点から、良好な周波数特性を実現する式（９）
で表されるβ→■のＦｒＲディジタルフィルタの極限特
性を、−次丁ＴＲディジタルフィルタで構成することを
考える。−次ＩＴｒ（ディジタルフィルタのパルス伝達
関数は Ｄ　（Ｚ）−二−ココ１♂ニー−・・・・・−（１２）
１＋α、Ｚ−１ で与えられる。ただし、Ｚ−ｅｊｌ″Ｔである。そこで
式（９）と式（１２）を等しいとするととおける。式（
１３）を変形し７、Ｉ）（ｅ’ω丁）を周波数０）とサ
ンプリング間隔Ｔとの積ω１゛でティラー級数展開する
と −（ａ＋＋１）＋１／２（−ｕ＋＋１＞（ｊωＴ）月７
６（σ１＋１）（ｊωＴ）２［Ｒ，［（ｊωＴ）３］　
　　　　　　　・・・・・・（１４）ＣＯ＋ＣＩＺ　　
’ −（ｃｏ＋ｃ１　）−ｃ＋　（ｊｍＴ）＋１／２ｃ＋　
（ｊａ＋Ｔ＞２＋Ｒｈ［（ｊωＴ）３１　　　　　　　
　　・−・・・・（１５）ただし、ｊは複素数であるか
らｊ２−−１の関係がある。又、Ｒａ［（ｊｌｌＴ）３
］、　Ｒｂ［（ｊωＴ）３１はｊωＴの３乗以降の項で
ある。

α１を自由パラメタとし、ｊ６＋Ｔの一次の項までの係
数を比較すると、 ｃ　１）−１−ｃ　１＝　（ａ　１−１　１　）　　　
　　　−−・（１６）ｃｔ−（−α□＋１）／２　　　
・・・・・・（１７）となる。式（１６）　（１７）の
連立方程式を解くとＣｏ−（α　１−ト　３　）　／　
２　　　　　　　　　　　　　・・・　・・・　（１８
〉ＣＩ−（（２ｔ　　ｔ　）　／　２　　　　　　・−
−１１９）なる関係式が得られる。フィルタが安定であ
るためには式（１２）の極が単位円の中に存在すること
が必要十分条件であるから、 ＩαＩ　１〈１　　　　　　　　　　　　・−・−１２
０＞である３ なお、式（２０）の範囲を満足する特殊な例としてα１
−０と置くと、式（１３）から第２図に示ず７８次（β
−２）のＡｄａｍｓ−Ｂａｓｈｆｏｒ日１法の夕・リア
係数を持つＦＩＲディジタルフィルタ３ｂを容易に実現
できることが分かる。

〔発明の効果〕

以上詳細に説明したように、本発明による一次ＩＴＲデ
ィジタルフィルタを用いた信号処理方式は、サンプラー
とホールド回路との間に比較的構成の簡単な一次ＩＩＲ
ディジタルルタを使用し、タップ係数に所定の関係を設
定することにより、Ａｄａｍｓ−Ｂａｓｈｆｏｒｔｈ法
の数値計算アルゴリズムによりタップ係数が定まるＦＩ
Ｒディジタルフィルタの遅延素子数を増加させた極限（
β→ω）の周波数特性を近似することができる。この−
次１■Ｒディジタルフィルタは一つのパラメータ（α１
）ですべてのタップ係数を決定することができ、ディジ
タルフィルタの次数１回路構成、タップ係数の組み合わ
せを試行錯誤で決定する必要がなく、対象物からの信号
形態に対応して容易に安定な動作を保証できるフィルタ
を設計可能なため、設計工数を大幅に削減ができる効果
がある。又、タップ係数を決めるパラメータα１をＯと
すると、二二次のＡｄａｍｓ−Ｂａｓｈｆｏｒｔｈ法の
タップ係数を持つＦ　Ｉ　Ｒディジタルフィルタを容易
に構成できる。更に、一つのパラメータを動かすことに
よりフィルタ特性の変更が容易にできるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図においてタップ係数α、を０とした場合の
ブロック図、第３図はＦＩＲ，ディジタルフィルタを用
いた信号処理方式のブロック図、第４図はＦＩＲディジ
タルフィルタのタップ係数とＡｄａｍｓ−Ｂａｓｈｆｏ
ｒｔｈ法の係数との関係の説明図、第５図はＦＩＲディ
ジタルフィルタの遅延素子数と計算精度の関係の説明図
、第６図はＦＩＲディジタルフィルタを用いた場合のゲ
イン対周波数関係を示す特性図、第７図は位相対周波数
関係の示す特性図、第８図は従来のテイジタル信号処理
方式の基本的な構成を示すブロック図、第９図は第８図
のディジタルフィルタを用いた一般的なディジタル信号
処理１ｊ式のブロック図である。 １・・・・・・対象物、２・・・・・・サンプラー、３
−・・−ディジタｌレフィルり、３ａ・・・・・・−次
丁Ｔ　Ｒデイシタフレフィルタ、３ｂ・・・・−・ユ次
１”　ｉ　Ｆ？、ディジタルフィルタ、３Ｃ・・・・・
・ＦＩＲ，ディジタルフィルタ、４・・・・・・ホール
ド回路。

Claims (1)

1. 【特許請求の範囲】 アナログ信号をサンプリングしディジタル信号に変換し
   て出力するサンプラーと、１個の遅延素子とその前後に
   配置された第１及び第２の加算器とを有しディジタル入
   力信号に演算処理を施す一次ＩＩＲディジタルフィルタ
   と、その出力をアナログ信号に変換する零次のホールド
   回路とを含む一次ＩＩＲディジタルフィルタを用いた信
   号処理方式において、前記一次ＩＩＲディジタルフィル
   タの入力と前記第１の加算器との間のタップ係数Ｃ＿０
   及び入力と前記第２の加算器との間のタップ係数Ｃ＿１
   とを、前記遅延素子の出力と前記第１の加算器との間の
   タップ係数α＿１に対して Ｃ＿０＝（α＿１＋３）／２、Ｃ＿１＝（α＿１−１）
   ／２に設定し、タップ係数α＿１を｜α＿１｜＜１とし
   たことを特徴とする一次ＩＩＲディジタルフィルタを用
   いた信号処理方式。