JPH04178047A - スキュー補償方式 - Google Patents
スキュー補償方式Info
- Publication number
- JPH04178047A JPH04178047A JP2306686A JP30668690A JPH04178047A JP H04178047 A JPH04178047 A JP H04178047A JP 2306686 A JP2306686 A JP 2306686A JP 30668690 A JP30668690 A JP 30668690A JP H04178047 A JPH04178047 A JP H04178047A
- Authority
- JP
- Japan
- Prior art keywords
- skew
- circuit
- group
- data
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
並列伝送データのスキュー補償を行うスキュー補償方式
に関し、 スキューを補償することで、良好な並列データの伝送を
行うことができるスキュー補償方式を提供することを目
的とし、 送信側からの予め決めてある固定データを受信し最も位
相の進んたデータに対する遅れ量を検出するスキュー測
定用信号パターン検出回路兼スキュー値検出回路と、該
スキュー測定用信号パターン検出回路で検出した各遅れ
量に基づいて該遅れ量か補償されるような制御信号を出
力する制御回路と、そのパラレル出力のうち前記制御信
号によりスキュー補償されたデータを選択して出力する
スキュー補償回路を備え、 スキュー補償されたデータを得るように構成する。
に関し、 スキューを補償することで、良好な並列データの伝送を
行うことができるスキュー補償方式を提供することを目
的とし、 送信側からの予め決めてある固定データを受信し最も位
相の進んたデータに対する遅れ量を検出するスキュー測
定用信号パターン検出回路兼スキュー値検出回路と、該
スキュー測定用信号パターン検出回路で検出した各遅れ
量に基づいて該遅れ量か補償されるような制御信号を出
力する制御回路と、そのパラレル出力のうち前記制御信
号によりスキュー補償されたデータを選択して出力する
スキュー補償回路を備え、 スキュー補償されたデータを得るように構成する。
［産業上の利用分野］
本発明は、並列伝送データのスキュー補償を行うスキュ
ー補償方式に関する。
ー補償方式に関する。
並列データの伝送において、伝送距離が長い場合、また
は伝送速度が速い場合には各データ間に生しるスキュー
が問題となる場合かある。このような場合にはスキュー
を補償して良好な並列データの伝送を行う必要かある。
は伝送速度が速い場合には各データ間に生しるスキュー
が問題となる場合かある。このような場合にはスキュー
を補償して良好な並列データの伝送を行う必要かある。
［従来の技術］
例えば、第３図に示すように、送信側から送信されてき
た並列データＤＯ〜Ｄｎをレシーバ１゜２に入力し、レ
シーバ１，２からクロックがそれぞれ入力するフリップ
フロップ３，４に入力する場合に、第４図に示すように
、クロックの立上りまでにデータか確定していなければ
ならないセットアツプ時間ｔｓおよびクロックの立上り
からデータが確定していなければならないホールド時間
ｔｈに対する位相余裕がスキューの発生によって小さく
なる。
た並列データＤＯ〜Ｄｎをレシーバ１゜２に入力し、レ
シーバ１，２からクロックがそれぞれ入力するフリップ
フロップ３，４に入力する場合に、第４図に示すように
、クロックの立上りまでにデータか確定していなければ
ならないセットアツプ時間ｔｓおよびクロックの立上り
からデータが確定していなければならないホールド時間
ｔｈに対する位相余裕がスキューの発生によって小さく
なる。
従来ては、例えばロジックアナライザなどを用いてスキ
ューを測定し、スキューが一定値以内ならば、スキュー
補償を行わすに、並列データの伝送を行っていた。
ューを測定し、スキューが一定値以内ならば、スキュー
補償を行わすに、並列データの伝送を行っていた。
［発明が解決しようとする課題］
しかしなから、このような従来の並列データの伝送方式
においては、各種の原因によりスキューが生じた場合に
スキューを補償しないため、良好な並列データの伝送を
実現することかできないという問題点かあった。また、
スキューによる伝送距離の限界、あるいは伝送速度の上
限か存在した。
においては、各種の原因によりスキューが生じた場合に
スキューを補償しないため、良好な並列データの伝送を
実現することかできないという問題点かあった。また、
スキューによる伝送距離の限界、あるいは伝送速度の上
限か存在した。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、スキューを補償することて、より長距離て
より高速な、良好な並列データの伝送を実現することか
できるスキュー補償方式を提供することを目的としてい
る。
のであって、スキューを補償することて、より長距離て
より高速な、良好な並列データの伝送を実現することか
できるスキュー補償方式を提供することを目的としてい
る。
［課題を解決するための手段］
第１図は本発明の原理説明図である。
第１図において、２３は送信側からの予め決めてある固
定データを受信し最も位相の進んだデータに対する遅れ
量を検出するスキュー測定用信号パターン検出回路兼ス
キュー値検出回路、２５は該スキュー測定用信号パター
ン検出回路兼スキュー値検出回路２３で検出した各遅れ
量に基づいて該遅れ量が補償されるような制御信号を出
力する制御回路、２７はそのパラレル出力のうち前記制
御信号により位相補償されたデータを選択して出力する
スキュー補償回路である。
定データを受信し最も位相の進んだデータに対する遅れ
量を検出するスキュー測定用信号パターン検出回路兼ス
キュー値検出回路、２５は該スキュー測定用信号パター
ン検出回路兼スキュー値検出回路２３で検出した各遅れ
量に基づいて該遅れ量が補償されるような制御信号を出
力する制御回路、２７はそのパラレル出力のうち前記制
御信号により位相補償されたデータを選択して出力する
スキュー補償回路である。
［作用］
本発明においては、送信側からの予め決めてある固定デ
ータを受信し、最も位相の進んだデータに対するデータ
間の遅れ量を検出し、この遅れ量に基づいて遅れ量を補
償するような制御信号をスキュー補償回路に与える。ス
キュー補償回路はそのシフトレジスタのパラレル出力の
うち与えられた制御信号によりスキュー補償されたデー
タを選択して出力する。
ータを受信し、最も位相の進んだデータに対するデータ
間の遅れ量を検出し、この遅れ量に基づいて遅れ量を補
償するような制御信号をスキュー補償回路に与える。ス
キュー補償回路はそのシフトレジスタのパラレル出力の
うち与えられた制御信号によりスキュー補償されたデー
タを選択して出力する。
したがって、並列データの伝送において、各種の原因に
よりスキューが生しても、これを補償することかできる
ので、良好な並列データの伝送を実現することかできる
。
よりスキューが生しても、これを補償することかできる
ので、良好な並列データの伝送を実現することかできる
。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第２図は本発明の一実施例を示す図である。
第２図において、１１は送信側のスキュー測定用信号パ
ターン生成回路であり、スキュー測定用信号パターン生
成回路１１はスキュー測定用の固定データを生成する。
ターン生成回路であり、スキュー測定用信号パターン生
成回路１１はスキュー測定用の固定データを生成する。
スキュー測定用の固定データとしては、例えば並列の全
ビットに同一のデータストリームを送り、そのデータと
しては、入力のデータとしてあり得ないようにあらかし
め決められた“０”連続と“１”連続の繰り返し信号が
ある。
ビットに同一のデータストリームを送り、そのデータと
しては、入力のデータとしてあり得ないようにあらかし
め決められた“０”連続と“１”連続の繰り返し信号が
ある。
１２は切換制御回路であり、切換制御回路１２は入力デ
ータと固定データの切換制御を行う。
ータと固定データの切換制御を行う。
切換制御回路１２て切換えられた入力データまたは固定
データはドライバ群１３によって伝送路］４から受信側
に送信される。
データはドライバ群１３によって伝送路］４から受信側
に送信される。
１５は受信側のレシーバ群であり、レシーバ群１５は送
信側のトライバ群１３からのデータを受信し、フリップ
フロップ群１６に出力する。フリップフロップ群１６の
各出力はオア回路１７を介してラッチ回路１８でラッチ
され、ラッチ回路１８の出力によってクロックカウンタ
群１９がカウントをスタートする。オア回路１７に入力
する前のフリップフロップ群１６の立下り信号ｓＰＯ〜
ＳＰｎはクロックカウンタ群１９にそれぞれ入力し、ク
ロックカウンタ群１９のカウントをストップさせる。
信側のトライバ群１３からのデータを受信し、フリップ
フロップ群１６に出力する。フリップフロップ群１６の
各出力はオア回路１７を介してラッチ回路１８でラッチ
され、ラッチ回路１８の出力によってクロックカウンタ
群１９がカウントをスタートする。オア回路１７に入力
する前のフリップフロップ群１６の立下り信号ｓＰＯ〜
ＳＰｎはクロックカウンタ群１９にそれぞれ入力し、ク
ロックカウンタ群１９のカウントをストップさせる。
したがって、クロックカウンタ群１９は最も位相の進ん
だデータ（０〜ｎ）に対する遅れ量を測定することにな
る。クロックカウンタ群１９の各カウント値はメモリ２
０に記憶される。
だデータ（０〜ｎ）に対する遅れ量を測定することにな
る。クロックカウンタ群１９の各カウント値はメモリ２
０に記憶される。
２１はクロックソースであり、クロックソース２１はフ
リップフロップ群１６、クロックカウンタ群１９および
後述するシフトレジスタ群２２にクロックを供給する。
リップフロップ群１６、クロックカウンタ群１９および
後述するシフトレジスタ群２２にクロックを供給する。
クロックソース２１の周波数は伝送するデータレートよ
り高く設定する。補償するスキューのステップ値により
との程度高くするかについて決定するが、ここではデー
タレートの１０倍程度とする。
り高く設定する。補償するスキューのステップ値により
との程度高くするかについて決定するが、ここではデー
タレートの１０倍程度とする。
フリップフロップ群１６、オア回路１７、ラッチ回路１
８、クロックカウンタ群１９、メモリ２０およびクロッ
クソース２１が全体としてスキュー測定用信号パターン
を検８するスキュー測定用信号パターン検出回路兼スキ
ュー値検出回路２３を構成している。
８、クロックカウンタ群１９、メモリ２０およびクロッ
クソース２１が全体としてスキュー測定用信号パターン
を検８するスキュー測定用信号パターン検出回路兼スキ
ュー値検出回路２３を構成している。
２２はシフトレジスタ群であり、シフトレジスタ群２２
はフリップフロップ群１６にそれぞれ接続され、フリッ
プフロップ群１６と同一のクロックで動作する。シフト
レジスタ群２２の各パラレル出力はアンド回路群２４に
それぞれ入力し、また、アンド回路群２４には制御回路
２５からのゲート信号が入力する。制御回路２５は、メ
モリ２０に記憶されたクロックカウンタ群１９からの各
カウント値に基→いて遅れ量を補償するように、所定の
ゲート信号をアンド回路群２４に送る。
はフリップフロップ群１６にそれぞれ接続され、フリッ
プフロップ群１６と同一のクロックで動作する。シフト
レジスタ群２２の各パラレル出力はアンド回路群２４に
それぞれ入力し、また、アンド回路群２４には制御回路
２５からのゲート信号が入力する。制御回路２５は、メ
モリ２０に記憶されたクロックカウンタ群１９からの各
カウント値に基→いて遅れ量を補償するように、所定の
ゲート信号をアンド回路群２４に送る。
制御回路２５からのゲート信号によりアンド回路群２４
のうちの１つがオンとなり、スキュー補償されたデータ
がオア回路２６より出力される。
のうちの１つがオンとなり、スキュー補償されたデータ
がオア回路２６より出力される。
シフトレジスタ群２２には図示していないが、アンド回
路群２４およびオア回路２６がそれぞれ接続されている
。シフトレジスタ群２２、アンド回路群２４およびオア
回路２６が全体としてスキュー補償を行うスキュー補償
回路２７を構成している。
路群２４およびオア回路２６がそれぞれ接続されている
。シフトレジスタ群２２、アンド回路群２４およびオア
回路２６が全体としてスキュー補償を行うスキュー補償
回路２７を構成している。
次に、動作を説明する。
まず、送信側のスキュー測定用信号パターン生成回路１
】で固定データを生成し、切換制御回路１２で固定デー
タに切り換え、ドライバ群１３を同一のデータ（オール
“０”−“１”）で駆動する。
】で固定データを生成し、切換制御回路１２で固定デー
タに切り換え、ドライバ群１３を同一のデータ（オール
“０”−“１”）で駆動する。
受信側では送信側のドライバ群１３からのデータを伝送
路１４を介してレシーバ群１５で受信し、フリップフロ
ップ群１６てサンプリングする。フリップフロップ群１
６の各出力はオア回路１７を経てラッチ回路１８でラッ
チされ、このラッチ出力によってクロックカウンタ群１
９のカウントをスタートさせる。すなわち、全データ０
〜ｎのうち一番早く “１”になったタイミングでクロ
ックカウンタ群１９のカウントをスタートさせる。そし
て、フリップフロップ群１６の立下り信号ＳＰＯ〜ＳＰ
ｎによってクロックカウンタ群１９のカウントをストッ
プさせる。
路１４を介してレシーバ群１５で受信し、フリップフロ
ップ群１６てサンプリングする。フリップフロップ群１
６の各出力はオア回路１７を経てラッチ回路１８でラッ
チされ、このラッチ出力によってクロックカウンタ群１
９のカウントをスタートさせる。すなわち、全データ０
〜ｎのうち一番早く “１”になったタイミングでクロ
ックカウンタ群１９のカウントをスタートさせる。そし
て、フリップフロップ群１６の立下り信号ＳＰＯ〜ＳＰ
ｎによってクロックカウンタ群１９のカウントをストッ
プさせる。
これにより、クロックカウンタ群１９は、最も位相の進
んだデータに対するデータ間の遅れ量を測定することか
できる。
んだデータに対するデータ間の遅れ量を測定することか
できる。
クロックカウンタ群１９の各カウント値はメモリ２０に
それぞれ記憶され、各データのスキュー補償に使用する
。
それぞれ記憶され、各データのスキュー補償に使用する
。
制御回路２５は、メモリ２０に記憶された各カウント値
に基づいて、カウント値が最小のものを基準として遅れ
量を補償するように、Ｈレベルのゲート信号をアンド回
路群２４に送る。
に基づいて、カウント値が最小のものを基準として遅れ
量を補償するように、Ｈレベルのゲート信号をアンド回
路群２４に送る。
シフトレジスタ群２２の各パラレル出力が入力するアン
ド回路群２４のうち、制御回路２５からゲート信号によ
ってその１つをオンとしてオア回路２６よりスキュー補
償されたデータを出力する。
ド回路群２４のうち、制御回路２５からゲート信号によ
ってその１つをオンとしてオア回路２６よりスキュー補
償されたデータを出力する。
このように、並列データの伝送において、各種の原因に
よって生したスキューを補償することができるので、良
好な並列データ伝送を実現することができる。
よって生したスキューを補償することができるので、良
好な並列データ伝送を実現することができる。
なお、装置電源投入時に必ずこのシーケンスを通るので
、スキュー値の経年変化にも問題なく対応することがで
きる。また、装置環境温度の変化により、スキュー値が
変化して伝送が正常に行えなくなった場合には、スキュ
ー補償値の再設定のシーケンスに入るので、温度変動に
も対応することができる。
、スキュー値の経年変化にも問題なく対応することがで
きる。また、装置環境温度の変化により、スキュー値が
変化して伝送が正常に行えなくなった場合には、スキュ
ー補償値の再設定のシーケンスに入るので、温度変動に
も対応することができる。
本実施例では、スキニー測定用信号パターンの立ち上が
りから立ち下がりまでのクロックをカウントして動作す
るように説明したが、最早の立ち上がりに対する個々の
データの立ち上りへのクロックのカウント、又は、最早
の立ち下がりに対する個々のデータの立ち下がりへのク
ロックのカウントで動作させることも、当然可能である
。
りから立ち下がりまでのクロックをカウントして動作す
るように説明したが、最早の立ち上がりに対する個々の
データの立ち上りへのクロックのカウント、又は、最早
の立ち下がりに対する個々のデータの立ち下がりへのク
ロックのカウントで動作させることも、当然可能である
。
［発明の効果］
以上説明してきたように、本発明によれば、並列データ
を伝送するとき、スキューが生してもこれを補償するこ
とができるので、良好な並列データ伝送を実現すること
ができる。さらに、同一の伝送路を用いても、本補償方
式を採用することにより、伝送距離、伝送速度の向上が
可能となる。
を伝送するとき、スキューが生してもこれを補償するこ
とができるので、良好な並列データ伝送を実現すること
ができる。さらに、同一の伝送路を用いても、本補償方
式を採用することにより、伝送距離、伝送速度の向上が
可能となる。
第１図は本発明の原理説明図、
第２図は本発明の一実施例を示す図、
第３図は従来の並列データ伝送の説明図、第４図はセッ
トアツプ時間とホールド時間の説明図である。 図中、 １１・・・スキュー測定用信号パターン生成回路、１２
・・・切換制御回路、 １３・・・ドライバ群、 １４・・・伝送路、 １５・・・レシーバ群、 １６・・・フリップフロップ群、 １７・・・オア回路 １８・・・ラッチ回路、 １９・・・クロックカウンタ群、 ２０・・・メモリ、 ２１・・・クロックソース、 ２２・・・シフトレジスタ群、 ２３・・・スキュー測定用信号パターン検出回路兼スキ
ュー検出回路、 ２４・・・アンド回路群、 ２５・・・制御回路、 ２６・・・オア回路、 ２７・・・スキュー補償回路。
トアツプ時間とホールド時間の説明図である。 図中、 １１・・・スキュー測定用信号パターン生成回路、１２
・・・切換制御回路、 １３・・・ドライバ群、 １４・・・伝送路、 １５・・・レシーバ群、 １６・・・フリップフロップ群、 １７・・・オア回路 １８・・・ラッチ回路、 １９・・・クロックカウンタ群、 ２０・・・メモリ、 ２１・・・クロックソース、 ２２・・・シフトレジスタ群、 ２３・・・スキュー測定用信号パターン検出回路兼スキ
ュー検出回路、 ２４・・・アンド回路群、 ２５・・・制御回路、 ２６・・・オア回路、 ２７・・・スキュー補償回路。
Claims (1)
- 【特許請求の範囲】 送信側からの予め決めてある固定データを受信し最も位
相の進んだデータに対する遅れ量を検出するスキュー測
定用信号パターン検出回路兼スキュー値検出回路（２３
）と、該スキュー測定用信号パターン検出回路兼スキュ
ー値検出回路（２３）で検出した各遅れ量に基づいて該
遅れ量が補償されるような制御信号を出力する制御回路
（２５）と、そのパラレル出力のうち前記制御信号によ
りスキュー補償されたデータを選択して出力するスキュ
ー補償回路（２７）を備え、 スキュー補償されたデータを得ることを特徴とするスキ
ュー補償方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306686A JPH04178047A (ja) | 1990-11-13 | 1990-11-13 | スキュー補償方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306686A JPH04178047A (ja) | 1990-11-13 | 1990-11-13 | スキュー補償方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04178047A true JPH04178047A (ja) | 1992-06-25 |
Family
ID=17960095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306686A Pending JPH04178047A (ja) | 1990-11-13 | 1990-11-13 | スキュー補償方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04178047A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336192B1 (en) | 1998-02-16 | 2002-01-01 | Nippon Telegraph And Telephone Corporation | Parallel redundancy encoding apparatus |
| US7376190B2 (en) | 2003-04-08 | 2008-05-20 | Renesas Technology Corp. | Asynchronous data transmitting apparatus |
| JP2008172657A (ja) * | 2007-01-15 | 2008-07-24 | Kawasaki Microelectronics Kk | 受信装置 |
| JP2008235986A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 光パケットスイッチング装置および光スイッチ制御方法 |
| JP2010233225A (ja) * | 2010-04-09 | 2010-10-14 | Fujitsu Component Ltd | 自動調整システム、自動調整装置及び自動調整方法 |
-
1990
- 1990-11-13 JP JP2306686A patent/JPH04178047A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336192B1 (en) | 1998-02-16 | 2002-01-01 | Nippon Telegraph And Telephone Corporation | Parallel redundancy encoding apparatus |
| US6557110B2 (en) | 1998-02-16 | 2003-04-29 | Nippon Telegraph And Telephone Corporation | Channel-to-channel skew compensation apparatus |
| US7376190B2 (en) | 2003-04-08 | 2008-05-20 | Renesas Technology Corp. | Asynchronous data transmitting apparatus |
| US7515639B2 (en) | 2003-04-08 | 2009-04-07 | Renesas Technology Corp. | Asynchronous data transmitting apparatus |
| JP2008172657A (ja) * | 2007-01-15 | 2008-07-24 | Kawasaki Microelectronics Kk | 受信装置 |
| JP2008235986A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 光パケットスイッチング装置および光スイッチ制御方法 |
| JP2010233225A (ja) * | 2010-04-09 | 2010-10-14 | Fujitsu Component Ltd | 自動調整システム、自動調整装置及び自動調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359630A (en) | Method and apparatus for realignment of synchronous data | |
| US7143312B1 (en) | Alignment of recovered clock with data signal | |
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| US6735732B2 (en) | Clock adjusting method and circuit device | |
| JPH0329438A (ja) | デジタル・データ転送回路 | |
| US6272439B1 (en) | Programmable delay path circuit and operating point frequency detection apparatus | |
| JPWO2003032567A1 (ja) | シリアルデータ伝送装置 | |
| US8395946B2 (en) | Data access apparatus and associated method for accessing data using internally generated clocks | |
| JP3278621B2 (ja) | データ伝送装置 | |
| JP2000151567A (ja) | 同期検出方法及び装置、並びに位相同期方法及び装置 | |
| JP2744094B2 (ja) | ディジタルシステム | |
| US7062688B2 (en) | Updating high speed parallel I/O interfaces based on counters | |
| US20030223523A1 (en) | Signal-controlling apparatus and image-forming apparatus | |
| US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
| US4327442A (en) | Clock recovery device | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 | |
| JPH09139730A (ja) | エラステックストア | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPH08329000A (ja) | 情報処理装置 | |
| KR100373333B1 (ko) | 비동기전달모드 셀 동기 신호의 오류 검출 장치 | |
| JPH0514330A (ja) | 遅延時間変動補償システム | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| JPH08320734A (ja) | 情報処理装置の内蔵時計 | |
| JPH09288148A (ja) | リニアリティ・チェック回路 |