JPH04178633A

JPH04178633A - 半導体回路の形成方法

Info

Publication number: JPH04178633A
Application number: JP2306269A
Authority: JP
Inventors: Kinya Kato; 加藤　謹矢; Kenji Nakazawa; 中沢　憲二; Shiro Suyama; 史朗陶山; Keiji Tanaka; 敬二田中; Shigenobu Sakai; 酒井　重信
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1990-11-14
Filing date: 1990-11-14
Publication date: 1992-06-25
Anticipated expiration: 2014-03-08
Also published as: JP2866730B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体回路の形成方法に係り、特に、基板の材
質に制約のない半導体回路の形成方法に関する。

［従来の技術１液晶デイスプレィ（ＬＣＤ）に代表される薄型で低消費
電力の平面型表示装置（デイスプレィ）の研究開発が盛
んである。これらのデイスプレィでは、配線が形成され
た基板、または高表示品質を得るために、能動素子（ア
モルファスＳ１薄膜トランジスタ（ａ−３ｉ　　ＴＦＴ
）や多結晶Ｓ１薄膜トランジスタ［ｐｏｌｙ　−Ｓ　ｉ
　　Ｔ　Ｆ　７Ｎ　）を作り込んだアクティブマトリク
ス基板が必要であり、配線やアクティブマトリクスが形
成される基板材料にはガラスが用いられるのが一般的で
あった。

しかし、ガラスではその耐熱温度に制約があり、上記配
線や能動素子の製作に大きな制約を課していた。すなわ
ち、安価なガラスの耐熱温度は概して低く、また能動素
子に悪影響を与えるアルカリ金属の含有が避けられない
。このため、不純物含有が少なく、耐熱温度の高い安価
なガラス基板の開発が要請されているが、これらの要求
を満たすガラスの開発がままならない。一方、ガラス基
板を用いるとその剛性のためデイスプレィを未使用時に
小さく折り畳んでおくことができない問題があった。し
たがって、未使用時には小さく折り畳むことができるフ
レキシブル基板を用いたデイスプレィの出現が待望され
ている。

基板の制約を取り除く技術としては、１９８９年のイン
ターナショナルエレクトヨシ　デバイスミーディング（
Ｉｎｔｅｒｎａｔｉｏｎａ、Ｉ　ＥｌｅｃｔｒｏｎＤｅ
ｖｉｃｅ　Ｍｅｅｔｉｎｇ　（ＩＥＤＭ））にデバイス
転載技術が報告されている（ケイ・スミヨシ（Ｋ、　Ｓ
ｕｍｉｙｏｓｈｉ、）他、［デバイス　レイア　トラン
スフアートポリ−シリコンティーエフティーアレイ　フ
ォーハイ　レゾル−ジョン　リキッドクリスタルプロジ
ェクタ−（”ＤＥＶＩＣＥ　ＬＡＹＥＲＴＲＡＮＳＦＥ
ＲＥＤ　ＰＯＬＹ−５ｉＴＦＴ　　ＡＲＲＡＹ　　ＦＯ
ＲＨｌ（Ｊ　　ＲＥＳＯＬＵＴＩＯＮ　　ＬＴＱＩＪＩ
ＤＣＲＹＳＴＡＬ　ＰＲＯＪＥＣＴＯＲ”）Ｊ　、アイ
イーデイ−エム（ＩＥＤＭ）８９．　ｐ、１６５．１９
８９）。

１発明が解決しようとする課題］上記の技術は８１基板上に酸化膜（ＳｉＣ，膜）を介し
てアクティブマトリクスを製作したのち、別の基板と張
り合わせ、その後８１基板を研磨工程で除去するもので
ある。研磨工程ではＳｌより８１０１の研磨速度が小さ
いため、Ｓ１０．が現われたところで研磨を止めること
ができ、結果として８１基板」−に形成したデバイスを
別の基板上に転載することができる。上記報告では同じ
工程を２回用い、まず別のＳｉ基板に転載したのち、次
にガラス基板に転載している。これは、デバイスの天地
反転を防止するためで本質ではない。この方法では、ア
クティブマトリクスを製作する基板として耐熱温度の高
いＳ】基板を用いることができるため、マトリクス製作
における製作温度の制約が少なく、高温度で高性能のＴ
ＦＴの作製を可能にする利点があるが、研磨を用いて転
載を行うため、剛性のないフレキシブル基板に転載しよ
うとするとＳｉ基板が研磨により薄くなるにしたがって
基板が変形し、研磨が均一にできないという根本的問題
があった。さらに、コストの高い研磨装置を準備しなけ
ればならない問題があった。

本発明の目的は、上記問題を解決し、基板に対する制約
のない回路の転載方法を提供することにある。

［課題を解決するための手段］本発明は、基板上に形成した回路と基板との間に介在さ
せた膜をエツチングで除去する方法を用いる。この膜の
エツチング速度が大きく、製作した回路、デバイスや基
板に対してこの膜を選択的に除去できれば回路、デバイ
スの転載が可能である。

すなわち、本発明の半導体回路の形成方法は、第１の膜
、または第１の膜および少なくとも１層の第２の膜を介
して回路を形成した第１の基板を上記回路を形成した側
で第２の基板に張り合わせたのち、上記第１の膜をエツ
チングにより除去することにより」二記回路を上記第２
の基板上に転載することを特徴とする。

し作用］本発明では、回路を形成する基板に耐熱温度が高い基板
や、回路に悪影響を与える物質を含まない基板を用いる
ことができ、基板の制約を少なくすることができる。ま
た、回路を転載するのに、従来技術のように研磨を行わ
なくて済むので、コストの高い研磨装置が不用であり、
かつ剛性のないフレキシブル基板に転載しようとする場
合も基板が変形する問題もない。

［実施例］実施例１第１図（ａ）〜（ｆ）は、本発明の半導体回路の形成方
法の第１の実施例の工程断面図である。

本実施例では、例えば４インチ径の８１の第１の基板上
に回路としてアクティブマトリクスを形成し、ポリエチ
レンテレフタレート（ＰＵＴ）の第２の基板上に転載し
た例を示す。

まず、第１図（ａ）に示すように、Ｓｉの第１の基板ｌ
ｌ上に第１の膜１２としてモリブデン膜を約〕μｍ堆積
する。次いで、（ｂ）に示すように、製作工程中にモリ
ブデン膜１２が酸化性雰囲気に曝されないよう、第２の
膜１３としてＳｉ、Ｏ，膜を堆積したのち、通常のアク
ティブマトリクス製作法でａ−３ｉを用いたＴＦＴ１７
およびＩＴ○（酸化インジウム錫）の画素電極１８、Ａ
１の配線を形成し、アクティブマトリクス１４を製作す
る。次いで、（ｃ）に示すように、例えばエポキシ系の
接着剤１５をアクティブマトリクス１４上に塗布し、（
ｄ）に示すように第２の基板］６としてＰＥＴＭを回路
上に張り合わせる。

その後、過酸化水素水中に浸漬し、（ｅ）に示すように
モリブデン膜１２をエツチングする。このとき、エツチ
ング速度を向上させるためエツチング液は加熱した。こ
のようにしてエツチングを進行させてモリブデン膜１２
を完全に除去し、最後に（ｆ）に示すように第１の基板
１１が完全に離れれば完成する。

ここでモリブデンを第１の膜１２に用いたのは酸化性雰
囲気に弱く、過酸化水素水への浸漬により容易にエツチ
ング除去できること、過酸化水素水はＳｌ、５１０３、
Ａｌ、ＩＴＯ等アクティブマトリクス製作に用いた材料
を全くエツチングしないため、きわめて高い選択エツチ
ング性を有するためである。また、第２の膜１３を設け
たのは、モリブデン膜１２がアクティブマトリクス製作
時に酸化性雰囲気に直接曝されないようにするためであ
る。

こののち、この基板（第２の基板１６）と対向電極を形
成したＰＥＴからなる対向基板を高分子分散型液晶を挾
んで張り付け、デイスプレィを完成さセた。このデイス
プレィを表示させたところ、ガラス基板上に形成したの
と同等な表示特性か得られることを確認した、また、こ
のデイスプレィはフしキシプル性があり、適度な曲げに
は酎えられることが分かった。したがって、未使用時に
は小さく折り畳むことができるデイスブしイを実現する
ことができる。

実施例２実施例１のモリブデン膜１２の代わりにモリブデン膜形
成時に酸素を含有したガスでスパッタしたモリブデン膜
を用いた。このため、モリブデン膜は酸素を高濃度に含
んでいる。酸素を高濃度に含むモリブデン膜はモリブデ
ン膜より過酸化水素水でのエツチング速度が大きい。そ
の後の工程は実施例１と同様とした。この結果、第１図
（ｅ）でのモリブデン膜の除去がきわめて高速度に行わ
れる効果があった。特性等は全く同じであった。

実施例３実施例１の第１の膜１２として、モリブデン膜の代わり
にＣａＦ、（弗化カルシウム）膜を用いた。この材料は
単結晶Ｓｉ基板上にエピタキシャル成長させることがで
き、さらにＣａＦ、上に８１をエピタキシャル成長させ
ることができる。

本実施例ではエピタキシャル成長させたＳ１膜をＴＰＴ
の活性層として用いてアクティブマトリクスを製作した
。第２の基板としてＰＥＴ膜を張り合わせ、希釈弗酸で
ＣａＦ、を除去した。ＣａＦｔは希釈弗酸で容易にエツ
チングでき、実施例１および２と同様にアクティブマト
リクスを第２の基板に転載できた。本実施例では、第２
の膜１３（ＳｉＣ，膜〕は形成しなかった。その後の工
程は実施例１と同様にしてデイスプレィを製作した。

その結果、表示特性が得られることを確認した。

実施例４第２図（ａ）は、本発明の第４の実施例を示す図、第２
図（ｂ）は、第２図（ａ）の要部拡大断面図である。実
施例１で述べた手法で多数の８１基板を第１の基板４１
としてその上にアクティブマトリクスを製作し、これら
を第２図（ａ）に示すようにＰＥＴの第２の基板４２上
に張り合わせた。その後、実施例１と同様にしてアクテ
ィブマトリクスを第２の基板」−４２に転載した。その
後、第２図（ｂ）に示すように、フォトプロセスにより
スルーホール４３を開口し、その後金属膜を堆積し、フ
ォトプロセスを用いて各アクティブマトリクスを接続す
る金属配線４４とした。この結果、個々のアクティブマ
トリクスを接続した大面積のアクティブマトリクスを完
成できた。

こののち、この基板（第２の基板４２）と対向電極を形
成したＰＥＴからなる対向基板を高分子分散型液晶を挾
んで張り付け、デイスプレィを完成させた。このデイス
プレィを表示させたところ、表示特性が得られることを
確認した。

スルーホール４３と配線４４の形成は低温で行えるため
、ＰＥＴ基板（４２）のような耐熱温度の低い基板上で
も問題なく行うことができた。また、配線の形成はスク
リーン印刷でも可能であった。

このように、回路を分割して形成し、それらを大面積基
板上に転載することにより、容易に大面積基板上に大規
模な回路を形成できる。この場合、分割された回路は大
面積基板に張り合わせる前に個別の試験により選別でき
、良品のみを転載することができるので、大規模回路の
製造歩留まりを上げることかできる。

実施例５第３図は、本発明の第５の実施例を示す図である。実施
例１で述べたのと同様な手法で８１基板を第１の基板５
１としてその上にシフトレジスタからなるアクティブマ
トリクスの駆動回路５３をｐｏｌｙ−３ｉ　　Ｔ　Ｆ　
Ｔで形成し、第３図に示すようにａ−３ｉ　　ＴＦＴを
用いたアクティブマトリクス５４を形成したガラスの第
２の基板５２に張り合わせた。次いで、実施例１と同様
に駆動回路を第２の基板５２に転載した。その後、実施
例４と同様な手法で駆動回路５３とアクティブマトリク
スを接続した。回路動作を試験したところ、駆動回路か
らの信号がアクティブマトリクス５４に転送されている
ことを確認した。実施例１と同様にデイスプレィを完成
させ、表示動作が確認できた、実施例６第４図は、本発明の第６の実施例を示す図である。実施
例１で述べたのと同様な手法で８１基板を第１の基板と
してその上にｐｏｌｙ−５ｉで１〕チヤネル１”ＦＴ６
　］を形成し、同じく他の８１基板上にｐチャネルＴＦ
Ｔ６２を形成した。これらを第４図に示すようにガラス
の第２の基板６３に転載し、実施例４の方法で相補形Ｍ
、ＯＳ　（ＣＭ、ＯＳ）回路を構成するように接続した
。この回路を試験したところ、ＣＭＯ３動作することが
確認できた。

このように、一連の工程で製作すると工程が複雑となる
ＣＭＯ３回路を、丁１チャネルとｐチャネル部分に分割
して形成し、転載して回路を構成することにより、工程
が単純化できる。

以上説明したように、上記各実施例では、回路を形成す
る基板に耐熱温度が高い基板や、回路に悪影響を与える
物質を含まない基板を用いることができ、基板の制約を
少なくすることができる。

また、回路を転載するのに、従来技術のように研磨を行
わなくて済むので、コストの高い研磨装置が不用であり
、低コスト化を達成でき、かつ剛性のないフレキシブル
基板に転載しようとする場合も基板が変形する問題もな
い。

本発明の主旨は、容易にエツチング除去できる第１の膜
を第１の基板上に形成し、その上に回路を形成したのち
、第２の基板と張り合わせたのち、第１の膜を除去する
ことにより、回路を第２の基板上に転載することである
。第２の膜は第１の膜が回路製作時に損傷を受けるのを
防止するものである。したがって、本発明の主旨を逸脱
しない限りにおいて種々の変更が可能なことは言うまで
もなく、上記実施例において、例えば回路としてａ−３
ｉ　　ＴＦＴ、　ｐｏｌｙ−８ｉ　　ＴＦＴやエピタキ
シャル成長させたＳ］膜を用いたアクティブマトリゲス
、駆動回路を示したが、データバッファ回路等の回路で
あってもよい。第２の膜についてはＳｊＯ，膜の他にＳ
　ｌＮｘ膜等を用いることができる。接着剤は用途によ
って選べばよく、何等の制限もないことは明らかである
。

［発明の効果］以上に説明したように、本発明は高価な研磨装置を使用
することなく回路を転載できるので、低コスト化が達成
できる。また、回路を分割して形成し、それらを大面積
基板上に転載することにより、容易に大規模回路を形成
できる。このとき、分割された回路は個別の試験により
選別でき、良品のみを転載することができるので、大規
模回路の製造歩留まりを上げることができる。さらに、
一連の工程で製作すると工程が複雑となるＣＭＯ３回路
をｎチャネルとｐチャネル部分に分割して形成し、転載
して回路を構成することにより、工程が単純化できる。

【図面の簡単な説明】第１図（ａ）〜（ｆ）は、本発明の半導体回路の形成方
法の第１の実施例の工程断面図、第２図（ａ）は、本発
明の第４の実施例を示す図、第２図（ｂ）は、第２図（
ａ）の要部拡大断面図、第３図は、本発明の第５の実施
例を示す図、第４図は、本発明の第６の実施例を示す図
である。１１．４１．５１．６２・・・第１の基板１２・・・第
１の膜１３・・第２の膜１４・・・アクティブマトリクス１５・・・接着剤１６．４２．５２．６３・・・第２の基板６１・・・ｎ
チャネルＴ　Ｆ　’Ｉ” ６２・・・ｐチャネル１”ＦＴ特許出願人　日本電信電話株式会社

Claims

【特許請求の範囲】

１、第１の膜、または第１の膜および少なくとも１層の
第２の膜を介して回路を形成した第１の基板を上記回路
を形成した側で第２の基板に張り合わせたのち、上記第
１の膜をエッチングにより除去することにより上記回路
を上記第２の基板上に転載することを特徴とする半導体
回路の形成方法。