JPH04180257A - 半導体集積回路実装方法 - Google Patents
半導体集積回路実装方法Info
- Publication number
- JPH04180257A JPH04180257A JP2310356A JP31035690A JPH04180257A JP H04180257 A JPH04180257 A JP H04180257A JP 2310356 A JP2310356 A JP 2310356A JP 31035690 A JP31035690 A JP 31035690A JP H04180257 A JPH04180257 A JP H04180257A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- circuit board
- pad
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は集積回路（以後ＩＣと略す）チップの実装方
法に関するものである。
法に関するものである。
［従来の技術］
第５図は、従来のテープキャリヤ方式によりプリント基
板上に実装したＩＣチップを示す断面図である。図にお
いて、（１）はプリント基板、（２）はＩＣチップ、（
３）はＩＣチップの信号接続端子部（以下パッドという
）、（４）はＩＣチップ（２）のパッド（３）とプリン
ト基板（１）とを接続するリード、（５）はプリント基
板（１）におけるＩＣチップ（２）間を接続する配線で
ある。
板上に実装したＩＣチップを示す断面図である。図にお
いて、（１）はプリント基板、（２）はＩＣチップ、（
３）はＩＣチップの信号接続端子部（以下パッドという
）、（４）はＩＣチップ（２）のパッド（３）とプリン
ト基板（１）とを接続するリード、（５）はプリント基
板（１）におけるＩＣチップ（２）間を接続する配線で
ある。
次に動作について説明する。プリント基板上（１１に実
装されたＩＣチップ（２）において、プリント基板（１
１上の配線（５）を伝達してきた信号は、リード（４）
を経てパッド（３）から入力され、 ＩＣチップ（２）
内部の回路を伝搬しパッド（３）から出力され、プリン
ト基板（１）上の配線（５）に伝わる。
装されたＩＣチップ（２）において、プリント基板（１
１上の配線（５）を伝達してきた信号は、リード（４）
を経てパッド（３）から入力され、 ＩＣチップ（２）
内部の回路を伝搬しパッド（３）から出力され、プリン
ト基板（１）上の配線（５）に伝わる。
［発明が解決しようとする課題］
従来の半導体集積回路実装方法は、以上のように行われ
ているので、ＩＣ用パッケージ内あるいはプリント基板
上に複数個のＩＣチップ全てを平面的に実装しており実
装面積は個々のＩＣチップ面積の総和とＩＣチップ間を
接続するための配線に要する面積の和によって決定され
ていた。さらにＩＣ用パッケージ内、およびプリント基
板上の配線ルールの制約からも実装面積の縮小が困難に
なりつつあるという澗題点があった。
ているので、ＩＣ用パッケージ内あるいはプリント基板
上に複数個のＩＣチップ全てを平面的に実装しており実
装面積は個々のＩＣチップ面積の総和とＩＣチップ間を
接続するための配線に要する面積の和によって決定され
ていた。さらにＩＣ用パッケージ内、およびプリント基
板上の配線ルールの制約からも実装面積の縮小が困難に
なりつつあるという澗題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、ＩＣ用パッケージ内、あるいはプリント基板
上のＩＣを従来の方法よりさらに高密度に実装する半導
体集積回路実装方法を得ることを目的としている。
たもので、ＩＣ用パッケージ内、あるいはプリント基板
上のＩＣを従来の方法よりさらに高密度に実装する半導
体集積回路実装方法を得ることを目的としている。
［課題を解決するための手段］
この発明にかかわる実装方法は、ＩＣチップの上に他の
ＩＣチップを搭載し、パッド同士を接続したものである
。
ＩＣチップを搭載し、パッド同士を接続したものである
。
［作用］
この発明にあけるＩＣチップの実装方法は、ＩＣチップ
に他のＩＣチップを対向して搭載し、同一間隔で配置さ
れたパッド同士が接続され、ＩＣチップ間の配線を不要
とする。
に他のＩＣチップを対向して搭載し、同一間隔で配置さ
れたパッド同士が接続され、ＩＣチップ間の配線を不要
とする。
［実施例］
以下この発明に係る半導体集積回路実装方法の一実施例
を図について説明する。
を図について説明する。
第１図はプリント基板上に実装したＩＣチップの断面図
、第２図は第１図に示す接合されたＩＣチップＡ−Ｂの
上面図、第３図は第２図に示すＩＣチップＢの裏面図で
ある。図において（１）、 （３）、 （４１゜（５）
は第５図の従来例におけるものと同等であるので説明を
省略する。（１１）はＩＣチップＡ、（１３）はＩＣチ
ップＢ、（１２）はＩＣチップＢ ＋１３）の接続パッ
ド、 ＋１４）はＩ’ＣチップＡ （ＩＩ）とＩＣチッ
プＢ （１３）を互いに接合させるためのバンブ、（１
５）はＩＣチップＡ Ｎｔｌのパッドである。第１図及
び第２図に示すごと（ＩＣチップＡ （ｉｌｌ、ｒｃチ
ップＢ （１３＋を縦方向に接合する構造により、プリ
ント基板（１）上での実装面積の削減がはかれる。ここ
でＩＣチップＡ （１１）は従来例におけるＩＣチップ
（２）にパ・ソド（１５）をもたせたものである。ＩＣ
チップＡ（Ｉｌｌのパッド（１５）は、ＩＣチップＢ
（１３１の接続バ・ソド（１２）と接合させるため同間
隔で同数配置されている。また、接続パッド（１２）に
はあらかじめバンブ（１４）を設けている。
、第２図は第１図に示す接合されたＩＣチップＡ−Ｂの
上面図、第３図は第２図に示すＩＣチップＢの裏面図で
ある。図において（１）、 （３）、 （４１゜（５）
は第５図の従来例におけるものと同等であるので説明を
省略する。（１１）はＩＣチップＡ、（１３）はＩＣチ
ップＢ、（１２）はＩＣチップＢ ＋１３）の接続パッ
ド、 ＋１４）はＩ’ＣチップＡ （ＩＩ）とＩＣチッ
プＢ （１３）を互いに接合させるためのバンブ、（１
５）はＩＣチップＡ Ｎｔｌのパッドである。第１図及
び第２図に示すごと（ＩＣチップＡ （ｉｌｌ、ｒｃチ
ップＢ （１３＋を縦方向に接合する構造により、プリ
ント基板（１）上での実装面積の削減がはかれる。ここ
でＩＣチップＡ （１１）は従来例におけるＩＣチップ
（２）にパ・ソド（１５）をもたせたものである。ＩＣ
チップＡ（Ｉｌｌのパッド（１５）は、ＩＣチップＢ
（１３１の接続バ・ソド（１２）と接合させるため同間
隔で同数配置されている。また、接続パッド（１２）に
はあらかじめバンブ（１４）を設けている。
次に実装方法について説明する。第１図において、プリ
ント基板（１）上の配線（５）を伝搬してきた信号は、
リード（４）を経てパッド（３）から入力され、ＩＣ
チヴブＡ （１１１内部の回路を伝搬し、パッド（１５
）と接続パッド（１２）を介してＩＣチップＢ （１３
）へと伝搬する。ＩＣチップＢ （１３）内部の回路を
信号が伝搬したのち、接続パッド（１２）、パッド（１
５）を通りＩＣチップＡ（１１）の内部回路に再び信号
が伝搬する。この信号はＩＣチップＡ （１１１の内部
回路を伝搬し、 ＩＣチップＡ （１１）のパッド（３
）から出力され、リード（４）を経てプリント基板（１
）上の配線（５）に伝わる。
ント基板（１）上の配線（５）を伝搬してきた信号は、
リード（４）を経てパッド（３）から入力され、ＩＣ
チヴブＡ （１１１内部の回路を伝搬し、パッド（１５
）と接続パッド（１２）を介してＩＣチップＢ （１３
）へと伝搬する。ＩＣチップＢ （１３）内部の回路を
信号が伝搬したのち、接続パッド（１２）、パッド（１
５）を通りＩＣチップＡ（１１）の内部回路に再び信号
が伝搬する。この信号はＩＣチップＡ （１１１の内部
回路を伝搬し、 ＩＣチップＡ （１１）のパッド（３
）から出力され、リード（４）を経てプリント基板（１
）上の配線（５）に伝わる。
なお、上・記実施例はＩＣチップＡ （１１１、ＩＣチ
ップＢ （１３）を積み重ねる場合について説明したが
、第４図のように複数個のＩＣチップを、単に重ねるだ
けではなく１つのチップを今して他のチップ同士を接続
することも可能である。第４図はこの発明の他の実施例
による複数のＩＣチップの結合を示す上面図である。図
において（１７）はＩＣチップＣ１（五８）はＩＣチッ
プＤ、（１９）はＩＣチップＥである。ＩＣチップＣ（
１７＋とＩＣチップＥ、 （１９）との信号Φ伝搬をＩ
ＣチップＤ （１８）がその内部の回路を介しておこな
っている。 −［発明の効果］ ・ 以上のようにこの発明によれば、複数個のＩＣチップを
実装する場合、信号の供受関係が強い工Ｃチップ同士を
搭載して接合することにより、 ＩＣチップ、およびＩ
Ｃチップ間配線の占める実装面積が従来の実装方法より
縮小できるという効果がある。さらにＩＣチップ間の配
線数を削減できることにより配線によるノイズが軽減さ
れ、電子機器の小型化、高性能化がはかれる効果がある
。
ップＢ （１３）を積み重ねる場合について説明したが
、第４図のように複数個のＩＣチップを、単に重ねるだ
けではなく１つのチップを今して他のチップ同士を接続
することも可能である。第４図はこの発明の他の実施例
による複数のＩＣチップの結合を示す上面図である。図
において（１７）はＩＣチップＣ１（五８）はＩＣチッ
プＤ、（１９）はＩＣチップＥである。ＩＣチップＣ（
１７＋とＩＣチップＥ、 （１９）との信号Φ伝搬をＩ
ＣチップＤ （１８）がその内部の回路を介しておこな
っている。 −［発明の効果］ ・ 以上のようにこの発明によれば、複数個のＩＣチップを
実装する場合、信号の供受関係が強い工Ｃチップ同士を
搭載して接合することにより、 ＩＣチップ、およびＩ
Ｃチップ間配線の占める実装面積が従来の実装方法より
縮小できるという効果がある。さらにＩＣチップ間の配
線数を削減できることにより配線によるノイズが軽減さ
れ、電子機器の小型化、高性能化がはかれる効果がある
。
【図面の簡単な説明】
第１図はこの発明に係る半導体集積回路実装方法の一実
施例によるプリント基板上に実装したＩＣチップを示す
断面図、第２図は第１図に示す接合されたＩＣチップＡ
−Ｂの上面図、第３−図は第２図に示すＩＣチップＢの
裏面図、第４図はこの発明の他の実施例によるＩＣチッ
プの結合を示す上面図、第５図は従来のテープキャリヤ
方式により、ブリ、ント基板上に実装したＩＣチップを
示す断面図である。 図にお−ｂ）て、 ｊｌ）はプリント基板、 （３）は
パッド、（４）は、す、−ド、 （５）は配線、 （Ｌ
ｊ）はＩＣチップＡ、（１２）は接続パッド、（！３）
、はＩＣチップＢ、（１４）はバンブ、 （１５）はパ
ッド、 ＋１７）はＩＣチップＣ，（１８１はＩＣチッ
プＤ、 ＋１９＋はＩＣチップＥである。 なお、各図中、同一符号は同一、または相当部分を示す
。 代理人 大 岩 増 雄 第１ＩＩ 第２図 第８Ｉｌ 第４ＷＩＡ １９：工Ｃテ・ツデＥ
施例によるプリント基板上に実装したＩＣチップを示す
断面図、第２図は第１図に示す接合されたＩＣチップＡ
−Ｂの上面図、第３−図は第２図に示すＩＣチップＢの
裏面図、第４図はこの発明の他の実施例によるＩＣチッ
プの結合を示す上面図、第５図は従来のテープキャリヤ
方式により、ブリ、ント基板上に実装したＩＣチップを
示す断面図である。 図にお−ｂ）て、 ｊｌ）はプリント基板、 （３）は
パッド、（４）は、す、−ド、 （５）は配線、 （Ｌ
ｊ）はＩＣチップＡ、（１２）は接続パッド、（！３）
、はＩＣチップＢ、（１４）はバンブ、 （１５）はパ
ッド、 ＋１７）はＩＣチップＣ，（１８１はＩＣチッ
プＤ、 ＋１９＋はＩＣチップＥである。 なお、各図中、同一符号は同一、または相当部分を示す
。 代理人 大 岩 増 雄 第１ＩＩ 第２図 第８Ｉｌ 第４ＷＩＡ １９：工Ｃテ・ツデＥ
Claims (1)
- 外部への信号接続端子部を有する複数個の半導体集積
回路チップを、集積回路用パッケージあるいはプリント
基板上等で互いに信号接続端子部同士を接続することを
特徴とする半導体集積回路実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310356A JPH04180257A (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310356A JPH04180257A (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04180257A true JPH04180257A (ja) | 1992-06-26 |
Family
ID=18004249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310356A Pending JPH04180257A (ja) | 1990-11-14 | 1990-11-14 | 半導体集積回路実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04180257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
-
1990
- 1990-11-14 JP JP2310356A patent/JPH04180257A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093969A (en) | Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules | |
| EP0782191A2 (en) | Multi-level stacked integrated-circuit-chip assembly | |
| JPH08504060A (ja) | Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール | |
| JPH06510396A (ja) | 集積回路チップ・キャリア | |
| JP2000349192A (ja) | 半導体集積回路およびプリント配線板 | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| CN100501983C (zh) | 半导体芯片封装 | |
| JPS6094756A (ja) | 半導体装置 | |
| JPH04180257A (ja) | 半導体集積回路実装方法 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| JPH038110B2 (ja) | ||
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH11186492A (ja) | 半導体パッケージ及び半導体パッケージの実装構造 | |
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2001156249A (ja) | 集積回路アセンブリ | |
| JPH10200062A (ja) | 半導体装置 | |
| JP2001168227A (ja) | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 | |
| JPS62111457A (ja) | マルチチツプパツケ−ジ | |
| JP3434805B2 (ja) | 半導体装置及び実装用配線基板 | |
| KR100235495B1 (ko) | 반도체 장치 | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JPH04102366A (ja) | ２チップ回路の実装構造 | |
| JPH0227758A (ja) | 集積回路装置 | |
| JPH098220A (ja) | マルチチップ半導体装置 |