JPH04182805A

JPH04182805A - プログラマブル・コントローラ

Info

Publication number: JPH04182805A
Application number: JP31318490A
Authority: JP
Inventors: Hironobu Shirai; 白居　啓伸
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1990-11-19
Filing date: 1990-11-19
Publication date: 1992-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明はプログラマブル・コントローラに関し、特に
プログラム動作型の高機能ユニットを備えたプログラマ
ブル・コントローラに関する。

〈従来の技術〉従来のこの種装置としては第４図に示すものが知られて
いる。

いま、同図を参照しながらその全体構成を説明すると、
プログラミング装置１０はＣＰＵユニット２０や複数の
高機能ユニット４０へのプログラムのロード、セーブお
よび編集が可能なプログラム開発装置で、接続ケーブル
１１の接続端子１２をＣＰＵユニット２０に設けられた
プログラミング装置接続用コネクタ２７または高機能ユ
ニット４０に設けられたプログラミング装置接続用コネ
クタ４７に挿入することによって、ＣＰＵユニット２０
や高機能ユニット４０のプログラムを開発できるよう構
成されている。

そして、この場合、ＣＰＵユニット２０内には一内蔵メ
モリ（図示せず）が設けられるとともに外部メモリユニ
ット２５が挿入可能なメモリユニット装着窓２６が設け
られ、ＣＰＵユニット２０で実行するシーケンスプログ
ラムは、内蔵メモリまたはメモリユニット２５に保存で
きるようになっている。

また、高機能ユニット４０では、高機能ユニット４０で
実行されるシーケンスプログラムは内蔵メモリ（図示せ
ず）に保存できるようになっている。

なお、第４図において、３０はベースユニットで、高機
能ユニット４０が接続されるユニット接続用コネクタ３
２が複数個設けられている。また、４８は高機能ユニッ
トＮｏ設定用スイッチで、６０は電源ユニットである。

〈発明が解決しようとする課題〉しかしながら、上記の如き従来装置にあっては、ＣＰＵ
ユニット２０も高機能ユニット４０もそれぞれ独自の内
蔵メモリを有し、しかも各高機能ユニット４０とＣＰＵ
ユニット２０にはプログラミング装置１０との接続用コ
ネクタ４７や２７を設けなければならないので、プログ
ラムのロード。

セーブおよび編集をする場合、ＣＰＵユニット２０や各
高機能ユニット４０のコネクタ２７．４７に接続ケーブ
ル１１の接続用端子１２を接続し変えながら各々のプロ
グラムのロード、セーブおよび編集をする必要があり、
このため煩わしい作業が必要であるとともに、ＣＰＵユ
ニット２０や各高機能ユニット４０には内蔵メモリや接
続用コネクタ２７．４７を備える必要があり、コスト高
になるという不具合があった。

また、各内蔵プログラムメモリはスタティックＲＡＭな
どの揮発性メモリで構成した場合、電源断時もプログラ
ムを保持できるように電池等で構成されるバックアップ
回路を設ける必要があるので、これもコスト高の原因と
なっていた。

この発明は、」二記の如き従来の課題に鑑みてなされた
もので、その目的とするところは、簡単な構成でＣＰＵ
ユニットや高機能ユニットで実行されるユーザプログラ
ムのロード、セーブおよび編集ができ、しかも低コスト
に製作できるプログラマブル・コントローラを提供する
ことにある。

〈課題を解決するための手段〉この発明は、上記目的を達成するために、ＣＰＵユニッ
トと、ＣＰＵユニットに接続された高機能ユニットを有
し、ＣＰＵユニットに接続された外部プログラミング装
置によってＣＰＵユニットおよび高機能ユニットで実行
されるシーケンスプログラムのロード、セーブおよび編
集を行なうことのできるプログラマブルφコントローラ
において、上記ＣＰＵユニットに接続されて、上記プログラミング
装置から入力されるＣＰＵユニット用および高機能ユニ
ット用のシーケンスプログラムが格納される記憶手段と
、上記高機能ユニット内に設けられ、ＣＰＵユニットと高
機能ユニット間において上記記憶手段に格納されたシー
ケンスプログラムの授受を可能とする共有メモリと、を有することを特徴とする。

〈作用〉この発明では、ＣＰＵユニットに接続したプログラミン
グ装置からＣＰＵユニットおよび各高機能ユニットで実
行されるシーケンスプログラムのロード、セーブおよび
編集ができ、これら開発または変更されたシーケンスプ
ログラムは、ＣＰＵユニット側の記憶手段に記憶される
。そして、各高機能ユニットでは、上記記憶手段に記憶
された自己のシーケンスプログラムを共有メモリを介し
て取り込むことができる。

〈実施例〉以下、この発明の実施例を図面に基づいて説明する。な
お、本実施例の全体構成は上記従来例の説明に用いたも
のとまったく同一なので、同一部分には同一符号を付し
てその詳細説明は省略する。

第１図は本実施例の電気的なハードウェア構成を示すブ
ロック図である。

まず構成を説明すると、プログラミング装置１０はＣＲ
Ｔ等の表示器やＣＰＵユニット２０および各高機能ユニ
ット４０との通信手段を有し、ＣＰＵユニット２０や各
高機能ユニット４０で実行されるシーケンスプログラム
のロード、セーブおよび編集が可能なプログラム開発装
置である。

そして、プログラミング装置１０と接続ケーブル１１を
介して接続されたＣＰＵユニット２０は、演算実行部２
１と、演算実行部２〕と内部バス２２を介して接続され
たＩ１０データメモリ２３゜内蔵プログラムメモリ２２
を含み、外部のメモリユニット２５とも接続可能に構成
されている。

ここで、演算実行部２１はマイクロプロセッサ等よりな
り、内蔵プログラムメモリ２２やメモリユニット２５に
格納されたシーケンスプログラムに従って演算する部分
で、プログラミング装置１０との通信機能ももつ。

Ｉ１０データメモリ２３は、入力データおよび演算実行
部２１での演算結果を格納するメモリである。

内蔵プログラムメモリ２４は、メモリユニット２５と同
様、プログラミング装置１０から入力されたシーケンス
プログラムを格納するメモリである。なお、メモリ２４
はスタティックＲＡＭなどの揮発性メモリで構成される
場合、電源断時もシーケンスプログラムを保持できるよ
う、電池等でバックアップする必要がある。

一方、メモリユニット２５は不揮発性のメモリで、ＣＰ
Ｕユニット２０に内蔵されておらず、交換が可能である
。

次に、３０はベースユニッＩ・で、ＣＰＵユニット２０
と高機能ユニット４０との間でデータの授受を行なうＣ
ＰＵバス３１と、電源ユニット６０（第４図参照）から
の供給電圧をＣＰＵユニット２０や各高機能ユニット４
０に接続するコネクタ（図示せず）を備えたバックボー
ドである。

そして、このベースユニット３０内のＣＰＵバス３１に
は、接続用バス４８を介して複数の高機能ユニット４０
が接続され、各高機能ユニット４０は共有メモリ４１．
演算実行部４２．内蔵プログラムメモリ４３を含んでい
る。

ここで、共有メモリ４１はＣＰＵユニット２０と高機能
ユニット４０との間でデータの授受を行なうメモリで、
ＣＰＵユニット２０の演算実行部２１、他の高機能ユニ
ット４０の演算実行部４２および自己の高機能ユニット
内に含まれる演算実行部４２のいずれからもアクセス可
能であり、共有メモリ４１に対するリードおよびライト
はそれぞれの演算実行部が行なうことができる。

すなわち、第２図は共有メモリ４１の詳細図であるが、
共有メモリ４１は送り光識別コード欄４１ａ、送り光識
別コード欄４］ｂ、コマンド領域４１Ｃ，データ領域４
１ｄが設けられている。

そして、送り光識別コードによってコマンドおよびデー
タの送り先が指定され、送り光識別コードによってコマ
ンドおよびデータの送り元が示される。なお、識別コー
ドの種類には、ＣＰＵユニット２０．各高機能ユニット
４０．プログラミング装置１０等があり、各高機能ユニ
ットの識別は高機能ユニッｔ−Ｎ　ｏ設定用スイッチ４
８（第４図参照）で設定されたユニッ１−Ｎｏで行なっ
ている。

また、コマンド領域４１ｃには、プログラムの書き込み
、読み出しの要求や、データの書き込み。

読み出しの要求の指定あるいは要求コマンドに対する応
答コマンドが格納される。

さらに、データ領域４１ｄには、コマンドで指定された
データやプログラムが格納される。

一方、高機能ユニット４０内の内蔵プログラムメモリ４
３には、高機能ユニット４０で実行されるシーケンスプ
ログラムが格納されており、スタティックＲＡＭなどの
揮発性メモリで構成される場合、電源断時もプログラム
を保存できるよう、電池等よりなるバックアップ回路が
設けられている。

以トが本実施例の構成であり、次のその作用を説明する
。

まず、プログラミング装置１０によってＣＰＵユニット
２０や高機能ユニット４０で実行されるシーケンスプロ
グラムのロード、セーブおよび編集を行なおうとする場
合、接続ケーブル１１．の先端に設けられた接続端子１
２をＣＰＵユニット２０の接続用コネクタ２７に挿入す
るとともに、メモリユニット２５をメモリユニット装着
窓２６に挿入し、プログラミング装置１０側から入力操
作をする。

これによって、メモリユニット２５にはＣＰＵユニット
２０および各高機能ユニット４０で使用されるプログラ
ムのロード、セーブおよび編集が可能となり、かつそれ
らのプログラムがメモリユニット２５に保存される。

なお、この場合、内蔵プログラムメモリ２４にも同様の
内容のものを保存することができる。

ところで、本実施例では、高機能ユニット４０の共有メ
モリ４１は第２図に示す如く構成され、送り元識別コー
ド欄４１ａに格納された送り先識別コードによってコマ
ンドおよびデータの送り先を指定でき、送り元識別コー
ド欄４１ｂに格納された送り元識別コードによってコマ
ンドおよびデータの送り元を指定でき、コマンド領域４
１ｃにはプログラムの書き込み、読み出しの要求や、デ
ータの書き込み、読み出しの要求の指定あるいは要求コ
マンドに対する応答コマンドを格納でき、さらにデータ
領域４１ｄにはコマンドで指定されたデータやプログラ
ムを格納することができる。

したがって、各高機能ユニット側では、ＣＰＵユニット
２０の識別コードを送り先識別コード、自己の識別コー
ドを送り元識別コードとしてＣＰＵユニット２０側に対
してプログラムの読み出し要求コマンドを送出すると、
ＣＰＵユニット２０側では、これに応答して、メモリユ
ニット２５または内蔵プログラムメモリ２４内に格納さ
れた該当する高機能ユニット４０で使用されるユーザプ
ログラムを読み出し、要求のあった高機能ユニ・ソト４
０側に転送する。この場合は、転送先の高機能ユニット
の識別コードを送り先識別コード、ＣＰＵユニット２０
の識別コードを送り元識別コードとしてプログラムを転
送することになる。

なお、第３図には従来例における共有メモリ５１が示さ
れており、この場合、共有メモリ５１はＣＰＵユニット
２０と高機能ユニ・ント４０との間でデータの授受を行
なうため、入力データ領域５１ａと出力データ領域５１
ｂより構成されている。

そして、入力データ領域５１ａのデータはＣＰＵユニッ
ト２０のＩ１０データメモリ２３の入力部分に読み込ま
れ、出力データ領域５１ｂにはＣＰＵユニット２０のＩ
１０データメモリ２３の演算結果が書き込まれるよう構
成されているが、ＣＰＵユニット２０と高機能ユニット
４０との間ではデータの転送しかできない。

しかしながら、本実施例では、上記の如く、共有メモリ
４１は第２図に示す如く構成され、データのみならずプ
ログラムの転送もできる。

したがって、プログラミング装置１０からＣＰＵユニッ
ト２０に接続したメモリユニット２５や内蔵プログラム
メモリ２４に対してプログラムの書き込みがなされると
、各高機能ユニット４０から要求があった場合ＣＰＵユ
ニット２０からは各高機能ユニット４０に対してプログ
ラムの転送ができるので、各高機能ユニット４０は内蔵
プログラムメモリ４３を有しない場合でもプログラムの
実行が行なえることになる。

以上説明したように、この実施例では、ＣＰＵユニット
２０に接続したプログラミング装置１０からＣＰＵユニ
ット２０のシーケンスプログラムだけでな（、各高機能
ユニット４０のプログラムのロード、セーブおよび編集
が可能となるので、従来の如く各高機能ユニットに対す
るプログラムのロード、セーブおよび編集のたびに接続
ケーブル１１の接続端子１２を各高機能ユニット４０の
接続用コネクタ４７に接続し変える必要がなく、　。

プログラムの作成効率を従来に比して大幅に向上させる
ことができる。

また、ＣＰＵユニット２０の外部メモリユニット２５に
各プログラムを一元的に保存させることができるので、
システムの変更に伴うプログラムの変更作業を効率よく
行なうことができる。

なお、本実施例では多機能プログラマブル・コントロー
ラを実現すべ（、各高機能ユニット４０には内蔵プログ
ラムメモリ４３を設け、同時に接続用コネクタ４７も設
けたが、上記の如＜　ＣＰＵユニット２０および各高機
能ユニット４０で使用されるプログラムはメモリユニッ
ト２５や内蔵プログラムメモリ２４に格納され、必要な
とき各高機能ユニット４０に転送することができるので
、高機能ユニット４０の内蔵メモリ４３は必ずし、も必
要でなく、この場合プログラミング装置接続用コネクタ
４７も必要でない。従って、このような構成によれは、
上述の効果に加えて、内蔵プログラムメモリ４３に電源
断時プログラムを保持する電池等のバックアップ回路を
設ける必要がなく、高機能ユニットを低コストに得るこ
とができるという効果を有することになる。

また、この場合、高機能ユニット４０側には接続用コネ
クタ４７を設ける必要がないので、この面でも高機能ユ
ニット４０を低コストに得ることができることになる。

〈発明の効果〉以上説明したように、この発明では、ＣＰＵユニットに
接続されてプログラミング装置から入力されるＣＰＵユ
ニット用および高機能ユニッｌ〜用のシーケンスプログ
ラムを格納することができる記憶手段と、高機能ユニッ
ト内に設けられてＣＰＵユニットと高機能ユニット間に
おいて上記記ｔＪｉ’。

手段に格納されたシーケンスプログラムの授受を可能と
する共有メモリとを設けたので、ＣＰＵユニットに接続
したプログラミング装置から各ＣＰＵユニットおよび各
高機能ユニッ）・で実行されるシーケンスプログラムの
ロー　ド、セーブおよび編集ができ、簡単な構成てＣＰ
Ｕユニットや高機能ユニットで実行されるユーザプログ
ラムの開発や変更ができるとともに、低コストにこの種
装置を得ることができる等の効果を有する。

【図面の簡単な説明】

第１図は本発明が適用された実施例の電気的なハードウ
ェア構成を示すブロック図、第２図は本実施例で使用さ
れる共有メモリの説明図、第３図は従来例の共有メモリ
の説明図、第４図はプログラマブル・コントローラの全
体構成を示す斜視図である。１０・・・プログラミング装置１１−・・・接続ケーブル１２・・接続端子２０・・・ＣＰＵユニット２１・・・演算実行部２３・・・Ｉ１０データメモリ２４・・・内蔵プログラムメモリ２５・・・メモリユニット２７・・・プログラミング装置接続用コネクタ３０・・
・ベースユニット３１・・・ＣＰＵバス４０・・・高機能ユニット４１・・・共有メモリ４２・・・演算実行部４３・・・内蔵プログラムメモリ

Claims

【特許請求の範囲】１、ＣＰＵユニットと、ＣＰＵユニットに接続された高
機能ユニットを有し、ＣＰＵユニットに接続された外部
プログラミング装置によってＣＰＵユニットおよび高機
能ユニットで実行されるシーケンスプログラムのロード
、セーブおよび編集を行なうことのできるプログラマブ
ル・コントローラにおいて、上記ＣＰＵユニットに接続されて、上記プログラミング
装置から入力されるＣＰＵユニット用および高機能ユニ
ット用のシーケンスプログラムが格納される記憶手段と
、上記高機能ユニット内に設けられ、ＣＰＵユニットと高
機能ユニット間において上記記憶手段に格納されたシー
ケンスプログラムの授受を可能とする共有メモリと、を有することを特徴とするプログラマブル・コントロー
ラ。