JPH04182845A - 入出力バスのキャッシュ・タグ検索方式 - Google Patents
入出力バスのキャッシュ・タグ検索方式Info
- Publication number
- JPH04182845A JPH04182845A JP2311655A JP31165590A JPH04182845A JP H04182845 A JPH04182845 A JP H04182845A JP 2311655 A JP2311655 A JP 2311655A JP 31165590 A JP31165590 A JP 31165590A JP H04182845 A JPH04182845 A JP H04182845A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- input
- bus
- tag
- output bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
入出力バスに接続されるキャラシフ、のタグを検索する
キャッシュ・タグ検索方式に関し、タグ検索情報に、エ
ントリ指定アドレス情報のみならず各装置に割り当てら
れたスロット番号を付加し、キャッシュ・タグ・メモリ
をスロット番号毎にブロックに分割して各ブロックは一
般的なタグ・メモリと少量のデータメモリを有し、これ
により高速な装置によるキャッシュの占有を回避してシ
ステム全体の性能向上を図ることを目的とし、 高速バスを比較的低速なデータ転送路を通じて入出力バ
スに接続するために、入出力バスに設けたキャッシュ機
構のキャッシュ・タグ検索方式において、該キャッシュ
・タグのタグ・メモリを入出力バスのスロット番号に対
応して複数に分割し、該入出力バスからの該キャッシュ
・タグの検索に際しては、該スロット番号を使用するよ
うに構成する。
キャッシュ・タグ検索方式に関し、タグ検索情報に、エ
ントリ指定アドレス情報のみならず各装置に割り当てら
れたスロット番号を付加し、キャッシュ・タグ・メモリ
をスロット番号毎にブロックに分割して各ブロックは一
般的なタグ・メモリと少量のデータメモリを有し、これ
により高速な装置によるキャッシュの占有を回避してシ
ステム全体の性能向上を図ることを目的とし、 高速バスを比較的低速なデータ転送路を通じて入出力バ
スに接続するために、入出力バスに設けたキャッシュ機
構のキャッシュ・タグ検索方式において、該キャッシュ
・タグのタグ・メモリを入出力バスのスロット番号に対
応して複数に分割し、該入出力バスからの該キャッシュ
・タグの検索に際しては、該スロット番号を使用するよ
うに構成する。
本発明は、高速バスを比較的低速なデータ転送路を通じ
て入出力バスに接続するために、入出力バスに設けたヰ
ヤッシ二のキャッシュ・タグを検索する入出力パスキャ
ッシュ・タグ検索方式に関する。
て入出力バスに接続するために、入出力バスに設けたヰ
ヤッシ二のキャッシュ・タグを検索する入出力パスキャ
ッシュ・タグ検索方式に関する。
従来のキャッシュ・システムにおいて、ディスク・キャ
ッシュ・システムは存在する。このキャッシュ・システ
ムは磁気ディスク装置内にキャッシュ・メモリを置き、
アクセス頻度の高いデータだけをキャッシュ・メモリに
格納し、実効性能を高めたものである。しかし、入ａカ
バス上にキャッシュ機構を設けたものは検討段階であり
、システムとしては未だ実用化されていない。
ッシュ・システムは存在する。このキャッシュ・システ
ムは磁気ディスク装置内にキャッシュ・メモリを置き、
アクセス頻度の高いデータだけをキャッシュ・メモリに
格納し、実効性能を高めたものである。しかし、入ａカ
バス上にキャッシュ機構を設けたものは検討段階であり
、システムとしては未だ実用化されていない。
第４図は従来提案されているシステムの構成図である。
図示のように、高速バス１を比較的低速なデータ転送路
５を通じて入出力バス４に接続するために、入出力バス
にキャッシュ機構を設けたものである。高速バスには通
常、主メモ！ＪＭＳＵ、中央処理装置ＣＰＵ等が接続さ
れており、入出力バス側には外部記憶装置ＭＴ等が接続
されている。
５を通じて入出力バス４に接続するために、入出力バス
にキャッシュ機構を設けたものである。高速バスには通
常、主メモ！ＪＭＳＵ、中央処理装置ＣＰＵ等が接続さ
れており、入出力バス側には外部記憶装置ＭＴ等が接続
されている。
高速バス１と入出力バス４の間は、マスクボード２でバ
ス変換してケーブル５で接続することが多いが、このケ
ーブル５のデータ転送速度は比較的低速なために、入出
力バス４側にキャッシュ機構３を設けて全体的な性能の
向上を図ろうとしている。
ス変換してケーブル５で接続することが多いが、このケ
ーブル５のデータ転送速度は比較的低速なために、入出
力バス４側にキャッシュ機構３を設けて全体的な性能の
向上を図ろうとしている。
この場合、システム全体の性能の向上を図るためには、
このキャッシュ機構３が後述するように、入出力バスに
接続された高速な装置により占有されてしまうことがな
いように、キャッシュ・タグの検索を改善する必要があ
る。
このキャッシュ機構３が後述するように、入出力バスに
接続された高速な装置により占有されてしまうことがな
いように、キャッシュ・タグの検索を改善する必要があ
る。
通常、入出力バス４はバックプレーンで接続されている
場合が多い。ここで、バックプレーンとは複数のプリン
ト基板の相互接続を行うために、コネクタとそれらの端
子間を接続する線材で構成されるシステムをいう。例え
ば、コンピュータ・システムでは全体の回路をＣＰＵ部
、メモリ部、入出力インタフェース部等、複数のプリン
ト基板に分割して実装する場合があるが、このときこれ
らプリント基板の間の信号線を接続するため、コネクタ
を一列に並べて線材で構成したものをバックプレーンと
称する。
場合が多い。ここで、バックプレーンとは複数のプリン
ト基板の相互接続を行うために、コネクタとそれらの端
子間を接続する線材で構成されるシステムをいう。例え
ば、コンピュータ・システムでは全体の回路をＣＰＵ部
、メモリ部、入出力インタフェース部等、複数のプリン
ト基板に分割して実装する場合があるが、このときこれ
らプリント基板の間の信号線を接続するため、コネクタ
を一列に並べて線材で構成したものをバックプレーンと
称する。
このような入出力バスのバックプレーン構成では、多く
の場合、個々にデータ転送速度の異なる多種多様な装置
が入出力バスに接続されている。
の場合、個々にデータ転送速度の異なる多種多様な装置
が入出力バスに接続されている。
そして、その内のデータ転送速度が高速な装置によって
、キャッシュが占有されることがある。このように高速
な装置によりキャッシュが占有されるのを回避するため
には特殊なリプレース・アルゴリズムや、大量のキャッ
シュ・タグ及びデータメモリを設ける必要がある。
、キャッシュが占有されることがある。このように高速
な装置によりキャッシュが占有されるのを回避するため
には特殊なリプレース・アルゴリズムや、大量のキャッ
シュ・タグ及びデータメモリを設ける必要がある。
この場合、入出力バスのアクセスでは、はとんどの場合
アドレスが直線的に変化し、同じキャッシュ領域の内容
は捨てられ再利用することは稀であり、そのた紗特定の
高速な装置がキャッシュを占有することは全体的な性能
低下につながることになる。
アドレスが直線的に変化し、同じキャッシュ領域の内容
は捨てられ再利用することは稀であり、そのた紗特定の
高速な装置がキャッシュを占有することは全体的な性能
低下につながることになる。
本発明の目的は、高速バスを比較的低速なデータ転送路
を通じて入出力バスに接続する場合の入出力バスに設け
たキャッシュ機構のキャッシュ・タグ検索において、タ
グ検索情報にエン） ＩＪ指定アドレスのみならず装置
に割り当てられたスロット番号を付加する点に着目し、
キャッシュ・タグ。
を通じて入出力バスに接続する場合の入出力バスに設け
たキャッシュ機構のキャッシュ・タグ検索において、タ
グ検索情報にエン） ＩＪ指定アドレスのみならず装置
に割り当てられたスロット番号を付加する点に着目し、
キャッシュ・タグ。
メモリをスロット番号毎にブロックに分割して使用し、
各ブロック毎の一般的なタグ・メモリと少量のデータメ
モリを用い、これにより高速な装置によるキャッシュの
占有を回避することができるキャッシュ・タグ検索方式
を提供することにある。
各ブロック毎の一般的なタグ・メモリと少量のデータメ
モリを用い、これにより高速な装置によるキャッシュの
占有を回避することができるキャッシュ・タグ検索方式
を提供することにある。
第１図は本発明の原理構成図である。
本発明によるキャッシュ・タグ検索方式は、基本的に、
キャッシュ・タグの検索情報として、アドレスの他に入
出力バスのスロット番号を含むことを特徴とする。
キャッシュ・タグの検索情報として、アドレスの他に入
出力バスのスロット番号を含むことを特徴とする。
即ち、高速バス１を比較的低速なデータ転送路を通じて
入出力バス４に接続するために、入出力バスに設けたキ
ャッシュ機構３のキャッシュ・りグ検索方式において、
該キャッシュ機構３のタグ・メモリを入出力バスのスロ
ット番号に対応して複数に分割し、該入出力バスからの
該キャッシュ・タグの検索に際しては、該スロット番号
を使用することを特徴とするものである。
入出力バス４に接続するために、入出力バスに設けたキ
ャッシュ機構３のキャッシュ・りグ検索方式において、
該キャッシュ機構３のタグ・メモリを入出力バスのスロ
ット番号に対応して複数に分割し、該入出力バスからの
該キャッシュ・タグの検索に際しては、該スロット番号
を使用することを特徴とするものである。
そして、使用する該タグ検索情報には該スロット番号の
他にエントリ指定アドレスを含んでいる。
他にエントリ指定アドレスを含んでいる。
′！Ｊ１図に示すように、本発明によるキャッシュ・タ
グの検索情報３１は、スロット番号Ｓより、タグ・デー
タＴＡＧ−ＤＡＴＡ、タグ・指定アドレス八〇〇 、オ
フセット叶Ｆ−３ＥＴにより構成されている。従来提案
ではスロット番号ＳＩＤは含まれていなかったが、。
グの検索情報３１は、スロット番号Ｓより、タグ・デー
タＴＡＧ−ＤＡＴＡ、タグ・指定アドレス八〇〇 、オ
フセット叶Ｆ−３ＥＴにより構成されている。従来提案
ではスロット番号ＳＩＤは含まれていなかったが、。
本発明では図示のようにタグ・エントリ指定アドレスＡ
ＤＤの他に入出力バスのスロット番号ＳＩＤを含んでい
る。従って、アドレスＡＤＤ とスロット番号ＳＩＤに
よりキャッシュをアクセスするので、異なるスロットに
接続されている装置が同じキャッシュ・ラインを使用す
ることはない。
ＤＤの他に入出力バスのスロット番号ＳＩＤを含んでい
る。従って、アドレスＡＤＤ とスロット番号ＳＩＤに
よりキャッシュをアクセスするので、異なるスロットに
接続されている装置が同じキャッシュ・ラインを使用す
ることはない。
この場合、キャッシュ・タグ・メモリ３２は後述するよ
うに、スロット番号毎のブロックに分割されている。そ
して、スロット番号が人力されると当該スロット番号に
対応するブロックが選択され、比較器３３により直接入
力されたアドレスと当該ブロック内のエントリのアドレ
スが比較されヒツトしていれば出力される。なお、タグ
・テ′−タＴＡＧ−ＤＡＴＡはキャッシュのデータ部に
取り込まれるデータであり、また、オフセット０ＦＦ−
５ＥＴは後述するデータＲＡＭに入力するためのアドレ
スを含む。
うに、スロット番号毎のブロックに分割されている。そ
して、スロット番号が人力されると当該スロット番号に
対応するブロックが選択され、比較器３３により直接入
力されたアドレスと当該ブロック内のエントリのアドレ
スが比較されヒツトしていれば出力される。なお、タグ
・テ′−タＴＡＧ−ＤＡＴＡはキャッシュのデータ部に
取り込まれるデータであり、また、オフセット０ＦＦ−
５ＥＴは後述するデータＲＡＭに入力するためのアドレ
スを含む。
このようにして高速な装置が大量にデータ転送を行って
も、スロット毎に規制されるために低速な装置が使用し
ているキャッシュがリプレースされてしまうことがない
。
も、スロット毎に規制されるために低速な装置が使用し
ているキャッシュがリプレースされてしまうことがない
。
一方、このような構成をとると、キャッシュのスヌーブ
ができない、即ち、他の装置により書込みを行ったメモ
リの内容がキャッシュに存在してもその内容は更新され
ないことになるが、入出力バスでのデータ転送において
は複数の装置が同一メモリを書込みと読出しの双方に同
時に用いることはなく、また、データ転送は常にソフト
ウェアの管理下におかれているので、キャッシュの内容
をパージすることは容易である。本発明の方式では装置
単位で使用しているキャッシュを制御することができる
のが特徴である。
ができない、即ち、他の装置により書込みを行ったメモ
リの内容がキャッシュに存在してもその内容は更新され
ないことになるが、入出力バスでのデータ転送において
は複数の装置が同一メモリを書込みと読出しの双方に同
時に用いることはなく、また、データ転送は常にソフト
ウェアの管理下におかれているので、キャッシュの内容
をパージすることは容易である。本発明の方式では装置
単位で使用しているキャッシュを制御することができる
のが特徴である。
本発明の方式では比較的少ないキャッシュ・メモリを用
いても、入出力装置の特性を利用すると共に高速データ
転送路の利点を生かしてデータ転送効率を向上させるこ
とができる。
いても、入出力装置の特性を利用すると共に高速データ
転送路の利点を生かしてデータ転送効率を向上させるこ
とができる。
第２図は本発明のキャッシュ・タグ検索方式の一実施例
構成図、第３図は本発明の一実施例キャッシュ・タグの
構成図である。第２図において、八〇〇−Ｂｕｓはアド
レスバス、ＣＮＴ−Ｂｕｓはコントロールバス、Ｄ−Ｂ
ｕｓはデータバスでアリ、ＳＩＤはスロット番号である
。また、３４はキャッシュ制御部、３５はキャッシュの
データ部であり、ＲＡＭで構成される。
構成図、第３図は本発明の一実施例キャッシュ・タグの
構成図である。第２図において、八〇〇−Ｂｕｓはアド
レスバス、ＣＮＴ−Ｂｕｓはコントロールバス、Ｄ−Ｂ
ｕｓはデータバスでアリ、ＳＩＤはスロット番号である
。また、３４はキャッシュ制御部、３５はキャッシュの
データ部であり、ＲＡＭで構成される。
このような構成において、図示のように、アドレスＡＤ
Ｄとスロット番号ＳＩＤが同時にキャッシュ・タグ３２
に入力されると、自己のスロット番号に対応するブロッ
クが検索され、そのブロックのエントリのアドレスが検
索され、比較器３３によりアドレスが比較され、ヒツト
していればヒツト情報がキャッシュ制御部３４に送出さ
れる。なお、キャッシュ・タグ３２は、次面に示すよう
に、例えば、１６ブロツク（５１２エントリ）で、４ウ
エイのＲＡＭで構成される。
Ｄとスロット番号ＳＩＤが同時にキャッシュ・タグ３２
に入力されると、自己のスロット番号に対応するブロッ
クが検索され、そのブロックのエントリのアドレスが検
索され、比較器３３によりアドレスが比較され、ヒツト
していればヒツト情報がキャッシュ制御部３４に送出さ
れる。なお、キャッシュ・タグ３２は、次面に示すよう
に、例えば、１６ブロツク（５１２エントリ）で、４ウ
エイのＲＡＭで構成される。
第３図は本発明のキャッシュ・タグの一実施例構成図で
ある。図示のように、キャッシュ・タグ・ＲＡＭ３２は
各装置毎のスロット番号５ＩＤ＝０゜５ＩＤ＝１．
・・・、 ＳＩ［］ ＝ １５用のブロックに分割され
ている。
ある。図示のように、キャッシュ・タグ・ＲＡＭ３２は
各装置毎のスロット番号５ＩＤ＝０゜５ＩＤ＝１．
・・・、 ＳＩ［］ ＝ １５用のブロックに分割され
ている。
本実施例では、１つのブロックは３２エントリの４ウエ
イで構成され、１つのエントリの１ウ工イ分は３２バイ
トで構成されているので、３２Ｘ４Ｘ３２＝４ＫＢ となり、１装置、即ち、１スロツトにつき４ＫＢを割り
当てている。
イで構成され、１つのエントリの１ウ工イ分は３２バイ
トで構成されているので、３２Ｘ４Ｘ３２＝４ＫＢ となり、１装置、即ち、１スロツトにつき４ＫＢを割り
当てている。
以上説明したように、本発明によれば、高速バスを比較
的低速なデータ転送路を通じて入出力バスに接続する場
合の入出力バスに設けたキャッシュ機構のキャッシュ・
タグ検索において、タグ検索情報に、エントリ指定アド
レス情報のみならず装置に割り当てられたスロット番号
を付加して検索することにより、キャッシュ・タグ・メ
モリをスロット番号毎にブロックに分割し、各ブロック
は一般的なタグ・メモリと少量のデータメモリを有し、
これにより高速な装置によるキャッシュの占有を回避す
ることができる。
的低速なデータ転送路を通じて入出力バスに接続する場
合の入出力バスに設けたキャッシュ機構のキャッシュ・
タグ検索において、タグ検索情報に、エントリ指定アド
レス情報のみならず装置に割り当てられたスロット番号
を付加して検索することにより、キャッシュ・タグ・メ
モリをスロット番号毎にブロックに分割し、各ブロック
は一般的なタグ・メモリと少量のデータメモリを有し、
これにより高速な装置によるキャッシュの占有を回避す
ることができる。
第１図は本発明の原理構成図、
第２図は本発明の一実施例構成図、
第３図は本発明の一実施例キャッシュ・タグ・メモリ構
成図、及び 第４図は従来提案の構成図である。 （符号の説明） １・・・高速バス、 ２・・・マスク・ボード、 ３・・・キャッシュ機構、 ４・・・入出力バス、 ５・・・ケーブル、 ３１・・・タグ検索情報、 ３２・・・キャッシュ・タグ・メモリ、３３・・・比較
器、
成図、及び 第４図は従来提案の構成図である。 （符号の説明） １・・・高速バス、 ２・・・マスク・ボード、 ３・・・キャッシュ機構、 ４・・・入出力バス、 ５・・・ケーブル、 ３１・・・タグ検索情報、 ３２・・・キャッシュ・タグ・メモリ、３３・・・比較
器、
Claims (1)
- 【特許請求の範囲】 １、高速バスを比較的低速なデータ転送路を通じて入出
力バスに接続するために、入出力バスに設けたキャッシ
ュ機構のキャッシュ・タグ検索方式において、 該キャッシュ機構のタグ・メモリを入出力バスのスロッ
ト番号に対応して複数に分割し、該入出力バスからの該
キャッシュ・タグの検索に際しては、該スロット番号を
使用することを特徴とする入出力バスのキャッシュ・タ
グ検索方式。 ２、該タグ検索情報には該スロット番号の他にエントリ
指定アドレスを含む請求項１に記載のキャッシュ・タグ
検索方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311655A JPH04182845A (ja) | 1990-11-19 | 1990-11-19 | 入出力バスのキャッシュ・タグ検索方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311655A JPH04182845A (ja) | 1990-11-19 | 1990-11-19 | 入出力バスのキャッシュ・タグ検索方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04182845A true JPH04182845A (ja) | 1992-06-30 |
Family
ID=18019896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311655A Pending JPH04182845A (ja) | 1990-11-19 | 1990-11-19 | 入出力バスのキャッシュ・タグ検索方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04182845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016520940A (ja) * | 2013-06-07 | 2016-07-14 | マーベル ワールド トレード リミテッド | ユニバーサルシリアルバスシステムのためのキャッシュ管理のためのシステムおよび方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228745A (ja) * | 1989-01-13 | 1990-09-11 | Internatl Business Mach Corp <Ibm> | 入出力キヤツシユ |
-
1990
- 1990-11-19 JP JP2311655A patent/JPH04182845A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228745A (ja) * | 1989-01-13 | 1990-09-11 | Internatl Business Mach Corp <Ibm> | 入出力キヤツシユ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016520940A (ja) * | 2013-06-07 | 2016-07-14 | マーベル ワールド トレード リミテッド | ユニバーサルシリアルバスシステムのためのキャッシュ管理のためのシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930022222A (ko) | 캐시가 일관된 다중 처리기 컴퓨터 시스템에서 다중 미결동작을 제공하기 위한 장치 및 그 방법 | |
| CN105550155A (zh) | 用于多处理器系统的探听过滤器以及相关探听过滤方法 | |
| JPH08235061A (ja) | マルチプロセッサ・データ処理システム | |
| US20050060441A1 (en) | Multi-use data access descriptor | |
| KR0175983B1 (ko) | 데이타 처리 시스템 | |
| JPS63238646A (ja) | マイクロプロセッサ | |
| JPH07120312B2 (ja) | バッファメモリ制御装置 | |
| US5829035A (en) | System and method for preventing stale data in multiple processor computer systems | |
| JPH0695972A (ja) | ディジタルコンピュータシステム | |
| US5895496A (en) | System for an method of efficiently controlling memory accesses in a multiprocessor computer system | |
| JPS6154547A (ja) | ３レベルの階層メモリを備えたデ−タ処理システム | |
| USRE38514E1 (en) | System for and method of efficiently controlling memory accesses in a multiprocessor computer system | |
| JPH05181751A (ja) | 分散アドレス変換方式 | |
| US6397295B1 (en) | Cache mechanism for shared resources in a multibus data processing system | |
| JPH05158793A (ja) | 並列キャッシュメモリ | |
| JPS6217851A (ja) | メモリ管理ユニット | |
| JPS6027967A (ja) | バツフア記憶装置のブロツク転送制御方式 | |
| JPS6055859B2 (ja) | チャネル・バッファ制御方式 | |
| CN120723674A (zh) | 存储器、控制器、芯片系统、数据处理方法及电子设备 | |
| EP0377969A2 (en) | I/O cached computer systems | |
| RU1835551C (ru) | Устройство дл обработки данных | |
| JP2540844B2 (ja) | デ−タ転送制御方法 | |
| JPH01102662A (ja) | 記憶装置 | |
| KR970029104A (ko) | 그룹 적응형 세그먼트 캐시버퍼 구현방법 | |
| JPH04506125A (ja) | キャッシュを備えた計算機 |