JPH04183020A - Ｐｌｌ周波数シンセサイザ回路 - Google Patents
Ｐｌｌ周波数シンセサイザ回路Info
- Publication number
- JPH04183020A JPH04183020A JP2311920A JP31192090A JPH04183020A JP H04183020 A JPH04183020 A JP H04183020A JP 2311920 A JP2311920 A JP 2311920A JP 31192090 A JP31192090 A JP 31192090A JP H04183020 A JPH04183020 A JP H04183020A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- signal
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ〉産業上の利用分野
本発明は、カーラジオやＨｉＦｉチューナ等に使用され
るＰＬＬ周波数シンセサイザ回路に関し、特に、マイク
ロコンピュータによって制御されるＰＬＬ周波数シンセ
サイザ回路のＩＣに関する。
るＰＬＬ周波数シンセサイザ回路に関し、特に、マイク
ロコンピュータによって制御されるＰＬＬ周波数シンセ
サイザ回路のＩＣに関する。
（ロ）従来の技術
一般に、ＦＭあるいはＡＭのラジオ受信機用のＰＬＬ周
波数シンセサイザＩＣは、ＰＬＬ回路を構成するリファ
レンスディバイダ プログラマブルディバイダ、位相比
較回路、チャージポンプ回路、及び、アンロック検出回
路と、中間周波増幅回路から圧力される中間周波数を計
数するカウンタと、プログラマブルディバイダに分周比
を設定するための分周データを外部から人力するだめの
シフトレジスタとから構成されていた。
波数シンセサイザＩＣは、ＰＬＬ回路を構成するリファ
レンスディバイダ プログラマブルディバイダ、位相比
較回路、チャージポンプ回路、及び、アンロック検出回
路と、中間周波増幅回路から圧力される中間周波数を計
数するカウンタと、プログラマブルディバイダに分周比
を設定するための分周データを外部から人力するだめの
シフトレジスタとから構成されていた。
このようなＰＬＬ周波数シンセサイザＩＣは、マイクロ
コンピュータによって選局動作が制御されるが、その制
御のために、ＰＬＬ回路がロック状態になったか否かを
示す信号、即ち、アンロック検出回路の出力、及び、中
間周波数を計数したカウンタの計数結果をマイクロコン
ピュータに圧力する必要がある。そこで 従来のＰＬＬ
周波数シンセサイザＩＣは、アンロック検出回路の出力
信号を出力するための出力端子とカウンタの計数結果を
ａカする出力端子を有し これらの端子とマイクロコン
ピュータの入力端子を接続していｔこ。
コンピュータによって選局動作が制御されるが、その制
御のために、ＰＬＬ回路がロック状態になったか否かを
示す信号、即ち、アンロック検出回路の出力、及び、中
間周波数を計数したカウンタの計数結果をマイクロコン
ピュータに圧力する必要がある。そこで 従来のＰＬＬ
周波数シンセサイザＩＣは、アンロック検出回路の出力
信号を出力するための出力端子とカウンタの計数結果を
ａカする出力端子を有し これらの端子とマイクロコン
ピュータの入力端子を接続していｔこ。
（ハ）発明が解決しようとする課題
しかしながら、従来のＰＬＬ周波数シンセサイザＩＣを
使用した場合、マイクロコンピュータはアンロック検出
回路の圧力とカウンタの計数結果を入力するための入力
端子が２個必要となる。更に、受信機の受信動作中にお
いて放送信号を受信したか否かを知るためには、中間周
波増幅回路から８カされる放送信号検出信号を人力する
端子も必要である。このため、マイクロコンピュータの
大圧力端子に余裕があればよいが、他の制御のために入
出力端子を多く必要とする場合には不都合であっｔこ。
使用した場合、マイクロコンピュータはアンロック検出
回路の圧力とカウンタの計数結果を入力するための入力
端子が２個必要となる。更に、受信機の受信動作中にお
いて放送信号を受信したか否かを知るためには、中間周
波増幅回路から８カされる放送信号検出信号を人力する
端子も必要である。このため、マイクロコンピュータの
大圧力端子に余裕があればよいが、他の制御のために入
出力端子を多く必要とする場合には不都合であっｔこ。
（ニ）課題を解決するための手段
本発明は、上述した点に鑑みて創作されたものであり
水晶発振回路の発振周波数を分周して得られる基準周波
数信号と電圧制御発振器の発振周波数を分周して得られ
る分周出力とを位相比較するＰＬＬ回路の位相比較回路
と、該位相比較回路の出力に基ずいてＰＬＬ回路がロッ
ク状態にあるか否かを検出するアンロック検出回路と、
前記電圧制御発振器の発振出力と受信周波数信号の混合
によって得られる中間周波数を計数するカウンタ回路と
、中間周波増幅回路からの信号に基ずき、放送局を受信
しｔこことを検出して放送検出信号を出力する波形整形
回路と、前記アンロック検出回路の出力、前記カウンタ
回路の計数値及び前記放送検８信号のいずれかを選択出
力する選択回路と、該選択回路の選択動作を制御する制
御データ及び前記電圧制御発振器の発振周波数を分周す
る分周比データ等が外部から入力されるシフトレジスタ
とを備えることにより、前記選択回路からの８カを単一
の出力端子から圧力することができ、マイクロコンピュ
ータの大圧力端子の使用を低減することができるもので
ある。
水晶発振回路の発振周波数を分周して得られる基準周波
数信号と電圧制御発振器の発振周波数を分周して得られ
る分周出力とを位相比較するＰＬＬ回路の位相比較回路
と、該位相比較回路の出力に基ずいてＰＬＬ回路がロッ
ク状態にあるか否かを検出するアンロック検出回路と、
前記電圧制御発振器の発振出力と受信周波数信号の混合
によって得られる中間周波数を計数するカウンタ回路と
、中間周波増幅回路からの信号に基ずき、放送局を受信
しｔこことを検出して放送検出信号を出力する波形整形
回路と、前記アンロック検出回路の出力、前記カウンタ
回路の計数値及び前記放送検８信号のいずれかを選択出
力する選択回路と、該選択回路の選択動作を制御する制
御データ及び前記電圧制御発振器の発振周波数を分周す
る分周比データ等が外部から入力されるシフトレジスタ
とを備えることにより、前記選択回路からの８カを単一
の出力端子から圧力することができ、マイクロコンピュ
ータの大圧力端子の使用を低減することができるもので
ある。
くホ）作 用
上述の手段によれば、シフトレジスタに制御データを入
力すると、その制御データによって選択回路が制御され
、アンロック検出回路の出力、カウンタの計数値、ある
いは、放送検圧信号の選択されたものが、単一の出力端
子から圧力されるので、３種類の信号に対してマイクロ
コンピュータの入力端子が１個で済むことになる。
力すると、その制御データによって選択回路が制御され
、アンロック検出回路の出力、カウンタの計数値、ある
いは、放送検圧信号の選択されたものが、単一の出力端
子から圧力されるので、３種類の信号に対してマイクロ
コンピュータの入力端子が１個で済むことになる。
（へ）実施例
第１図は本発明の実施例を示すＰＬＬ周波数シンセサイ
ザＩＣのブロック図である。
ザＩＣのブロック図である。
図において、ＰＬＬ回路は、水晶発振回路（１）、水晶
発振回路（１）の発振出力ＦＲを分周するリファレンス
ディバイダ（２）、局部発振信号Ｆｖを出力する電圧制
御発振回路（３）、局部発振信号Ｆｖを分周するプログ
ラマブルディバイダ（４）、リファレンスディバイダ（
２）の分周出力とプログラマブルディバイダ（４）の分
周８カの位相を比較する位相比較回路（５）、位相比較
回路（５）の比較出力にしたがって電圧制御発振回路（
３）を制御する電圧を圧力するチャージポンプ回路（６
）とから構成されるが、水晶発振回路（１）の水晶振動
子（８）は。
発振回路（１）の発振出力ＦＲを分周するリファレンス
ディバイダ（２）、局部発振信号Ｆｖを出力する電圧制
御発振回路（３）、局部発振信号Ｆｖを分周するプログ
ラマブルディバイダ（４）、リファレンスディバイダ（
２）の分周出力とプログラマブルディバイダ（４）の分
周８カの位相を比較する位相比較回路（５）、位相比較
回路（５）の比較出力にしたがって電圧制御発振回路（
３）を制御する電圧を圧力するチャージポンプ回路（６
）とから構成されるが、水晶発振回路（１）の水晶振動
子（８）は。
ＩＣの外部に接続され、電圧制御発振回路（３）もＩＣ
の外部に設けられる。また、位相比較回路（５）の８カ
に接続されたアンロック検８回路（９）は、位相比較回
路（５）の位相差に応じた圧力が所定期間外であること
を検出して、ＰＬＬ回路がロック状態であるかアンロッ
ク状態であるかを判別するものである。
の外部に設けられる。また、位相比較回路（５）の８カ
に接続されたアンロック検８回路（９）は、位相比較回
路（５）の位相差に応じた圧力が所定期間外であること
を検出して、ＰＬＬ回路がロック状態であるかアンロッ
ク状態であるかを判別するものである。
また、ＰＬＬ周波数シンセサイザＩＣ内には、チューナ
の中間周波数ＩＦを計数するためのカウンター０）が設
けられる。このカウンタ（１０）の計数期間ハ、リファ
レンスディバイダ（２）の圧力を更に分周する分周回路
（１１）の分周出力により制御される。また、カウンタ
（１０）で計数された結果は分周回路（１１）の分周出
力によって、計数データ出力用のシフトレジスタ（１２
）にラッチされる。
の中間周波数ＩＦを計数するためのカウンター０）が設
けられる。このカウンタ（１０）の計数期間ハ、リファ
レンスディバイダ（２）の圧力を更に分周する分周回路
（１１）の分周出力により制御される。また、カウンタ
（１０）で計数された結果は分周回路（１１）の分周出
力によって、計数データ出力用のシフトレジスタ（１２
）にラッチされる。
更に ＰＬＬ周波数シンセサイザＩＣ内には、チューナ
の中間周波増幅回路から放送局の放送信号を受信したと
き出力される放送信号ＳＤが入力され、この放送信号Ｓ
Ｄを波形整形することによって放送検出信号を出力する
波形整形回路（１３）が設けられる。
の中間周波増幅回路から放送局の放送信号を受信したと
き出力される放送信号ＳＤが入力され、この放送信号Ｓ
Ｄを波形整形することによって放送検出信号を出力する
波形整形回路（１３）が設けられる。
前述したアンロック検出回路（９）の検圧８力、シフト
レジスタ（１２）の出力、及び、波形整形回路（１３）
の出力は、選択回路（１４）に印加される６選択回路（
１４）は、供給された制御データに基ずき、印加された
これらの出力の指定されたものを出力端子り。Ｌ１２か
ら出力する。この出力端子り。Ｕ工は、マイクロコンピ
ュータの入力端子に接続される。
レジスタ（１２）の出力、及び、波形整形回路（１３）
の出力は、選択回路（１４）に印加される６選択回路（
１４）は、供給された制御データに基ずき、印加された
これらの出力の指定されたものを出力端子り。Ｌ１２か
ら出力する。この出力端子り。Ｕ工は、マイクロコンピ
ュータの入力端子に接続される。
シフトレジスタ（１５）は、マイクロコンピュータとの
インターフェイスを行うものであり、クロック信号ＣＬ
Ｋ、及び、制御信号ＣＥによって制御され、データ入力
ＤＩＨに印加されるデータが入力される。即ち、マイク
ロコンピュータからデータを転送する際には制御信号Ｇ
Ｅを“Ｈ″レベルした後、データＤＩ及びクロック信号
ＣＬＫを印加することにより、データがシフトレジスタ
（１５）に人力される。データはプログラマブルデイバ
イダ（４）の分周比を決定するデータあるいは選択回路
（１４）によって選択される圧力を指定するための制御
データである０分周比を決定するデータはプログラマブ
ルディバイダ（４）にセントされ、受信チャネルの周波
数を決定する。
インターフェイスを行うものであり、クロック信号ＣＬ
Ｋ、及び、制御信号ＣＥによって制御され、データ入力
ＤＩＨに印加されるデータが入力される。即ち、マイク
ロコンピュータからデータを転送する際には制御信号Ｇ
Ｅを“Ｈ″レベルした後、データＤＩ及びクロック信号
ＣＬＫを印加することにより、データがシフトレジスタ
（１５）に人力される。データはプログラマブルデイバ
イダ（４）の分周比を決定するデータあるいは選択回路
（１４）によって選択される圧力を指定するための制御
データである０分周比を決定するデータはプログラマブ
ルディバイダ（４）にセントされ、受信チャネルの周波
数を決定する。
また、クロック信号ＣＬＫは シフトレジスタ（１５）
のシフトクロックとなると共にシフトレジスタ（１２）
のシフトクロックにも利用される。即ち、制御信号ＣＥ
がＬ′”レベルにあるときには、シフトレジスタ（１５
）は動作せず、シフトレジスタ（１２）のみが動作する
。従って、シフトレジスタ（Ｉ２）の圧力を選択して圧
力端子から圧力する際にはクロック信号ＣＬＫを印加す
ることによって行われる。
のシフトクロックとなると共にシフトレジスタ（１２）
のシフトクロックにも利用される。即ち、制御信号ＣＥ
がＬ′”レベルにあるときには、シフトレジスタ（１５
）は動作せず、シフトレジスタ（１２）のみが動作する
。従って、シフトレジスタ（Ｉ２）の圧力を選択して圧
力端子から圧力する際にはクロック信号ＣＬＫを印加す
ることによって行われる。
このように第１図に示されたＰＬＬ周波数シンセサイザ
ＩＣにおいて、マイクロコンピュータとの接続は、デー
タの出力に対しては圧力端子り。Ｕ、たけてあり、また
、入力に関しては、従来と同様にデータ人力ＤＩ、クロ
ック信号ＣＬＫ、及び、制御信号ＣＥの３個となる。
ＩＣにおいて、マイクロコンピュータとの接続は、デー
タの出力に対しては圧力端子り。Ｕ、たけてあり、また
、入力に関しては、従来と同様にデータ人力ＤＩ、クロ
ック信号ＣＬＫ、及び、制御信号ＣＥの３個となる。
次に、第１図に示されたＰＬＬ周波数シンセサイザＩＣ
を使用した受信機において オートチューニングを行う
際の動作を、第２図のフロー図を参照して説明する。
を使用した受信機において オートチューニングを行う
際の動作を、第２図のフロー図を参照して説明する。
オートチューニングの動作が開始されると、マイクロコ
ンピュータからチャネルステップ毎の周波数データ、即
ち、分周比データがシフトレジスタ（１５）に転送され
る。これにより、ＰＬＬ回路は一度アンロフク状態とな
り、設定された周波数への引き込み動作を行う０次に、
マイクロコンピュータは、アンロック検出回路（９）の
８カを選択するための制御データをシフトレジスタ（１
５）に人力する。これにより 選択回路（１４）はアン
ロック検出回路（９）の圧力を出力端子り。Ｕ□に圧力
する。マイクロコンピュータは 圧力端子り。Ｕアに圧
力されたアンロック検出回路がＨ゛からＬ”に変化した
ことを判別し、ＰＬＬ回路が設定した周波数でロック状
態になったかを認識する。ロック状態になると、マイク
ロコンピュータは、放送検出信号を選択するための制御
データをシフトレジスタ（１５）に入力する。これによ
り、圧力端子り。、ＪＴからは波形整形された信号ＳＤ
が出力すれる。マイクロコンピュータはこの信号ＳＤが
あるか否かを判別することにより、受信した周波数に放
送局があるかどうかをチエツクする。信号ＳＤが検出で
きない時は、次のチャネルの周波数データをシフトレジ
スタ（１５）に人力して同様の動作を行う。放送局が検
出されたら、カウンタ（１０）の計数結果を選択するた
めの制御データをシフトレジスタ（１５）に人力すると
共に、クロック信号ＣＬＫを印加する。これにより、出
力端子り。ＵＴからは、シフトレジスタ（１２）にラッ
チされた計数データがシリアルに出力される。このデー
タをマイクロコンピュータが入力することによって、正
確なチューニングが成されているか否かが判る。
ンピュータからチャネルステップ毎の周波数データ、即
ち、分周比データがシフトレジスタ（１５）に転送され
る。これにより、ＰＬＬ回路は一度アンロフク状態とな
り、設定された周波数への引き込み動作を行う０次に、
マイクロコンピュータは、アンロック検出回路（９）の
８カを選択するための制御データをシフトレジスタ（１
５）に人力する。これにより 選択回路（１４）はアン
ロック検出回路（９）の圧力を出力端子り。Ｕ□に圧力
する。マイクロコンピュータは 圧力端子り。Ｕアに圧
力されたアンロック検出回路がＨ゛からＬ”に変化した
ことを判別し、ＰＬＬ回路が設定した周波数でロック状
態になったかを認識する。ロック状態になると、マイク
ロコンピュータは、放送検出信号を選択するための制御
データをシフトレジスタ（１５）に入力する。これによ
り、圧力端子り。、ＪＴからは波形整形された信号ＳＤ
が出力すれる。マイクロコンピュータはこの信号ＳＤが
あるか否かを判別することにより、受信した周波数に放
送局があるかどうかをチエツクする。信号ＳＤが検出で
きない時は、次のチャネルの周波数データをシフトレジ
スタ（１５）に人力して同様の動作を行う。放送局が検
出されたら、カウンタ（１０）の計数結果を選択するた
めの制御データをシフトレジスタ（１５）に人力すると
共に、クロック信号ＣＬＫを印加する。これにより、出
力端子り。ＵＴからは、シフトレジスタ（１２）にラッ
チされた計数データがシリアルに出力される。このデー
タをマイクロコンピュータが入力することによって、正
確なチューニングが成されているか否かが判る。
チューニングがずれていた場合には、微調整を行うため
の周波数データをシフトレジスタ（１５）に入力し同様
の動作を行う。正確なチューニングが出来たら、オート
チューニングの動作を終了する。
の周波数データをシフトレジスタ（１５）に入力し同様
の動作を行う。正確なチューニングが出来たら、オート
チューニングの動作を終了する。
（ト）発明の効果
上述の如く、本発明によれば、アンロック検出信号、カ
ウンタの計数結果、及び、放送検出信号の出力が制御デ
ータによって選択されてん単一の出力端子から出力され
るために、マイクロコンピュータと接続する端子数か減
少し、マイクロコンピュータの端子の利用効率が向上す
る利点を有する。
ウンタの計数結果、及び、放送検出信号の出力が制御デ
ータによって選択されてん単一の出力端子から出力され
るために、マイクロコンピュータと接続する端子数か減
少し、マイクロコンピュータの端子の利用効率が向上す
る利点を有する。
第１図は本発明の実施例を示すＰＬＬ周波数シンセサイ
ザＩＣのブロック図 第２図は第１図に示されたＰＬＬ
周波数シンセサイザＩＣを使用した受信機のオートチュ
ーニングの動作を示すフロー図である。 （１）・・水晶発振回路、（２）・リファレシスディバ
イダ、（３）・・電圧制御発振回路、（４）・−プログ
ラマブルディバイダ、（５）・・・位相比較回路、（６
）チャージポンプ回路 （８）・・水晶振動子、（９）
・・アンロック検出回路、（１０）・・・カウンタ、（
１１）・・・分周回路、（１２）・・・シフトレジスタ
、（１３）・波形整形回路、（１４）・・・選択回路、
（１５）・・シフトレジスタ。
ザＩＣのブロック図 第２図は第１図に示されたＰＬＬ
周波数シンセサイザＩＣを使用した受信機のオートチュ
ーニングの動作を示すフロー図である。 （１）・・水晶発振回路、（２）・リファレシスディバ
イダ、（３）・・電圧制御発振回路、（４）・−プログ
ラマブルディバイダ、（５）・・・位相比較回路、（６
）チャージポンプ回路 （８）・・水晶振動子、（９）
・・アンロック検出回路、（１０）・・・カウンタ、（
１１）・・・分周回路、（１２）・・・シフトレジスタ
、（１３）・波形整形回路、（１４）・・・選択回路、
（１５）・・シフトレジスタ。
Claims (1)
- （１）水晶発振回路の発振周波数を分周して得られる基
準周波数信号と電圧制御発振器の発振周波数を分周して
得られる分周出力とを位相比較するＰＬＬ回路の位相比
較回路と、 該位相比較回路の出力に基ずいてＰＬＬ回路がロック状
態にあるか否かを検出するアンロック検出回路と、 前記電圧制御発振器の発振出力と受信周波数信号の混合
によって得られる中間周波数を計数するカウンタ回路と
、 中間周波増幅回路からの信号に基ずき、放送局を受信し
たことを検出して放送検出信号を出力する波形整形回路
と、 前記アンロック検出回路の出力、前記カウンタ回路の計
数値及び前記放送検出信号のいずれかを選択出力する選
択回路と、 該選択回路の選択動作を制御する制御データ及び前記電
圧制御発振器の発振周波数を分周する分周比データ等が
外部から入力されるシフトレジスタとを備え、 前記選択回路からの出力を単一の出力端子から出力する
ことを特徴とするＰＬＬ周波数シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311920A JP2557739B2 (ja) | 1990-11-16 | 1990-11-16 | Ｐｌｌ周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311920A JP2557739B2 (ja) | 1990-11-16 | 1990-11-16 | Ｐｌｌ周波数シンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04183020A true JPH04183020A (ja) | 1992-06-30 |
| JP2557739B2 JP2557739B2 (ja) | 1996-11-27 |
Family
ID=18023017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311920A Expired - Lifetime JP2557739B2 (ja) | 1990-11-16 | 1990-11-16 | Ｐｌｌ周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2557739B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4807597B2 (ja) * | 2007-01-05 | 2011-11-02 | 株式会社村田製作所 | 電子部品及びその製造方法 |
-
1990
- 1990-11-16 JP JP2311920A patent/JP2557739B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4807597B2 (ja) * | 2007-01-05 | 2011-11-02 | 株式会社村田製作所 | 電子部品及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2557739B2 (ja) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484153A (en) | Voltage converter for a frequency synthesizer | |
| US4817199A (en) | Phase locked loop having reduced response time | |
| US4521744A (en) | Tuning apparatus of phase-locked loop type | |
| EP0582390A1 (en) | Dual mode phase-locked loop | |
| US4392253A (en) | Phase locked loop circuit | |
| KR19990063230A (ko) | 직접 변환 방법을 이용하는 선택적 호출 무선 수신기 | |
| US5995169A (en) | SIF signal processing circuit | |
| US20060066759A1 (en) | Automatic frequency tuning system | |
| US4862105A (en) | Frequency synthesizer comprising a tuning indicator | |
| US4516170A (en) | Dual mode UHF tuning system | |
| JPH0149051B2 (ja) | ||
| US4339826A (en) | Radio receiver having phase locked loop frequency synthesizer | |
| US4163259A (en) | Windowed tuning system with synchronous detector | |
| JPH04183020A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US4317228A (en) | Television receiver having multiplexed phase lock loop tuning system | |
| EP1458109A1 (en) | Receiver | |
| JPH0430830Y2 (ja) | ||
| KR890002594B1 (ko) | 위성방송과 tv방송 입체형 수신기의 튜닝회로 | |
| JPS6322493B2 (ja) | ||
| US4172997A (en) | Digital tuner for a communication receiver, typically an AM receiver | |
| JP3251835B2 (ja) | チューナ用半導体装置 | |
| JPS5881341A (ja) | 受信機 | |
| JPH0514569Y2 (ja) | ||
| JP2822378B2 (ja) | Ｆｍ受信機の中間周波数自動調整方式 | |
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |