JPH04183109A

JPH04183109A - 周波数逓倍回路

Info

Publication number: JPH04183109A
Application number: JP31320790A
Authority: JP
Inventors: Hideo Takahashi; 高▲はし▼　秀夫; Kouichi Sugama; 幸一須釜
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-11-19
Filing date: 1990-11-19
Publication date: 1992-06-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕入力したクロック信号の周波数を逓倍する周波数逓倍回
路に関し、小型で、安価な周波数逓倍回路を提供することを目的と
し、入力したクロック信号を反転する反転手段と、入力した
クロック信号の立ち上がりを検出する第１の立ち上がり
検出手段と、反転手段で反転したクロック信号の立ち上
がりを検出する第２の立ち上がり検出手段と、第１の立
ち上がり検出手段の出力と、第２の立ち上がり検出手段
の出方の論理和をとる論理和手段を備え構成する。

〔産業上の利用分野〕

本発明は、入力したクロック信号の周波数を逓倍する周
波数逓倍回路に関する。

電子装置、通信装置において、入力したクロツり信号の
２″倍の繰り返し周波数をもつクロック信号を発生する
ための周波数逓倍回路か広く使用されている。

かかる周波数逓倍回路は、入力したクロック信号を正確
に逓倍し、且つ小規模で、コストの安価な回路が要求さ
れている。

〔従来の技術〕

第５図は従来例を説明する図、第６図は従来例のタイム
チャートを説明する図である。

第５図の従来例に示す５１は遅延線（図中Ｄｅｌａｙ　
　Ｌｉｎｅと示す）、４２は入力したクロック信号と遅
延線５１の出力との排他的論理和をとる排他的論理和回
路５１である。

第５図の従来例の動作を第６図のタイムチャートにより
説明する。

■　入力クロック信号である。

■　入力クロック信号を遅延線５１により、時間τだけ
遅延させた出力である。

■　入力クロック信号■と時間τだけ遅延させたクロッ
ク信号■の排他的論理和をとった排他的論理和回路４２
の出力である。

排他的論理和回路４２は２つの入力信号か一致したとき
、即ち、２つの入力信号かともに「ハイ」あるいはとも
にＥロウ」のときに、　１０つ」レベルを出力する。

ここで、入力クロック信号のデユーティファクタが５０
％で、２逓倍した出力クロック信号のデユーティファク
タも５０％に保つときには、遅延時間τをＴ／４　（Ｔ
は入力クロック信号の周期Ｔ）に設定することにより、
繰り返し周波数か２倍で、デユーティファクタが５０％
のクロック信号を発生することができる。

〔発明が解決しようとする課題〕

上述の従来例においては、遅延線５１を使用している。

この遅延線５１は一般的にコストが高く、実装面積が大
きい。

本発明は、小型で、安価な周波数逓倍回路を提供するこ
とを目的とする。

〔課題を解決するだめの手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中のＩＯは入力し
たクロック信号を反転する反転手段であり、２０は入力
したクロック信号の立ち上がりを検出する第１の立ち上
がり検出手段であり、３０は反転手段１０で反転したク
ロック信号の立ち上がりを検出する第２の立ち上がり検
出手段である。

また、４０は第１の立ち上がり検出手段２０の出力と、
第２の立ち上がり検出手段３０の出力の論理和をとる論
理和手段であり、かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作　用〕

第１の立ち上がり検出手段２０で入力したクロック信号
の立ち上がりを検出し、第２の立ち上かり検出手段３０
で反転手段１０により反転したクロック信号の立ち上が
りを検出する。

論理和手段４０にて、第１の立ち上がり検出手段２０の
出力と、第２の立ち上かり検出手段３゜の出力との論理
和をとり、入力クロック信号の１パルスから、２個の立
ち上がりを検出することにより、周波数を２逓倍するこ
とか可能となる。

〔実施例〕

以下本発明の要旨を第２図〜第４図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明する図、第３図は本発明の
実施例のタイムチャートを説明する図、第４図は本発明
のその他の実施例を説明する図をそれぞれ示す。なお、
全図を通じて同一符号は同一対象物を示す。

第２図に示す本発明の実施例は、第１図で説明した反転
手段１０として、インバータ（以下ＩＮＶと称する）Ｉ
Ｉ。

第１の立ち上がり検出手段２０として、コンテンサＣ１
と、抵抗Ｒ１と、ダイオードＤＩよりなる微分回路２１
１第２の立ち上かり検出手段３０として、微分回路２１と
同じ構成のコンデンサＣ２と、抵抗Ｒ２と、ダイオード
Ｄ２よりなる微分回路３１１論理和手段４０として、論
理和回路（以下ＯＲ回路と称する）４１より構成した例
である。

入力クロック信号を微分回路２１．３１で微分すると、
立ち上がりおよび立ち下がり時にパルスを発生するので
、ダイオードＤ１１Ｄ２で負極性のパルスを吸収してい
る。

第２図の回路の３動作を第３図のタイムチャートにより
説明する。

■　入力クロック信号である。

■　入力クロック信号■をコンデンサＣ１１抵抗Ｒ１で
微分し、ダイオードＤ１で負極性のパルスを吸収した微
分回路２１の出力である。

■　ＩＮＶＩＩにより、極性を反転したクロック信号で
ある。

■　極性を反転したクロック信号■をコンデンサＣ２、
抵抗Ｒ２で微分し、ダイオードＤ２で負極性のパルスを
吸収した微分回路３１の出力である。

■　ＯＲ回路４１にて、■と■の論理和をとった出力ク
ロック信号である。

ＯＲ回路４１の入出力特性は、何れかの入力かＯＲ回路
４１のシュレッショルド電圧以上になると、「オン」と
なり一定電圧を出力するので、鋸歯状波の入力電圧であ
っても出力電圧は図に示すように矩形波を得ることがで
きる。

ここ回路において、デユーティファクタはＯＲ回路４１
のシュレッショルド電圧を変化させることにより調整す
ることができる。

第４図はその他の実施例を示し、第２図に示す周波数逓
倍回路（１，〜１１）をｎ個従続接続して、入力クロッ
ク信号の周波数を２″逓倍する周波数逓倍回路の例であ
る。

図において、ＣＫＩは周波数を２’　　（＝２）逓倍し
た出力、ＣＲ２は周波数を２２逓倍した出力、ＣＫｎは
周波数を２″逓倍した出力を示す。

以上のように構成することにより、小型で実装面積が小
さく、コストの低い周波数逓倍回路を実現することがで
きる。

〔発明の効果〕

以上のような本発明によれば、入力クロック信号を２逓
倍する小型で、安価な周波数逓倍回路を構成でき、さら
に２逓倍回路をｎ個従続接続することにより小型、安価
な２″逓倍を行う周波数逓倍回路を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、第３図は本発明の実施例のタイムチャートを説明する図
、第４図は本発明のその他の実施例を説明する図、第５図
は従来例を説明する図、第６図は従来例のタイムチャートを説明する図、をそれ
ぞれ示す。図において、１０は反転手段、１１はＩＮＶ。２０は第１の立ち上かり検出手段、２１．３１は微分回路、３０は第２の立ち上がり検出手段、４０は論理和手段、４１はＯＲ回路、４２は排他的論理和回路、５１はＤｅｌａｙ　　Ｌｉｎｅ。１１〜１．は周波数逓倍回路、Ｃ１１Ｃ２はコンデンサ、Ｒ１１Ｒ２は抵抗、Ｄｌ、Ｄ２はダイオード、をそれぞれ示す。本発明の詳細な説明するブロック図第１閲 ■　入力クロック信号本発明の実施例のタイムチャー１・を説明する同第３図本発明のその他の実施例を説明する図第４図

Claims

【特許請求の範囲】

（１）入力したクロック信号の周波数を２逓倍する周波
数逓倍回路（１）であって、入力したクロック信号を反転する反転手段（１０）と、入力したクロック信号の立ち上がりを検出する第１の立
ち上がり検出手段（２０）と、前記反転手段（１０）で反転したクロック信号の立ち上
がりを検出する第２の立ち上がり検出手段（３０）と、前記第１の立ち上がり検出手段（２０）の出力と、前記
第２の立ち上がり検出手段（３０）の出力の論理和をと
る論理和手段（４０）を備えたことを特徴とする周波数
逓倍回路。
（２）前記周波数逓倍回路（１＿１〜１＿ｎ）をｎ個従
続接続して、入力したクロック信号を２＾ｎ逓倍するこ
とを特徴とする周波数逓倍回路。