JPH0418340B2 - - Google Patents
Info
- Publication number
- JPH0418340B2 JPH0418340B2 JP59198415A JP19841584A JPH0418340B2 JP H0418340 B2 JPH0418340 B2 JP H0418340B2 JP 59198415 A JP59198415 A JP 59198415A JP 19841584 A JP19841584 A JP 19841584A JP H0418340 B2 JPH0418340 B2 JP H0418340B2
- Authority
- JP
- Japan
- Prior art keywords
- during
- cycle
- line
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
Description
（産業上の利用分野）
この発明はデジタルコンピユータのアーキテク
チヤに関し、特にデジタルコンピユータシステム
においてプロセツサ、メモリ（主メモリ）及びマ
スストレージ（デイスク、テープ等）、コンソー
ルターミナル、プリンタ、その他のＩ／Ｏ機器等
異つた装置を相互間での交信のため相互に接続す
る手段に関する。ここに請求する特定の発明は、
デジタルコンピユータシステムにおける交信路の
シーク（探索）制御を各装置間で調停するための
改良手段に関連している。 （従来技術） デジタルコンピユータシステムとそれら構成部
品の価値が下がり続けるにつれ、ますます異つた
種類のデータ取扱装置がそれらシステムへ相互接
続されるようになつている。そうした装置は速度
（データの送受可能な速度）、必要な制御情報、デ
ータフオーマツト、その他において広範囲に異る
特性を有するにもかかわらず、相互に交信しなけ
ればならない。例えば、プロセツサはしばしば主
メモリと（超高速で）、デイスクメモリ等のマス
ストレージ装置と（高速で）、更にプリンタ等の
出力装置と（超低速で）それぞれ交信しなければ
ならない。相互接続手段の重要な特徴は、相互に
交信したがつている各装置の競合要求を調停する
能力にある。調停は１つの要求の通信路へのアク
セスを許容するように実施されねばならず、従つ
て調停プロセスは効率的なことが重要である。さ
もないと、コンピユータシステムのリソース中過
度の部分が使われてしまう。更に、調停プロセス
は交信路を要求装置間に割当てる点である程度の
柔軟生を与えることが一般に望ましい。広範囲の
各種装置を交信路へ接続可能とする場合、特に多
数のプロセツサの交信路への追加接続を必要とす
る場合には、調停機構に加わる競合要求がシステ
ムの動作と柔軟生に望ましくない制約をしばしば
もたらす。 相互接続手段の別の重要な特徴は、割込みの助
長にある。これら割込みの成される方法が、交信
路への装置接続で達成可能な柔軟生にしばしば顕
著な制限を課す。 単一の中央プロセツサへ接続された装置間での
交信を与える他、それら装置と１つ以上の別のプ
ロセツサ間、更には幾つかのプロセツサ同士間で
のアクセスを与えることが時折望ましい。このプ
ロセツサ間での交信要求は、調整動作を保証する
必要があるため、相互接続の問題に尚いつそうの
複雑さを加える。特別の注意を必要とするプロセ
ツサ間交信の一特長は、１つ以上のプロセツサの
キヤツシユ利用によつて生じる問題である。キヤ
ツユは、キヤシユデータが“有効”なとき、つま
りキヤシユされて以降主メモリ内で変更されてな
いときのみキヤシユへのアクセスが許容されるこ
とを確かめる適当な措置が取られないと、処理エ
ラーを引き起す。キヤシユ制御が効率的に行われ
ないと、システム全体の性能が著しく低下してし
まう。 （発明の目的） 従つて本発明の目的は、デジタルコンピユータ
システムにおいて各種異つた装置を相互接続する
ための改良手段を提供することにある。 更に本発明の目的は、広範囲の各種装置を最小
の制約で接続可能とする、デジタルコンピユータ
システムにおいて異つた装置を相互接続するため
の改良手段を提供することにある。 本発明の更に別の目的は、相互間の交信を要求
している装置間に相互接続リソースを効率的に割
当てられる、装置を相互接続するための改良手段
を提供することにある。 本発明の更に別の目的は、異つたアクセス優先
順位を有する装置間での交信を効率的に調停す
る、デジタルコンピユータシステムにおいて装置
を相互接続するための手段を提供することにあ
る。 （発明の要旨説明） この出願は、相互接続手段の幾つか関連した特
徴の１つに関するものである。 特に本願は、交信路へのアクセスをアクセスを
求めている装置へ所定時に許容するような手段に
関連している。システム全体の異うた各特徴が相
互に関係しているため、システム全体の構成をま
ず概略的に説明し、次いで本発明に固有の特徴を
やや詳しく説明する。但し、本願の固有な発明、
つまり通信路へのアクセスを決定し、許容するた
め手段を限定するのは請求の範囲である。 １ 相互接続手段の一般的説明 ここに説明する相互接続手段は、相互接続され
るべき各装置に付属しており、好ましくはその一
部を形成している。その手段は、各装置を相互接
続する交信路（例えば並列ワイアドバス）上にお
ける信号の送信及び受信を制御する。又相互接続
手段は、交信路によつて相互接続された装置間に
おける交信の一様な制御を与える。これら装置は
交信路へ並列に接続され、それらの動作は交信路
上の物理的に位置と無関係である。交信路へ接続
された各装置は、後述する多くの目的に使われる
識別番号（“ID”）が与えられている。相互接続
手段の一実施例において、上記の番号付与は装置
へ挿入される物理的プラグとワイヤによつて成さ
れ、識別番号を指定する。この物理的プラグはス
ロツトからスロツトへ移動されるので、装置とプ
ラグが存在するスロツト間に論理的な依存性は存
在しない。識別番号はシステムの初期化中に制御
レジスタ内へ格納され、その後装置によつて使わ
れる。 相互接続手段は、装置間で効率的な交信を与え
られる特定の一組のコマンドを実行する。これら
のコマンドは、多数の異つた動作（以下“トラン
ザクシヨン”と呼ぶ）で実行され、伝送される。
各トランザクシヨンは次のものを含む多くのサイ
クルへ細分割される；特定トランザクシヨン（読
取り、書込み、割込み等））用の動作コードが、
そこへコマンドが差し向けられるか又はコマンド
に関連した情報が与えられる装置を識別する情報
と共に、バスを介して別の装置へ伝送されるコマ
ンド／アドレスサイクル；交信路へのアクセス次
に許容される装置を識別するための埋込み調停サ
イクル；及びユーザデータ（処理の最終的目的）
又はその他の情報が伝送される１つ以上のデータ
サイクル。トランザクシヨン信号は交信路を通
じ、ここでは情報伝達クラスライン、応答クラス
ライン、制御クラスライン及びパワークラスライ
ンと称する異つたグループのラインを介して伝送
される。時間／位相信号（後述）を除き、これら
の信号は１つ以上の相互接続手段がそれらを主張
する毎に、主張されたものとして検出される。情
報伝達クラスラインは、情報、データ及びパリテ
イラインとトランザクシヨンで使われる伝送コマ
ンド、データ状態及びその他一定の情報から成
る。 応容クラスラインは、エラーフリー受信の確実
な確認と、トランザクシヨンを制御又は変更する
ための追加の応答を与える。このエラーモニタリ
ングは、システムの信頼性に大きく貢献し、追加
のバンド巾をほとんど又は全く必要とせず、応答
装置がトランザクシヨンの平常進行を変更するの
を可能とし、システムの柔軟性に大きく貢献す
る。例えば、指し向けられたコマンドに応答する
のに、そのコマンドによつて通常与えられる時間
を越えた追加の時間を必要とする装置は、応答準
備が整うまでトランザクシヨンの実行を（所定の
限界内で）遅らせる１つ以上の応答信号を利用す
るか、又はその時点で応答不能なことを装置に通
知して、交信路を別のトランザクシヨン用にフリ
ーとする。 １つの装置から別の装置へ交信路へのアクセス
の効率的且つ秩序立つた伝達を与えるため、各装
置中の相互接続手段によつて一組の制御信号が発
生され、利用される。更に、各装置は共通のシス
テムクロツクからローカルタイミング信号を発生
し、同期動作を保証する。これらの信号及びテス
ト制御信号も、バスを介し別々のライン上を伝送
される。又装置はシステム内のAC及びDC電源の
状態をモニターし、必要に応に適切な措置が取ら
れるように、これら電源の状態を示す信号を与え
る。 ここに記す相互接続手段は、極めて効果的で多
様性があり、現在利用可能な大規模集積技術によ
つて容易に経済的に製造できる。これは、上記ラ
イン間での効率的な機能の選択と分配に基き、コ
マンド、制御、情報及びデータ信号を各装置間で
伝送するのに必要な物理的に別々なワイヤの数が
比較的限定されていることによる。それにもかか
わらず、相互接続手段はそれに接続される装置の
物理的配置に関し実質上何の制約も課さない。更
に本相互接続手段は、広範囲の各種装置の相互接
続を可能とし、単一プロセツサと多重プロセツサ
の両構成に効率的に適合する。 ２ ここに記す特定発明の一般的説明 本願で詳細に示す発明によれば、トランザクシ
ヨンで他の装置と交信するため交信路の制御を求
める各装置がNO ARB制御ラインをモニターす
る。NO ARBの取消しが認められる度に、その
装置が次のサイクルで調停を行う。このサイクル
は、“アイドル”調停サイクルつまり現行トラン
ザクシヨンが交信路上で行われていない時に生じ
るサイクルか、又は“埋込み”調停サイクルつま
り交信路上でトランザクシヨンが進行している間
に生じるサイクルとなる。 調停サイクルを検知すると、各装置がNO
ARBとその優先順位に対応している１つのライ
ンを送出する。信号はデコードされた形で（つま
り“Ｎの１つ”として、但しＮは与えられる異つ
た優先順位レベル数）交信路のデータライン上に
主張される。同時に、各装置がデータラインをモ
ニターし、調停下のそれら装置中所定の優先順位
特性を持つているのがその装置であるかどうかに
ついて各自の決定を行う。ここに詳述する特定の
実施例において、調停は２つの優先順位レベルつ
まり“高”及び“低”で行われる。更に、各レベ
ル内には装置の識別番号と逆の関係で高から低へ
順序に付けられサブレベルの優先順位が存在す
る。すなわち、サブレベルの優先順位は、識別番
号が増加するにつれて低下する。ここで特に説明
するように、その時点で交信路へのアクセスが調
停されている装置中、それが最高優先順位の装置
であるかどうかを各装置が各自で決定する。それ
がアクセスを求めている最高優先順位の装置であ
ると決定した装置は、“ペンデイングマスター”
の状態を取り、NO ARBを送出し続けて、それ
が交信路の制御を行うまで、別の装置が交信の制
御について調停に入るのを防ぐ。ペンデイングマ
スターは、BSYが取消されてカレントマスター
となるサイクルの次のサイクルで交信路の制御を
行うことができる。更に本発明によれば、異つた
優先順位レベルだけでなく、異つたモードでも調
停が成される。すなわち、多数の固定優先順位レ
ベルの１つでか又はダイナミツク的に変化するベ
ース（例えば後述する“デルアル・ラウンド・ロ
ビン”調停モード）で、１つの装置により調停を
行うためにモード制御手段が設けられる。又その
装置は調停を不能とするように設定でき、これに
よつて交信路の制御を受けることが防がれる。 調停モード制御は、システム中の全装置にアク
セス可能で、しかもそれらによつて変更可な制御
レジスタを介して確立される。従つて、装置の調
停モードはシステムのニーズに基き必要に応じて
変更できる。又“デイアル・ラウンド・ロビン”
モードでは、交信路へのアクセスが、一期間の間
各装置へ実質上等しいアクセスを与えるベースで
与えられる。“デユアル・ラウンド・ロビン”と
いう用語はここで、ウイリアム・デ・ストレツカ
（William D.Strecker）等により1982年５月７日
に出願された米国特許出願連続番号第375983号の
直列バスのデユアルカウント・ラウンドロビン分
散調停テクニツク（Dual−Count Round−
Robin Distributed Arbitration Technique for
Serial Buses）に記載されたタイプの“ピユ
ア”・ラウンド・ロビン対比的に、相互接続手段
のダイナミツク調停モードの挙動を示すのに使わ
れている。後者の場合、交信路に接続された全装
置がこのモードにあると、各装置は任意の装置が
２回目の交信路制御を受ける前に、必ず１回交信
路の制御を受ける。一方、“デルアル・ラウン
ド・ロビン”モードでは、２つのラウンドロビン
“リング”が定められ、それぞれ、“ピユア”ラウ
ンドロビンとなる。これは、優先順位演算におけ
る先の交信路マスターのIDを用いて得られる。
これらリングが効果的に重複されることにより、
“デユアル・ラウンド・ロビン”モードは、いず
れの装置も交信路の制御から締め出されず、最悪
の場合でも任意の装置についてのレーテンシイが
ピユアラウンドロビンと同じになる程度で、ピユ
アラウンドロビン同等の“公平さ”を与える。任
意の特定時に大きいバンド巾がある装置によつて
必要なときは、その装置の調停優先順位モードが
ダイナミツクモードから固定モードへ、特に固定
の高優先順位モードを含むものに変更される。こ
のモードでは、所定の装置に別の場合より大きい
割合の時間で交信路へのアクセスが与えられ、従
つて一期間にわたつてより多量のデータを伝送で
きる。 “デユアル・ラウンド・ロビン”調停モードで
動作している各装置は、それぞれの埋込み調停リ
サイクル中その識別番号をカレントマスターの識
別番号と比較する。所定装置の識別番号がカレン
トマスターの識別番号より大きいと、装置はその
優先順位を高い優先順位レベルへ更新する；大き
くなければ、その優先順位はそのままにとどまる
か、又は低い優先順位レベルへ設定される。特定
の埋込み調停サイクルで調停するかの決定は、そ
の調停決定が先のマスターの識別番号に基くよう
に、そのサイクルで優先順位を更新する前に成さ
れる。従つて、低いID番号を持ち、さもなけれ
ば高いID装置による交信路へアクセスを否認す
る装置は、低い優先順位レベルへ周期的に落とさ
れる。 本発明の相互接続手段は、顕著な利益をもたら
す。まず、調整プロセス用の装置を与えるのに、
交信路中に１つの追加ラインしか必要としない。
調停に必要な残りのラインは、相互交信の最終目
的であるデータを伝送するのに必らず存在するデ
ータラインによつて賄われる。従つて、システム
そのものが単一の集積回路上で実現可能となり、
これは経済的なシステムの構成に重要な、時には
決定的な利点を与える。又本調停システムは、限
定装置つまり交信路へのアクセスを求めている競
合装置間にリソースを配分する点で、極めてフレ
キシブルな方法を与える。相対的な優先順位の各
装置への配分は、所定の時点でアクセスを競争し
ている装置間において所定の方法で変更可能であ
るか、又は変化するシステムの要求に従つて変更
可能である。更に、調停は交信路へ接続されてい
る全装置間に分散されるので、中央化された調停
で通常必要な多数のライン、物理的な配置上の制
約及び大くのオーバーヘツドを省ける。従つて、
本相互接続手段は効果的で極めてフレキシブルな
動作モードを備えている。 本発明の上記及びその他の目的と特徴は、添付
の図面を参照した本発明に関する以下の詳細な説
明から容易に理解されよう。 （発明の実施例） １ 相互接続手段の詳細な説明 第１Ａ図は、ここに記す相互接続手段を小型で
比較的安価なコンピユータシステムの一般的構成
へ適用した例を示している。図示のごとく、プロ
セツサ１０、メモリ１２、端末１４及びマススト
レージ装置（デイスク）１６が相互接続手段１８
と交信路２０を介し互いに接続されている。プロ
セツサ１０とメモリ１２の場合、相互接続手段１
８は装置内と一体的に位置して、装置の交信イン
タフエースを与えるのが好ましい。端末１４のス
トレージ装置１６の場合には、多数の端末又はス
トレージ装置を単一の相互接続手段１８へ接続可
能とするため、中間アダプタ２２，２４がそれぞ
れ設けられる。アダプタは、交信路２０を相互の
残部へインタフエイスする役割を果す。ここで用
いているように、“装置”という用語は共通の相
互接続手段で交信路へ接続される１つ以上の実在
物を指している。従つて第１Ａ図において、端末
１４とアダプタ２２は単一の装置２６を構成して
いる；同じく、プロセツサ１０と主メモリ１２は
それぞれが装置である。第１Ｂ図では、プロセツ
サ３２とメモリ３４がアダプタ４０と合わさつて
単一の装置を構成している。 第１Ａ図において、プロセツサ１０は交信路２
０に接続された別の装置とメモリ１２を共有して
いる。これはシステムのコスト減をもたらすが、
交信路２０を共有する必要からシステムの速度に
制限を課す。第２Ｂ図でば、プロセツサ３２のメ
モリ３４の間に別のメモリ路３０を設けること
で、上記の問題が解決されている。この場合プロ
セツサとメモリは、アダプタ４０、交信路４２、
アダプタ４６，４８を介して端末３６及びストレ
ージ装置３８と接続される。アダプタ４０がそれ
と一体でアダプタを交信路４２へ接続する相互接
続手段１８を有する。同様に、アダプタ４６，４
８もそれらと一体で各アダプタを交信路４２へ接
続する相互接続手段１８をそれぞれ有する。この
種のシステムは高性能を与えるが、高コストであ
る。しかしそれでも、ここに記す相互接続手段と
充分コンパテイブルである。 更に第１Ｃ図は、マルチプロセツサシステムに
装置の相互接続手段を用いた例を示している。同
図において、プロセツサ５０，５２はそれぞれメ
モリ路５８，６０を介して主メモリ５４，５６へ
接続されている。一方、プロセツサ／メモリ対
は、一体的に組込まれ交信路６８で相互に接続さ
れた相互接続手段１８を有するアダプタ６２，６
４を介してシステムの残部とそれぞれ接続されて
いる。キヤシユメモリ１９０は、プロセツサの１
つ例えばプロセツサ５２に付属している。残りの
システムは第１Ｂ図の例とほぼ同じで、１つ以上
の端末７０が相互接続手段１８を内部に有するア
ダプタ７２を介して交信路６８へ接続され、又マ
スストレージ装置７４が相互接続手段１８を有す
るアダプタ７６を介して交信路６８へ接続されて
いる。この構成では、各プロセツサがシステム中
の各システムと交信できるだけでなく、プロセツ
サ同士も直接交信できる。更にキヤシユメモリ１
９０も効率的に収容されている。同一システム内
に含まれたこの装置混合体によつて、異つた性質
と複雑さのレベルが課せられるにもかかわらず、
ここに記す相互接続手段は全ての交信を実質上同
じ方法で効率的に制御できる。 次に第２図を参照すると、相互接続手段によつ
て発生され、利用される信号の各種カテゴリー
が、主な機能クラスに従つて要約してある。各グ
ループ内で、更に別々のサブ機能によつて分類さ
れるている。又以下の議論を解り易くするため、
それらの信号を１つの装置から別の装置へ運ぶ線
（つまり交信路）７８の特定線毎のグループ分け
も示してある。ラインは、そのラインに接続され
たいずれかの装置が専用に送出すれば、専用され
たと見なされる。どの装置も専用を送出しないと
きだけ、そのラインは専用されない。図示の目的
上、それぞれＡとＢで示し、交信を制御すべき対
応する装置と一体の２個別々の相互接続手段が、
それらによつて使われる信号で概略的に示してあ
ると共に、信号交換の目的で相互接続されたもの
として交信路７８で示してある。但し、カレント
マスターによつて選択された装置だけが実際には
トランザクシヨンへ参加するが、交信路７８は一
般に２個より多い装置を一時に結合する。残りの
装置は、交信路と物理的に接続した状態にとどま
るが、トランザクシヨンには参加しない。 第２図に示すように、相互接続手段によつて使
われる信号には４種の大クラスがある；つまり情
報伝達クラス信号、応答クラス信号、制御クラス
信号及びパワークラス信号。“情報伝達”クラス
信号はＩ〔３：０〕で示した情報フイールドを含
み、これは交信路７８のうち４本の別々なライン
８０を介して送受信される。情報フイールドは、
コマンドコード、トランザクシヨンを開始する装
置（“カレントマスター”）を識別するコード、サ
イクル中に送信されるデータの状態を指示する情
報、その他等の情報を伝送する。第２図中Ｄ
〔31：０〕で示したライン８２を通じて送信され
る32ビツトのデータワードがトランザクシヨンで
必要な一定の情報、例えば生じるべきデータ伝送
の長さ（読取り用及び書込み用トランザクシヨン
で使われる）；トランザクシヨンに参加すべく選
ばれた装置の識別；データ伝送用にアクセスされ
るべきメモリ位置のアドレス；及び伝送されるべ
きデータ等を与える。このワードは32本の別々な
ライン８２を介して送受信される。２本のライン
８４，８６、つまり情報及びデータラインのパリ
テイを示すのに使われる“PO”で示したライン
と、エラー状態を信号化するのに使われるBAD
で示したラインも設けられている。 “応答”クラス信号は、CNF〔２：０〕で示し
ライン８８を介して送信される３ビツトフイール
ドから成り、これは装置へ送られた各種情報に対
する応答を与えると共に、後で詳述するようにト
ランザクシヨンの進行を装置で変更することを可
能にする。 “制御”クラス信号は、８本のライン９０〜１
０４を介して送信される。これらのうち最初の
NO ARBが、調停プロセスを制御する。第２の
BSYは、ある装置によつて交信路が現在制御さ
れていることを示す。これら両信号は相互に連動
して使われ、交信路の制御を求めている装置にお
ける制御の秩序だつたトランザクシヨンを与え
る。 制御クラスの残りの信号中、時間（＋）と時間
（−）の信号は交信路７８に接続された信号源に
よつて発生されそれぞれライン９４，９６を介し
て送られる波形を有し、同じく信号源によつて発
生されそれぞれライン９８，１００を介して送ら
れる位相（＋）と位相（−）の波形と組合せて使
われ、各装置における相互接続手段動作用のロー
カルタイミング標準を形成する。すなわち、交信
路７８へ接続された各装置の相互接続手段は、時
間及び位相の信号からローカル送受信クロツク信
号TCLK及びPCLKをそれぞれ発生する。更に、
ライン１０２を介して送られるSTF信号は後述
するごとくローカル装置の“フアーストセルフテ
スト”を可能にするのに使われ、又ライン１０４
を介して送られるRESET信号は、交信路に接続
された装置を初期化（既知の状態へ設定）する手
段を与える。 “パワー”信号クラスのうち、AC LO及びDC
LOはそれぞれライン１０４，１０６を介して送
られ、システム内におけるAC及びDC電源の状態
を求めるため各装置でモニターされる。スペアラ
イン１１０は将来の拡張を可能とする。 ここに記す相互接続手段は、実施すべき交信の
種類に固有な一連の動作を実行することによつ
て、所定装置間での交信を確立するという機能を
果す。各動作は一連のサイクルから成り、この間
交信路に接続された別の装置との所望の交信を有
効とするために、各種の情報エレメントが交信路
上へ置かれ、又そこから受信される。これらサイ
クルは、時間（＋）と時間（−）クロツク信号１
２０，１２２及び位相（＋）と位相（−）信号１
２４，１２６をそれぞれ示した第３Ａ図を参照す
れば明らかなように、時間／位相クロツクによつ
て定義される。これらの信号は、交信路に接続さ
れた１つのマスタークロツクによつて発生され
る。信号は各装置の相互接続手段によつて受信さ
れ、それらによる情報の送信と受信を制御するロ
ーカルなTCLK、PCLK信号１２８，１３０をそ
れぞれ発生するのに使われる。 第３Ｂ図に示すごとく、上記のラインを介し情
報を送受信するように、多数の装置１４０，１４
２等が交信路へ並列に接続されている。これらの
装置は、プリンタ、デイスプレイ端末等の入／出
力（Ｉ／Ｏ）装置又はプロセツサ等の装置から成
る。交信路上における装置の物理的配置は重要で
ない。同じく交信路に接続されたマスタークロツ
ク１４４が時間／位相信号を発生し、これら信号
はライン９４〜１００を介して各装置へ送られ
る。各相互接続手段は、ローカル送受信クロツク
TCLK、PCLKをそれぞれ発生するタイミング回
路を有する。例えば、装置１４０はフリツプフロ
ツプ１４６を含み、そのＱ出力がTCLKを生ず
る。フリツプフロツプはゲート１４８からセツト
され、ライン９４からの時間（＋）信号によつて
クロツクされる。ゲート１４８はライン９８とＱ
出力によつて動作可能となる。同様に、ローカル
スレーブ受信クロツクが、受信した時間（＋）及
び位相（−）信号から発生される。 第３Ｃ図に示すごとく、連続するTCLK信号間
の時間が１サイクルを限定する。所望の情報交換
を行うのに使われる一連の連続サイクルを、ここ
で“トランザクシヨン”と呼ぶ。各トランザクシ
ヨンの詳細な特性はそれによつて実施される動作
に従つて変るが、各トランザクシヨンは一般に次
のサイクルから成る；コマンド／アドレスサイク
ル；埋込み調停サイクル；及び通常“データ”サ
イクルと称される１つ以上の追加サイクル。図示
する目的としてのみ、２つのデータサイクルを第
３Ｃ図に示す。一般に、情報はTCLKの先端で交
信路７８上に置かれ、同一サイクルのRCLK中に
装置の相互接続手段へラツチされる。 各相互接続手段によつて実施される調停機能の
状態ダイヤグラムを第３Ｄ図に示す。装置中のあ
るエレメントがその装置に第３Ｄ図中REQで示
したトランザクシヨンを開始せしめようとするま
で、調停機能はアイドル状態１５０にとどまる。
開始せしめると、NO ARBラインを調べことに
よつて、交信路７８へ調停信号を自由に送出でき
るかどうかを相互接続手段が決定する。NO
ARBが送出されている間、調停機能はアイドル
状態にとどまつていなければいけない。しぃか
し、NO ARBが取消されるや否や、REQが依然
送出されているとして、装置は次のサイクルで調
停を行う。こうした条件下では装置は調停状態１
５２へ入り、そこで交信路へのアクセスを求めて
いる別の装置との調停が成される。調停の方法を
次に詳しく説明する。 調停で敗けた装置はアイドル状態１５０へ戻
り、REQが送出されている限り、その状態から
再び調停を求められる。一方、調停に勝つた装置
はカレントマスター状態（BSYが取消されてい
る場合）又はペンデイングマスター状態（BSY
が主張されている場合）へ入る。ペンデイングマ
スターはBSYが送出されている間そのままにと
どまり、BSYの取消しでカレントマスターとな
る。 相互接続によつて与えられる各トランザクシヨ
ンの一連動作を説明する前に、制御、応答及び情
報伝達クラス信号自体についてもつと理解を深め
る方が役に立つであろう。これらの信号は実質
上、全てのトランザクシヨンに共通だからであ
る。 制御信号：NO ARB、BSY NO ARB信号が、調停の目的によるデータラ
インへのアクセスを制御する。各装置は、NO
ARBが前のサイクルで取消されているサイクル
でのみ、交信路の使用に関する調停を行える。相
互接続の制御に入つた装置（“カレントマスタ
ー”）は、第１サイクルと最後と見込まれるデー
タサイクルを除き、トランザクシヨン全体を通し
てNO ARBを主張する。トランザクシヨン中の
最後と見込まれるデータサイクルは通常実際に最
後のデータサイクルである；但し後述するよう
に、装置は一定の条件下でトランザクシヨンの終
了を遅延できる。遅延すると、最後のデータサイ
クルと見込まれていたサイクルがもはやそうでな
くなり、全てのデータが伝送される前に次のサイ
クルが続く。ペンデイングマスターによつても、
それがカレントマスターとなるまでNO ARBは
送出されない。任意の一時において、最大限１個
のカレントマスターと１個のペンデイングマスタ
ーが存在する。 全ての調停装置による調停サイクルの間も、
NO ARBは送出されない。埋込み調停サイクル
中には、その旨の送出がNO ARBの送出に加え
てカレントマスターから成される。アイドル調停
サイクルの間、現在調停中の装置の１つがカレン
トマスターとなるまで、調停装置によるNO
ARBの送出が次の調停を排除する。 NO ARBは更に、スレーブがSTALLを送出
している全サイクル中及び最後を除く全てのデー
タサイクル中、スレーブ装置（カレントマスター
によつて選ばれた装置）によつて送出される。又
NO ARBは、相互接続手段がその装置自身での
処理に使われている特別モードの間も、その装置
により（BSYの主張と合せて）送出される。こ
れら特別モードの場合、その装置はBSYとNO
ARB以外の交信路用ラインを使用しない。スレ
ーブとして選ばれる可能性があるため、装置はコ
マンド／アドレスサイクル中特別モードへ入るこ
とが防止される。装置が特別モードで動作するの
は、例えば、交信路の情報伝達クラスラインを用
いる必要なく、相互接続手段中のレジスタアクセ
スするためである。又、カレントマスターがその
通常の終了サイクルを越えてNO ARBの送出を
続けられるようにし、交信路の制御を放棄せずに
一連のトランザクシヨンを行えるようにするのが
望ましい。この点は、拡張された情報伝達サイク
ルを可能とし、従つて装置の利用可能なバンド巾
を有効に増大できるため、高速装置によつて特に
有用である。 BSYは、トランザクシヨンが進行中であるこ
とを示す。BSYはカレントマスターによつて、
最後と見込まれるデータサイクルの間を除き、ト
ランザクシヨン全体を通じて送出される。又これ
は、トランザクシヨンの進行を遅らす必要のある
スレーブ装置（特定のメモリ位置へアクセスする
のに追加の時間を必要とするメモリ装置等）によ
つても送出される；この遅延は、STALL応答コ
ード（後述）と一緒にBSYとNO ARBを送出す
ることによつて実行される。更に、最後を除く全
データサイクル中もBSYが送出される。次のト
ランザクシヨンのスタートを送らせるため、又は
上記の特別モードで動作しているとき、装置は
BSYの送出を延長することもできる。 BSYは各サイクルの終りに装置によつて調べ
られ、取消されると、ペンデイングマスターが今
度はそれを送出して、カレントマスターとしての
制御を行う。 第３Ｅ図は、本実施例で生じ得るBSY及びNO
ARB制御ラインのシーケンスを示す状態ダイア
グラムである。この図は、これらの信号を関連し
て観測することによつて、ある装置から他のある
装置へ情報交換が交信路上において効率的に制御
される方法を説明するために使用される。 電源が投入されると、全ての装置がNO ARB
を送出し（状態“Ａ”）、全装置がラインを放棄す
る（状態“Ｂ”）まで、いずれの装置によるアク
セスを効果的に妨げ、そのとき交信路がアイドル
（IDLE）状態に入る。これは全ての装置に、必要
に応じ電源投入時の初期化シーケンスを完了する
時間を与える。NO ARBが取消されて、状態
“Ｂ”に入ると、各装置は交信路の制御を求めて
自由に競合できるようになる。ある装置がいつた
ん調停に入ると、状態“Ａ”へ再び戻り、“勝つ
た”装置がコマンド／アドレス状態“Ｃ”に入
る。このコマンド／アドレスサイクルは、取消状
態から送出状態へのBSYの遷移によつてだけで
なく、先のサイクルにおけるNO ARBの送出と
も関連して、全ての装置により認識されることに
特に注目されたい。NO ARBの監視は、特別の
モード状態をコマンド／アドレスとして無視する
装置にとつて必要である。 コマンド／アドレス状態から状態“Ｄ”へ最初
に入ることは、トランザクシヨンの埋込調停サイ
クルを意味している。各装置がコード化マスター
IDを監視して（“デユアル・ラウンド・ロビン”
モードの場合に）、それらのダイナミツク優先順
位を更新するのがこのサイクルである。トランザ
クシヨンのデータ長に応じ、制御は以後のサイク
ルでもその状態にとどまることができる。調停が
生じないと、マスター及びスレーブは最終的に交
信路の制御を放棄し、フローは再び状態“Ｂ”へ
戻つて、両制御信号が取消される。しかし、もし
ペンデイングマスターが存在すると、続いて状態
Ｆに入り、NO ARBを送出する装置がこのサイ
クルでBSYの取消しを通知し、別の装置による
調停を排除する決定（図中“バーストモード”と
示してある）がマスターによつてなされているか
どうかに応じ、コマンド／アドレス状態“Ｃ”又
は“Ｇ”へ進む。状態“Ｇ”では、状態“Ｃ”と
異なりNO ARBとBSYが共に送出されているこ
とを、コマンド／アドレス制御信号が示すことに
注意されたい。 先行トランザクシヨンがBSYの送出によつて
延長され、且つペンデイングマスターが存在しな
いと、制御は状態“Ｄ”から“Ｅ”へ進み、必要
に応じ１以上のサイクル中状態“Ｅ”にとどま
る。BSYの送出が認められると、制御は１以上
のサイクル中この状態にとどまり、次いでアイド
ル状態“Ｂ”へ戻つて、その後の伝送のために交
信路を放棄する。 上記のごとく、１つの特定装置が別の装置によ
りスレーブとして選ばれるのを望んでいないと、
動作の特別モードがその代りとして制御を１以上
のサイクルの間状態“Ｄ”へ戻らせる。BSYと
NO ARBの同時取消しが再び制御を状態“Ｂ”、
つまりアイドル状態へ戻す。 従つて図面は、NO ARBとBSYの共同動作が
交信路上における制御交換及び情報伝達の秩序だ
つた流れを調整することを示している。 応答信号：ACK、NO ACK、STALL、
RETRY システムの信頼度は、情報及びデータラインを
介して送信に対する応答を求めることによつて大
巾に向上される。一般に、応答は所定送信の正し
く２サイクル後に見込まれる。各装置用の応答コ
ードが第６図に示してあり、図中“０”ビツトは
主張（低レベル）、“１”ビツトは“取消し”（高
レベル）を示している。 ACK応答は、送信が目的とした受信者による
問題のない受信完了を意味する。全てのトランザ
クシヨンについて、トランザクシヨンの最初デー
タサイクル中におけるACKの送出は、その２サ
イクル前に送られたコマンド／アドレス情報の正
しい受信（つまりパリテイエラーなし）を確認し
ている。又、読取及びアイデント用トランザクシ
ヨン中の最初のデータサイクルとその後のデータ
サイクルにおけるACKは、読取又はベクトルデ
ータがスレーブによつて送出されていることも示
す一方、書込み用のトランザクシヨン中のACK
は、スレーブの書込みデータを受取る準備が整つ
ていることも示す。 NO ACKは、送受信における不良か、又はス
レーブが選ばれてないことを意味している。
ACK、NO ACKどちらもコマンドトランザクシ
ヨン及びデータ送信に対する応答として可能であ
る；後者の場合、応答は最後のデータサイクルに
続く２サイクルで生じ、これら２サイクルが次の
トランザクシヨンと同時に生じてもそうである。
NO ACKは、応答ラインの欠陥状態を示す。こ
れは、何らか別のコードがそれに重複している場
合に定義される。 STALLは、データサイクル中スレーブ装置に
よつて送出可能である。これは例えば、読取アク
セス用の時間を延長するか、あるいはトランザク
シヨン中にリフレツシユ又はエラー修正サイクル
用の時間を入れるメモリによつて使われる。又こ
れは、メモリの書込バツフアが一杯の場合にマス
ターからのデータ送信を遅らせるメモリによつて
も使われる。別の交信路へ同期化する装置も、
STALLを用いる。装置が自らをスレーブと認識
しているかどうかのACK又はNO ACKコマンド
の確認を遅らせるのにも、１つ以上のSTLALLS
が使われる。 RETRYは、トランザクシヨンに対し即応答で
きないスレーブ装置によつて送出される。例えば
これは、長い内部初期化シーケンスを必要とする
装置；別の交信路へのアクセスを待つている装
置；及び後述するインターロツク読取コマンドで
ロツクされたメモリ；によつて使われる。カレン
トマスターは、トランザクシヨンを終了すること
によつて、スレーブのRETRY応答に答える。本
実施例において、トランザクシヨンの最初のデー
タサイクル後RETRYは使われない。これは、相
互接続のロジツクを簡単化する。１つ以上の
STALLSがRETRYの送出に先行し得る。 装置が交信路を独占するのを防ぐため、
STALL、RETRY、BSY及びNO ARBの延長
又は連続的送出には制限が加えられる。 システムアーキテクチヤ：特定のトランザクシヨ
ンシーケンス 第４Ａ〜Ｈ図は、相互接続手段によつて与えら
れるトランザクシヨンの固有な特性を詳しく示し
ている。特に、データを読書きするためのトラン
ザクシヨン（“読取り”、“キヤシユ意図を持つ読
取り”、“キヤシユ意図を持つインターロツク読取
り”、“書込み”、“キヤシユ意図を持つ書込み”、
“キヤシユ意図を持つ書込みマスク”、及び“キヤ
シユ意図を持つアンロツク書込みマスク”）；古く
キヤシユされたデータを無効にするトランザクシ
ヨン（“無効化”）、割込みを扱うトランザクシヨ
ン（“割込み”、“プロセツサ間割込み”、“識
別”）；装置によるトランザクシヨン発生を停止す
るトランザクシヨン（“ストツプ”）；及び多数の
装置へ同時に情報を送るトランザクシヨン（“ブ
ロードカスト”）；が詳しく示してある。各図にお
いて、許容可能なCNF応答の範囲が表わしてあ
り、図示の特定応答には点（・）が付してある。
又図示する目的としてのみ、２サイクルのデータ
伝送だけを含むものとして示してあるが、それよ
り少い又は多い数のサイクルも使用可能である。 ここに記すコマンドは、２種類に大別される；
つまり単一応答者コマンド（読取り用、書込み用
コマンド及び“識別”）のマルチ応答者コマンド
（“ストツプ”、“無効化”、“割込み”、“プロセス
間
割込み”及び“ブロードカスト”）。多数の応答が
同一ライン上に送出されている場合に応答の唯一
の認識を保証するために、マルチ応答者コマンド
に対する可能な応答はACKとNO ACKに限定さ
れる。 読取用トランザクシヨン 第４Ａ図を参照すると、読取用トランザクシヨ
ンの特性が詳しく示してある。このトランザクシ
ヨンは、“読取り”コマンドだけでなく“キヤシ
ユ意図を持つ読取り”及び“キヤシユ意図を持つ
インターロツク読取り”の両コマンドを含む。こ
れらコマンドの４ビツトコードが、装置と相互接
続手段によつて使われる別のコマンド用コードと
共に第５Ａ図に示してある。同図中ダツシユ
（−）で示されているように、追加のコードを逐
次加えられる。このトランザクシヨンは、多数の
連続サイクルから成る；つまり、コマンド／アド
レスサイクル１８０、埋込み調停サイクル１８２
及び多数のデータサイクル。図示の目的としての
み、トランザクシヨンは２つのデータサイクル１
８４，１８６を含むものとして示してある。情報
が送られる主ライン（第２図参照）はそれらの機
能的名称、すなわち情報ラインはＩ〔３：０〕、デ
ータラインはＤ〔31：０〕、確認ラインはCNF
〔３：０〕、他のNO ARB、BSY及びＰ（パリテ
イ）によつてそれぞれ示されている。図面を解り
易くするため、残りのライン（つまり時間、位
相、STF、RETRY、AC LO、DC LO、BAD
及びSPARE）は、トランザクシヨンの動作を理
解するのに重要でないので、第４図中省いてあ
る。 第４ａ図に示すごとく、読取用トランザクシヨ
ンのコマンド／アドレスサイクル中に、４ビツト
のコマンドコードが情報ラインＩ〔３：０〕上に
置かれる。そのコマンドに関連して必要な追加の
データは、データラインＤ〔31：０〕上に置かれ
る。すなわち、生ずべき伝送の長さを特定する２
ビツトのデータ長コードが相互接続手段によつて
データラインＤ〔31：30〕へ与えられる一方、伝
送を行うべき装置の“アアドレス”がデータライ
ンＤ〔29：０〕へ与えられる。これらの信号が現
在相互接続を制御している装置（“カレントマス
ター”）によつて該当ライン上へ送出されている
事実は、第４Ａ図の該当ブロツク中“Ｍ”で示さ
れている。所定の１ライン又は１組のラインへの
スレーブ装置による情報の送出には、第４Ａ図中
“Ｓ”で示してある。同様に、“AD”、“AAD”、
“APS”、“PM”（つまりそれぞれ“全装置”、“全
調停装置”、“全潜在的スレーブ”、“ペンデイング
マスター”）は、特定サイクル中に交信路の所定
ラインへ信号を送出できる他の各種装置を示して
いる。 アドレスは、読取り用または書込み用トランザ
クシヨンが生ずべき特定のストレージ位置を指示
する１つの30ビツトワードから成る。アドレスの
別々の１ブロツクが各装置に割当てられる。ブロ
ツクの位置は、対応装置の識別番号に基く。 コマンド／アドレスサイクルの間、カレントマ
スターが第４Ａ図１５８で示すようにNO ARB
を取消す。（ここで議論の目的上、信号は低レベ
ルで“送出”、高レベルで“取消し”と見なされ
る）。NO ARBの取消しは、交信路の制御を望ん
でいる別の装置が次のサイクルでそのアクセスに
ついて調停に入るのを可能とする。同時に、その
装置はBSYを送出して、現在トランザクシヨン
が進行中、別の装置が交信路の制御を行うのを防
ぐ。この時点で、カレントマスターからは何の信
号もCNFラインも与えられない。但し、一連の
トランザクシヨンの進行中、カレントマスターに
よるトランザクシヨンの間１つ以上の応答信号を
別の装置によつてCNFラインへ加えることがで
きる。 同トランザクシヨンの第２サイクルは調停サイ
クルから成る。これはトランザクシヨン内に含ま
れているので、“埋込み”調停サイクルを称する。
トランザクシヨン外で生じる調停は、“アイドル”
調停サイクルと称する。第４Ａ図の埋込み調停サ
イクル中、カレントマスターがその識別番号
（ID）を情報ラインＩ〔３：０〕上に置く。この
コードは前述のごとく、各自の調停優先順位を更
新するため、全ての装置によつて使われる。 又この時点で、交信路の使用を求めている装置
が、低優先順位レベルラインＤ〔31：16〕又は高
優先順位レベルラインＤ〔15：０〕へ各自の識別
番号に応じた１ビツト信号を送出する。例えば、
装置１１は高優先順位での調停ならラインＤ〔11〕
へ、低優先順位での調停ならラインＤ〔27〕へ信
号を送出する。 装置が調停するレベルは、その調停モード及び
先行マスターのIDによつて決められる。本実施
例において、調停モードを特定装置の制御及び状
態レジスタ、つまりCSR〔５：４〕（第７Ｃ図参
照）のビツト４、５によつて定義される。ここで
実施されているように、４つのモード、つまり固
定高優先順位、固定低優先順位、“デユアル・ラ
ウンド・ロビン”および調停不能が設けられてい
る。相互接続手段は、調停モードのビツトSCR
〔５：４〕を適切に設定することによつて、これ
らのモードの任意に混合させる。 高又は低いずれかの固定優先順位モードにおけ
る調停の場合、優先順位はトランザクシヨンによ
つて変更しない。一方、“デユアル・ラウンド・
ロビン”の場合、装置の優先順位は上述のごとく
トランザクシヨン毎に変化する。特に、“デユア
ル・ラウンド・ロビン調停”モードにおいて、所
定のトランザクシヨン中装置は、そのID番号が
直前のトランザクシヨンにおけるマスターのID
番号以下の場合、低優先順位レジスタ（つまりラ
インＤ〔31：16〕上）で調停され、さもなければ
高優先順位レジスタ（つまりラインＤ〔15：０〕）
で調停に入る。 第４Ａ図のトランザクシヨンについて更に見る
と、埋込み調停サイクルの終りで、このサイクル
中に調停に入りその調停で勝つた装置がペンデイ
ングマスターとなり、第４Ａ図中点線で示すよう
に、それがカレントマスターとなるまでNO
ARBを送出する。これによつて、ペンデイング
マスターが交信路の制御を行うようになる以前
に、別の装置が引続いて交信路をめぐる調停に入
り、ことによつてその制御を支配するのを防ぐ。 調停サイクルの後に、１つ以上のデータサイク
ルが続く。図示の目的上、第４Ａ図は２つのデー
タサイクルだけを示している。前述のごく、各ト
ランザクシヨンで伝送されるべきデータの実際
値、つまりトランザクシヨンによつて利用される
データサイクルの数は、コマンド／アドレスサイ
クル中でビツトＤ〔31：30〕によつて指定される。
第４図に示した実施例において、データの１〜４
サイクル（ここで各サイクル毎に32ビツト）が１
トランザクシヨンで送れる。勿論、データ長の指
定でもつと少いか多いビツトを与えれば、より小
又は大のデータサイクル数、従つてトランザクシ
ヨンのサイクル数を与えることができる。 第４Ａ図に示すごとく読取り用トランザクシヨ
ンの場合、トランザクシヨンによつて要求された
データはそのトランザクシヨンがアドレスされた
スレーブによつて供給される。このスレーブ装置
は、メモリ装置又は入／出力端末等その他の装置
となる。別の場合、選択された装置によつては、
そのデータをデータサイクル中にデータラインＤ
〔31：０〕上に送出する。この時装置は、データ
の状態を指示するコードもラインＩ〔３：１〕上
に送出する。例えばメモリ標準の場合、上記コー
ドはそのデータが、修正アルゴリズムを使わずに
検索されたデータ（“読取りデータ”と称す）か、
データライン上へ送出される前に修正されたデー
タ（“修正済読取りデータ”）と称す）か、又は何
らかの理由で信頼できないデータ（“読取りデー
タ代用”）のいずれであるかを示せる。又状態コ
ードは、それらデータカテゴリーのそれぞれにつ
いて、データがキヤシユ可能かどうかも示す。
“キヤシユ無用”機器の使用は、システムによつ
て性能を大きく高める。これらのコードを第５Ｂ
図に示す。 第１のデータサイクル中、スレーブはマスター
へラインCNF〔２：０〕を介して確認コードを戻
し、これがマスターからのコマンド／アドレス情
報の受信を確認すると共に、スレーブの応答につ
いて更なる情報をマスターへ送る。従つて、現行
トランザクシヨンにおける確認信号の最初の送出
は第１のデータサイクル中に、つまりトランザク
シヨンが始まつたコマンド／アドレスサイクルか
ら２サイクル後に成される。第４Ａ図に示した読
取りトランザクシヨンの場合、第１のデータサイ
クルで可能な応答はACK（“アクノレジ“）、NO
ACK（“アクノレジ無し”）、STALL及びRETRY
である。これらは全トランザクシヨンにほぼ共通
している。但し、特定のトランザクシヨンに関連
して後述する幾つかの例外を除く。 一般に、第１データサイクル中におけるACK
の送出は、スレーブが要求された措置を取る能力
つまり読取りデータを戻す能力を持つことと共
に、コマンド／アドレス情報が正しく受信された
ことを示す。一方、NO ACKの送出は、コマン
ド送信でのエラー又はスレーブが応答する上での
何らかの不能を示す。STALLの送出は、スレー
ブが自からを調整しマスターによつて要求された
読取りデータを与えるためにトランザクシヨンを
延長するのを可能とし、一方RETRYの送出は、
コマンドに応答するのが現在不能なことを示し、
その後にマスターが再びトライする要求を伴う。
RETRYは、スレーブの延長応答時間が長すぎ、
一般のSTALL応答を送出することによつてトラ
ンザクシヨンを過剰なサイクル数へ延長するのが
望ましくないときに、適切に使われる。 第４Ａ図には、ACK応答（応答前は点（・）
で表わす）が示してある。応答がNO ACKなら、
マスターによつて取られる措置がACKに対して
取られるのと異り、マスターは例えば限定された
回数でトランザクシヨンを繰り返したり、割込み
を要求したりする。STALL応答はACK応答と同
様だが、要求データが戻される前に、トランザク
シヨンが１以上の“ブランク”サイクル（データ
ライン上に有効データが存在しないサイクル）だ
け延長される。 第４Ａ図の第２つまり最後のデータサイクルは
先行するデータサイクルと似ており、スレーブは
要求データをラインＤ〔31：０〕上に送出すると
共に、データの状態を示すコードをラインＩ
〔３：０〕へ送出する。同時に、CNF〔２：０〕
上に確認信号を送出する。しかし、第１データサ
イクルに対するスレーブの応答と異り、スレーブ
はACK、NO ACK又はSTALLによつてのみ応
答でき、RETRYは送出しない。又、第２データ
サイクルは第４Ａ図におけるトランザクシヨンの
最後のデータサイクルであるため、スレーブは
NO ARBとBSYの両方を送出する。読取データ
のリターンが次のサイクルへ延ばされるように、
スレーブがSTALLを送出してトランザクシヨン
を延長する場合は、最後のデータサイクルが実際
に生じるまで、スレーブがNO ARBとBSYの送
出を続ける。次いでスレーブは、最後のデータサ
イクル中にNO ARBとBSYを取消す。前述のご
とく、BSYの取消しは次のサイクルでペンデイ
ングマスターが交信路の制御を支配するのを可能
とし、一方スレーブによるNO ARBの取消しは
次の調停が交信路へのアクセスをめぐつて生ずる
のを可能とする。 第２つまり最後のデータサイクルが完了する
と、第４Ａ図のトランザクシヨンにおける主な情
報伝達機能は終了する。しかし、データの正しい
受信を確認することが尚必要である。これは最後
のデータサイクルに続く２サイクルの間に実施さ
れ、この間マスターがデータの受信に該当した確
認信号をCNF〔２：０〕に送出する。図示のごと
く、該当する確認はACKかNO ACKである。確
認は最後のデータサイクルを越えて延長し、次の
トランザクシヨンのコマンド／アドレス及び埋込
み調停サイクルと重複し得ることに注意。次のト
ランザクシヨンにおいてその最初の２サイクル中
確認エラーは使われないので、エラーは生じな
い。 コマンド／アドレスサイクルの間、パリテイが
カレントマスターによつてラインＩ〔３：０〕、Ｄ
〔31：０〕上へ発生され、全装置によつてチエツ
クされる。埋込み調停サイクルの間は、ラインＩ
〔３：０〕にだけマスターからパリテイが発生さ
れ、全装置によつてチエツクされる。データサイ
クルの間、パリテイはスレーブからラインＩ
〔３：０〕、Ｄ〔31：０〕へ発生され、カレントマ
スターによつてチエツクされる。パリテイエラー
という特定の結果は、エラーが生じた時のサイク
ル中に伝送されていた情報の性質に依存する。コ
マンド／アドレスサイクル中にパリテイエラーを
検知する装置は選択に応答すべきでない；又それ
ら装置は、エラーフラグを立てることによつてパ
リテイエラーを示し、割込み又はその他の措置を
開始できる。 前述のごとく、“キヤシユ意図を持つ読取り”
コマンドは読取りトランザクシヨンと同じフオー
マツトを有する。このコマンドはキヤシユを備え
た装置により、要求読取データがマスターのキヤ
シユに配置可能なことをスレーブに指示する。こ
のコマンドが後述の“無効化”コマンドと組合せ
て使われると、キヤシユ装置を含むシステムで顕
著な性能向上をもたらす。 インターロツク読取りトランザクシヨンも、読
取りトランザクシヨンと同じ同じフオーマツト有
する。このトランザクシヨンは共用データ構成で
使われ、プロセツサ及びその他のインテリジエン
ト装置によるデータへの専用アクセスを与える。
“インターロツク読取り”コマンドを発するスレ
ーブは、指定されたストレージ位置に対応する１
つ以上のインターロツクビツトを有する。“イン
ターロツク読取り”コマンドによつてアクセスさ
れると、スレーブはアドレスされた位置に対応す
る該当ビツトをセツトする。これによつて、その
ビツトがリセツトされ所定位置をアンロツクする
まで、以後の“インターロツク読取り”コマンド
がその位置へアクセスするのを防がれる。上記ビ
ツトは、後述する“キヤシユ意図を持つ書込マス
クアンロツク”コマンドによつて一般にリセツト
される。“インターロツク読取り”コマンドは特
に、読取り−変更−書込み動作を与えるプロセツ
サを備えたシステムにおいて、“インターロツク
読取り”コマンドを用いる調停装置が上記動作の
開始後だが終了前にデータへのアクセスから排除
されることを保証する点で有用である。インター
ロツクされている間に、“インターロツク読取り”
によつてアドレスされたスレーブが、RETRYを
発する。尚インターロツクビツトは、“インター
ロツク読取り”トランザクシヨンが有効なとき、
つまりマスターがスレーブの読取データの正しい
受信を確認したときにのみセツトされる。 書込み用トランザクシヨン 次に第４Ｂ図を参照すると、書込み用トランザ
クシヨン（“書込み”、“キヤシユ意図を持つ書込
み”、“キヤシユ意図を持つ書込みマスク”及び
“キヤシユ意図を持つ書込みマスクアンロツク”
として実行される）が詳しく示してある。コマン
ド／アドレスサイクルから始まり、カレントマス
ターがコマンド用の該当する４ビツトコードを情
報ラインＩ〔３：０〕上へ；データ伝送長を示す
２ビツトコードをデータラインＤ〔31：30〕上
へ；アドレスをデータラインＤ〔29：０〕上へそ
れぞれ置く。同時にカレントマスターは、BSY
を送出して交信バスの占拠状態を示し、又NO
ARBを取消して直後のサイクル中調停のために
データラインを利用可能なことを知らせる。 第２のサイクル中、カレントマスターはその
IDを情報ラインＩ〔３：０〕上に置く。以後のト
ランザクシヨンについて交信路の制御を求めてい
る装置が、その時データライン上にある各自の
IDと対応する１ビツトを送出する。前述のケー
スと同じく、送出は低優先順位レベルにおける調
停の場合低優先順位データラインＤ〔31：16〕の
一つで行われ、高優先順位レベルにおける調停の
場合高優先順位データラインＤ〔15：０〕で行わ
れる。この時マスターはBSYを送出し続け、又
同時にマスターと調停に参加している装置はNO
ARBを送出する。 第４Ｂ図に示した例では、第３、４サイクルが
データサイクルである。２つのデータサイクルを
図示したが、コマンド／アドレスサイクルでライ
ンＤ〔31：30〕に指示された伝送長に基き、それ
より小または大のサイクルも使える。これらのサ
イクル中、マスターによつて書込まれているデー
タがデータラインＤ〔29：０〕へ与えられる。情
報ラインＩ〔３：０〕は、トランザクシヨン中に
書込まれるべき所定のバイトを指示するためデー
タサイクル中に書込みマスクを運ぶか（“書込み
マスク”トランザクシヨンの場合）、又は“定義
されない”（“書込み”及び“キヤシユ意図を持つ
書込み”両トランザクシヨンの場合）。ラインＩ
〔３：０〕の“定義されない”状態は、それらの
ライン上のどんな情報もトランザクシヨンの目的
上各装置によつて無視されるべきことを意味して
いる。 第１データサイクルの間、カレントマスターは
BSYとNO ARBを送出し続ける。カレントマス
ターが最後のデータサイクルと見込む第４データ
サイクルの間、カレントマスターはBSYとNO
ARBの両方を取消し、交信路制御の秩序立つた
移行の準備を整える。 トランザクシヨンを延長するスレーブの能力を
示すため、第４サイクル（データ２）はスレーブ
によるSTALLの送出により遅らされたものとし
て示してある。これは例えば、その時点でスレー
ブが第２のデータワードを受入れ不能なときに行
われる。このサイクル中、スレーブはBSYとNO
ARBの両方を送出する。このトランザクシヨン
における最終データサイクルはサイクル５であ
る。このサイクルの間、マスターはデータ２を再
送信することによつて、STALLの送出に応答す
る。スレーブはCNFラインへACKを送出する一
方、BSYとNO ARBの両方を取消す。最後のデ
ータサイクルに続く２サイクルにおいて、スレー
ブはACKを送出し続け、書込データの正しい受
信を確認する。 書込み用トランザクシヨンが交信路で生じる
と、同路に接続され且つ内部キヤシユメモリを有
する装置は、書込みコマンドのアドレス範囲内の
いかなるキヤシユデータも無効化する。“キヤシ
ユ意図を持つ読取り”コマンドの場合と同じく、
“キヤシユ意図を持つ書込み”コマンドは“無効
化”コマンドと共に使われると、一定のシステム
において性能上の顕著な利点をもたらす。 書込みマスクは、１つ以上の４ビツト位置に送
出されたビツトの存在によつて、書込むべき対応
する８ビツトバイトの選択を示す４ビツトコード
である。つまりコード1001は、４バイト（32ビツ
ト）のうち（それぞれＤ〔７：０〕とＤ〔31：24〕
と対応する）第１及び第４バイトだけが書込まれ
るべきことを示している。 “キヤシユ意図を持つ書込みマスクアンロツ
ク”コマンドは“インターロツク読取り”コマン
ドと一緒に使われ、読取り−変更−書込み動作等
不可分の動作を実行する。 第４Ｂ図から明らかなごとく、書込み用トラン
ザクシヨンの間、パリテイがそのトランザクシヨ
ンの全サイクル中マスターによつて発生される。
パリテイは、コンマド／アドレス及び埋込み調停
サイクルの間は全装置で、データサイクルの間は
スレーブでチエツクされる。 無効化トランザクシヨン 無効化トランザクシヨンは、付属のキヤシユメ
モリを有するシステムによつて使われる。これは
一定条件下の装置によつて、別の装置のキヤシユ
中に存在する古いデータが使われないことを保証
するために発せられる。第４Ｃ図に示すごとく、
このトランザクシヨンのコマンド／アドレスサイ
クルで、カレントマスターは無効化コマンド情報
ラインＩ〔３：０〕へ、又無効にされるべきデー
タのスタートアドレスをデータラインＤ〔29：０〕
へ送出する。無効にすべきキヤシユメモリ中の連
続位置の数は、ラインＤ〔31：30〕上のデータ長
コードによつて指示される。コマンド／アドレス
サイクルの後に、通常の埋込み調停サイクルと、
情報が一切送られないデータサイクルとが続く。
他のマルチ応答者コマンドと同じく、指定され可
能な応答はACKとNO ACKである。 割込み及び識別トランザクシヨン 割込みトランザクシヨンを第４Ｄ図に示す。こ
のトランザクシヨンの目的は、別の措置を行うた
め現在の活動を中断する必要のあることを他の装
置（一般にはプロセツサ）へ知らせることにあ
る。割込まれた装置はIDENTコマンドに応答
し、割込みベクトルを求める。このベクトルは、
必要な措置を与えるメモリ中に格納された割込み
ルーチンのアドレスに対するポインターとなる。 割込みトランザクシヨンは、コマンド／アドレ
スサイクル、埋込み調停サイクル、及び情報が一
切送られないデータサイクルから成る。コマン
ド／アドレスサイクルの間、割込みを求めている
装置によつて、割込みコマンドコードが情報ライ
ンＩ〔３：０〕へ送出される。このサイクル中、
割込みする装置も１つ以上の割込み優先順位レベ
ルをデータラインＤ〔19：16〕へ送出し、要求さ
れている処理の緊急度を確認する。又割込み装置
も、割込み目的マスクをデータラインＤ〔15：０〕
上へ置く。このマスクが、割込みの向けられるべ
き装置を指定する。交信路上の全装置がそのマス
クを受信する。マスク中に送出されたビツトが装
置のデコーダ化IDに対応していると、その装置
が選択される。この装置は後に、識別トランザク
シヨンで応答する。 割込みで選ばれた装置は、コマンド／アドレス
サイクルから２サイクル後にACK信号を送るこ
とによつて応答する。他の全てのマルチ応答者コ
マンドと同じく、ACKとNO ACKだけが許容さ
れた応答である。 割込み用に選ばれた装置は、割込みプロセスを
完遂するため、次のトランザクシヨンで割込み要
求装置と交信することが見込まれる。従つて、各
応答装置は各割込みレベルに関するレコードを保
持し、割込みが対応レベルで受入れられたかどう
かを示す。一般にこの“レコード”は、フリツプ
フロツプ（以下割込みペンデイングフリツプフロ
ツプと呼ぶ）のフラグビツトから成る。対応する
割込みの処理が終るまで、各ビツトはセツト状態
にとどまる。 第２、３サイクルは、前述した通常の埋込み調
停サイクルと、情報は何ら送られないデータサイ
クルから成る。確認は、マルチ応答者コマンドに
とつて可能な確認コードの１つ、つまりACKか
らNO ACKによつて成される。 第４図は識別トランザクシヨンを示している。
このトランザクシヨンは、割込みトランザクシヨ
ンに応答して生ずる。コマンド／アドレスサイク
ルの間、カレントマスターが、識別コマンドコー
ドを情報ラインＩ〔３：０〕へ、又処理されるべ
き１つ以上の割込みレベルに対応したコードをデ
ータラインＤ〔19：16〕へ送出する。又、BSYも
送出して、NO ARBを取消す。その次のサイク
ルは、通常の埋込み調停サイクルである。 次のサイクルで、カテントマスターはこの時点
でデコード化された形の自らのID番号をデータ
ラインＤ〔31：16〕へ再送出する。コマンド／ア
ドレスサイクルで指定された割込みレベルで処理
を要求する各装置は、デコード化マスターIDと
先に送られていた割込み目的マスクと比較し、自
らが識別コマンドの向けられるべき装置の１つで
あるかどうかを決定する。そうと決定されると、
装置はその状態を、割込み調停サイクルに参加し
ている潜在的スレーブとして明示する。デコード
化マスター及び割込み調停両サイクルの間、中断
しているスレーブもBSYとNO ARBを送出す
る。又割込み調停サイクルの間、割込みベクトル
を送るために調停中の装置は、各自のデコード化
ID番号のデータラインＤ〔31：36〕のうち該当す
る一方へ送出する。調停は前述の方法で生じる。
つまり、最高優先順位（最低ID番号）を持つ装
置が調停に“勝ち”、スレーブとなる。次いでこ
のスレーブが、割込ベクトルをデータラインへ送
出する。このベクトルが、割込み処理ルーチンの
スタートを識別する別のベクトルを含むメモリ中
の位置を指し示す。同時に、スレーブは情報ライ
ンＩ〔３：０〕上へ、読取りトランザクシヨン中
にこれらライン上にデータ状態を読取データの状
態として示したのとほとんど同じ方法でベクトル
の状態を示すベクトル状態コードを送る。 前述のトランザクシヨンにおけるのと同様、第
１サイクルから最終見込みサイクルへのトランザ
クシヨン中BSY信号がマスターから送出される
一方、埋込み調停サイクルから最終見込みサイク
ルまでの間NO ARBが送出される。 ACK、NO ACK、STALL及びRETRYが、
識別コマンドに応答してスレーブから送出し得
る。この応答は、全てのトランザクシヨンより２
サイクル後のサイクル５で生ずる。ベクトルサイ
クルに続く２サイクルの間、マスターがACK確
認コードを送出し、トランザクシヨンの好首尾な
完了を指示する。識別コマンドのスレーブからの
アクノレジメントを受信すると、マスターは割込
みベクトルが送られた割込みレベルに対応する割
込みペンデイングフリツプフロツプをリセツトす
る。スレーブが割込みベクトルの送信に対するマ
スターのアクノレジメントを受取らないと、スレ
ーブは割込みトランザクシヨンを再送信する。 コマンド／アドレス又はデコード化マスター
IDサイクルでパリテイエラーを検知すると、そ
の装置は割込み調停サイクルに加わらない。 割込み調停サイクル中に調停に入つたが調停で
負けた装置は、割込みコマンドを再び発する必要
がある。これによつて、先に成された割込みのロ
スを防ぐ。 プロセツサ間割込みトランザクシヨン １プロセツサが１以上のプロセツサの割込みを
求めていると、単純化した形の割込みがマルチプ
ロセツサ用に与えられる。第４Ｆ図に示すプロセ
ツサ間割込みトランザクシヨンは、コマンド／ア
ドレスサイクル、埋込み調停サイクル、及び情報
が何ら送られないデータサイクルから成る。 本相互接続手段を示すための特定の実施例にお
いて、このトランザクシヨンは次の３レジスタを
使用する：つまりプロセツサ間割込みマスク、宛
先及び発信地の各レジスタ２１２，２１４，２１
６である。マスクレジスタは、プロセツサ間割込
みコマンドがそこから受取られるプロセスサを識
別するフイールドを含む。宛先レジスタは、プロ
セツサ間割込みコマンドがそこへ指し向けられる
べきプロセツサを識別するフイールドを含む。発
信地レジスタは、プロセツサによつて受信される
プロセツサ間割込みトランザクシヨンの発信地を
識別するフイールドを含む。 コマンド／アドレスサイクルの間、割込むプロ
セツサがプロセツサ間割込みコマンドコードを情
報ラインＩ〔３：０〕に送出する。同時に、その
デコード化マスターIDをデータラインＤ〔31：
16〕へ、宛先コードのデータラインＤ〔15：０〕
へ（プロセツサ間割込み宛先レジスタ等から）そ
れぞれ送出する。次の埋込み調停サイクル中、割
込みプロセツサがそのIDを情報ラインＩ〔３：
０〕へ送出し、調停が通常通り進行する。 第３サイクルの間、コマンド／アドレスサイク
ルで送出された宛先コードでアドレスされた装置
が、デコード化マスターIDをモスクレジスター
内のマスクと比較し、マスターが応答してよい装
置であるかどうかを決定する。そうなら、割込み
装置の識別を維持するため、デコード化マスター
IDはプロセツサ間割込み発信地レジスター内に
格納されるのが好ましい。これは後にプロセツサ
が、割込みトランザクシヨンで成された割込みベ
クトルを捜す際のオーバヘツドを節約する。許容
されるスレーブの確認信号は、他のマルチ応答者
コマンドと同じくACKとNO ACKである。 ストツプトランザクシヨン ストツプトランザクシヨンを第４Ｇ図に示す。
これは、所定装置がスレーブとして応答し続ける
のを許容しながら、それら装置によるトランザク
シヨンのそれ以上の発生を停止することによつ
て、故障システムの診断を容易化する。ストツプ
トランザクシヨンで選ばれた装置は、すべてのペ
ンデイングマスター状態を中断し、NO ARBを
取消さねばならない。エラー診断を容易化するた
め、かかる装置はストツプトランザクシヨンの時
点で存在するエラー状態に関連した一定の最小情
報を少くとも維持するのが好ましい。例えば、交
信路エラーレジスタ２０４（第７Ｄ図）に含まれ
た情報は、その後の解析用に維持されるのが望ま
しい。 コマンド／アドレスサイクルの間、ストツプト
ランザクシヨンを行うカレントマスターが該当コ
マンドを情報ラインＩ〔３：０〕へ、宛先マスク
をデータラインＤ〔31：０〕へ送出する。マスク
は、セツトされると停止されるべき装置を識別す
る多数のビツトか成る。コマンド／アドレスサイ
クルの後に、通常の埋込み調停サイクルと、情報
が何ら送られないデータサイクルが続く。コマン
ド／アドレスサイクル中に送られた情報は、スト
ツプトランザクシヨンで選ばれた全装置によつて
２サイクル後に確認される。 ブロードカストトランザクシヨン 第４Ｈ図に示すブロードカストトランザクシヨ
ンは、割込みトランザクシヨンのオーバヘツドコ
ストを避けながら、交信路上の各装置へ重大な出
来事を広く通知する便利な手段を与える。このト
ランザクシヨンのコマンド／アドレスサイクル
中、ブロードカストトランザクシヨンを開始する
カレントマスターが該当コードを情報ラインＩ
〔３：０〕へ、２ビツトのデータ長コードをデー
タラインＤ〔31：30〕へ送出する。同時に、宛先
マスクをデータラインＤ〔15：０〕上へ置く。こ
のマスクが同トランザクシヨンで選ばれる装置を
指定する。例えば、データライン２，３，５，
９，１２，１３及び１４に送出された“１”ビツ
トは、ブロードカストの受信のための装置２，
３，５，９，１２，１３及び１４を選ぶ。コマン
ド／アドレスサイクルの後に通常の埋込み調停サ
イクルが続き、更にその後に１つ以上のデータサ
イクルが続く。図示の目的としてのみ、２つのデ
ータサイクルが示してある。データ自体は、マス
ターよつてデータラインＤ〔31：０〕へ送出され
る。書込み用トランザクシヨンの場合と同じく、
スレーブは２サイクル後にACK又はNO ACKを
発する。 レジスター補足 第７Ａ図は、相互接続手段の本実施例に含まれ
るレジスタフアイルを示している。このフアイル
は、装置型式レジスタ２００、制御／状態レジス
タ２０２、バスエラーレジスタ２０４、エラー割
込み制御レジスタ２０６、エラーベクトルレジス
タ２０８、割込み宛先レジスタ２１０、プロセツ
サ間割込みマスタレジスタ２１２、プロセツサ間
割込み宛先レジスタ２１４、及びプロセツサ間割
込み発信レジスタ２１６を含む。これらレジスタ
は、32ビツトのレジスタ（２００，２０４等）と
16ビツトのレジスタ（２０２，２０６，２０８，
２１０，２１２，２１４，２１６等）から成る。 装置型式レジスタ２００（第７Ｂ図）におい
て、装置型式用コードがレジスタの下位半分
（DTR〔15：０〕）に格納されている。装置型式
は、システムの電源投入時か又はその後のシステ
ム初期化時にこのレジスタへ格納される。最適
化、動的な再配置及びシステム構成の目的上どん
な装置がシステムに接続されているかを求めるた
め、このレジスタはシステム中の別のエレメント
からも間合せできる。修正コードフイールド
（DTR〔31：16〕）が、装置型式レジスタの上位半
分に設けられている。 制御／状態レジスタ２０２は、装置及びそれに
取付けられた相互接続手段内における各種条件の
状態を示す多数のビツトを含む。又同レジスタ
は、交信路の制御調停で使われる情報も格納して
いる。つまり、ビツトCSR〔３：０〕はコード化
された形の装置IDを格納しており、これも電源
投入時又はその後の初期化時にレジスタへ格納さ
れる。 ビツトCSR〔５：４〕は、装置が調停に入る調
停モードを推定する。前述のごとくこのモード
は、“デユアル・ラウンド・ロビン”、固定高、固
定低及び調停不能の各モードから成る。電源投入
又はその後の初期化時に、調停モードが“デユア
ル・ラウンド・ロビン”に設定される。但しこの
モードは、システムの動作中これらビツトへ書込
むことによつて変更できる。 CSR〔７〕とCSR〔６〕は、それぞれハードエ
ラー割込み可能ビツトとソフトエラー割込み可能
ビツトである。これらはセツトされると、ハード
エラーサマリビツトCSR〔15〕又はソフトエラー
サマリビツトCSR〔14〕がそれぞれセツトされて
いれば必ず、装置が割込みトランザクシヨン（以
後エラー割込みトランザクシヨンと称す）を発生
するのを可能とする。上記後者の各ビツトは、ハ
ード又はソフトエラーがそれぞれ検知されるとセ
ツトされる。“ハード”エラーとは、システム内
のデータの完全性に影響するエラーのことで、例
えば、データ伝送中にデータラインで検知される
パリテイエラーがそうでそう。一方“ソフト”エ
ラーとは、システム内のデータの完全性に影響し
ないエラーのことで、例えば、埋込み調停サイク
ルの間に識別ラインＩ〔３：０〕上で検知された
パリテイエラーは装置による誤つた演算を生ずる
が、交信路上のデータの完全性は損わない。従つ
て、これはソフトエラーである。 書込みペンデイングアンロツクビツトCSR
〔８〕は、インターロツク読取りトランザクシヨ
ンが装置によつて首尾よく送られたが、その後の
“キヤシユ意図を持つた書込みマスクアンロツク”
コマンドがまだ送られてないことを示す。スター
トセルフテストビツトCSR〔10〕は、それがセツ
トされると、相互接続ロジツクの動作をチエツク
するセルフテストを開始する。セルフテスト状態
ビツトCSR〔11〕は、STSビツトがセツトされて
テストの支障ない完了を示す時点まで、つまりセ
ルフテストが支障なく完了するまで、リセツト状
態にとどまつている。ブローグビツトCSR〔12〕
は、装置がそのセルフテストで不良を生じたとき
セツトされる。 初期化ビツト装置〔13〕は、システムの初期化
に合わせて使われる。例えばこれは、装置が初期
化を行つている間の状態インジケータとして使わ
れる。CSR〔23：16〕は、相互接続手段の特定の
設計を指定する。ビツトCSR〔31：24〕はここで
使われない。 バスエラーレジスタ２０４は、シテテムの動作
中に各種のエラー状態を記録する。ゼロパリテイ
エラービツトBER
チヤに関し、特にデジタルコンピユータシステム
においてプロセツサ、メモリ（主メモリ）及びマ
スストレージ（デイスク、テープ等）、コンソー
ルターミナル、プリンタ、その他のＩ／Ｏ機器等
異つた装置を相互間での交信のため相互に接続す
る手段に関する。ここに請求する特定の発明は、
デジタルコンピユータシステムにおける交信路の
シーク（探索）制御を各装置間で調停するための
改良手段に関連している。 （従来技術） デジタルコンピユータシステムとそれら構成部
品の価値が下がり続けるにつれ、ますます異つた
種類のデータ取扱装置がそれらシステムへ相互接
続されるようになつている。そうした装置は速度
（データの送受可能な速度）、必要な制御情報、デ
ータフオーマツト、その他において広範囲に異る
特性を有するにもかかわらず、相互に交信しなけ
ればならない。例えば、プロセツサはしばしば主
メモリと（超高速で）、デイスクメモリ等のマス
ストレージ装置と（高速で）、更にプリンタ等の
出力装置と（超低速で）それぞれ交信しなければ
ならない。相互接続手段の重要な特徴は、相互に
交信したがつている各装置の競合要求を調停する
能力にある。調停は１つの要求の通信路へのアク
セスを許容するように実施されねばならず、従つ
て調停プロセスは効率的なことが重要である。さ
もないと、コンピユータシステムのリソース中過
度の部分が使われてしまう。更に、調停プロセス
は交信路を要求装置間に割当てる点である程度の
柔軟生を与えることが一般に望ましい。広範囲の
各種装置を交信路へ接続可能とする場合、特に多
数のプロセツサの交信路への追加接続を必要とす
る場合には、調停機構に加わる競合要求がシステ
ムの動作と柔軟生に望ましくない制約をしばしば
もたらす。 相互接続手段の別の重要な特徴は、割込みの助
長にある。これら割込みの成される方法が、交信
路への装置接続で達成可能な柔軟生にしばしば顕
著な制限を課す。 単一の中央プロセツサへ接続された装置間での
交信を与える他、それら装置と１つ以上の別のプ
ロセツサ間、更には幾つかのプロセツサ同士間で
のアクセスを与えることが時折望ましい。このプ
ロセツサ間での交信要求は、調整動作を保証する
必要があるため、相互接続の問題に尚いつそうの
複雑さを加える。特別の注意を必要とするプロセ
ツサ間交信の一特長は、１つ以上のプロセツサの
キヤツシユ利用によつて生じる問題である。キヤ
ツユは、キヤシユデータが“有効”なとき、つま
りキヤシユされて以降主メモリ内で変更されてな
いときのみキヤシユへのアクセスが許容されるこ
とを確かめる適当な措置が取られないと、処理エ
ラーを引き起す。キヤシユ制御が効率的に行われ
ないと、システム全体の性能が著しく低下してし
まう。 （発明の目的） 従つて本発明の目的は、デジタルコンピユータ
システムにおいて各種異つた装置を相互接続する
ための改良手段を提供することにある。 更に本発明の目的は、広範囲の各種装置を最小
の制約で接続可能とする、デジタルコンピユータ
システムにおいて異つた装置を相互接続するため
の改良手段を提供することにある。 本発明の更に別の目的は、相互間の交信を要求
している装置間に相互接続リソースを効率的に割
当てられる、装置を相互接続するための改良手段
を提供することにある。 本発明の更に別の目的は、異つたアクセス優先
順位を有する装置間での交信を効率的に調停す
る、デジタルコンピユータシステムにおいて装置
を相互接続するための手段を提供することにあ
る。 （発明の要旨説明） この出願は、相互接続手段の幾つか関連した特
徴の１つに関するものである。 特に本願は、交信路へのアクセスをアクセスを
求めている装置へ所定時に許容するような手段に
関連している。システム全体の異うた各特徴が相
互に関係しているため、システム全体の構成をま
ず概略的に説明し、次いで本発明に固有の特徴を
やや詳しく説明する。但し、本願の固有な発明、
つまり通信路へのアクセスを決定し、許容するた
め手段を限定するのは請求の範囲である。 １ 相互接続手段の一般的説明 ここに説明する相互接続手段は、相互接続され
るべき各装置に付属しており、好ましくはその一
部を形成している。その手段は、各装置を相互接
続する交信路（例えば並列ワイアドバス）上にお
ける信号の送信及び受信を制御する。又相互接続
手段は、交信路によつて相互接続された装置間に
おける交信の一様な制御を与える。これら装置は
交信路へ並列に接続され、それらの動作は交信路
上の物理的に位置と無関係である。交信路へ接続
された各装置は、後述する多くの目的に使われる
識別番号（“ID”）が与えられている。相互接続
手段の一実施例において、上記の番号付与は装置
へ挿入される物理的プラグとワイヤによつて成さ
れ、識別番号を指定する。この物理的プラグはス
ロツトからスロツトへ移動されるので、装置とプ
ラグが存在するスロツト間に論理的な依存性は存
在しない。識別番号はシステムの初期化中に制御
レジスタ内へ格納され、その後装置によつて使わ
れる。 相互接続手段は、装置間で効率的な交信を与え
られる特定の一組のコマンドを実行する。これら
のコマンドは、多数の異つた動作（以下“トラン
ザクシヨン”と呼ぶ）で実行され、伝送される。
各トランザクシヨンは次のものを含む多くのサイ
クルへ細分割される；特定トランザクシヨン（読
取り、書込み、割込み等））用の動作コードが、
そこへコマンドが差し向けられるか又はコマンド
に関連した情報が与えられる装置を識別する情報
と共に、バスを介して別の装置へ伝送されるコマ
ンド／アドレスサイクル；交信路へのアクセス次
に許容される装置を識別するための埋込み調停サ
イクル；及びユーザデータ（処理の最終的目的）
又はその他の情報が伝送される１つ以上のデータ
サイクル。トランザクシヨン信号は交信路を通
じ、ここでは情報伝達クラスライン、応答クラス
ライン、制御クラスライン及びパワークラスライ
ンと称する異つたグループのラインを介して伝送
される。時間／位相信号（後述）を除き、これら
の信号は１つ以上の相互接続手段がそれらを主張
する毎に、主張されたものとして検出される。情
報伝達クラスラインは、情報、データ及びパリテ
イラインとトランザクシヨンで使われる伝送コマ
ンド、データ状態及びその他一定の情報から成
る。 応容クラスラインは、エラーフリー受信の確実
な確認と、トランザクシヨンを制御又は変更する
ための追加の応答を与える。このエラーモニタリ
ングは、システムの信頼性に大きく貢献し、追加
のバンド巾をほとんど又は全く必要とせず、応答
装置がトランザクシヨンの平常進行を変更するの
を可能とし、システムの柔軟性に大きく貢献す
る。例えば、指し向けられたコマンドに応答する
のに、そのコマンドによつて通常与えられる時間
を越えた追加の時間を必要とする装置は、応答準
備が整うまでトランザクシヨンの実行を（所定の
限界内で）遅らせる１つ以上の応答信号を利用す
るか、又はその時点で応答不能なことを装置に通
知して、交信路を別のトランザクシヨン用にフリ
ーとする。 １つの装置から別の装置へ交信路へのアクセス
の効率的且つ秩序立つた伝達を与えるため、各装
置中の相互接続手段によつて一組の制御信号が発
生され、利用される。更に、各装置は共通のシス
テムクロツクからローカルタイミング信号を発生
し、同期動作を保証する。これらの信号及びテス
ト制御信号も、バスを介し別々のライン上を伝送
される。又装置はシステム内のAC及びDC電源の
状態をモニターし、必要に応に適切な措置が取ら
れるように、これら電源の状態を示す信号を与え
る。 ここに記す相互接続手段は、極めて効果的で多
様性があり、現在利用可能な大規模集積技術によ
つて容易に経済的に製造できる。これは、上記ラ
イン間での効率的な機能の選択と分配に基き、コ
マンド、制御、情報及びデータ信号を各装置間で
伝送するのに必要な物理的に別々なワイヤの数が
比較的限定されていることによる。それにもかか
わらず、相互接続手段はそれに接続される装置の
物理的配置に関し実質上何の制約も課さない。更
に本相互接続手段は、広範囲の各種装置の相互接
続を可能とし、単一プロセツサと多重プロセツサ
の両構成に効率的に適合する。 ２ ここに記す特定発明の一般的説明 本願で詳細に示す発明によれば、トランザクシ
ヨンで他の装置と交信するため交信路の制御を求
める各装置がNO ARB制御ラインをモニターす
る。NO ARBの取消しが認められる度に、その
装置が次のサイクルで調停を行う。このサイクル
は、“アイドル”調停サイクルつまり現行トラン
ザクシヨンが交信路上で行われていない時に生じ
るサイクルか、又は“埋込み”調停サイクルつま
り交信路上でトランザクシヨンが進行している間
に生じるサイクルとなる。 調停サイクルを検知すると、各装置がNO
ARBとその優先順位に対応している１つのライ
ンを送出する。信号はデコードされた形で（つま
り“Ｎの１つ”として、但しＮは与えられる異つ
た優先順位レベル数）交信路のデータライン上に
主張される。同時に、各装置がデータラインをモ
ニターし、調停下のそれら装置中所定の優先順位
特性を持つているのがその装置であるかどうかに
ついて各自の決定を行う。ここに詳述する特定の
実施例において、調停は２つの優先順位レベルつ
まり“高”及び“低”で行われる。更に、各レベ
ル内には装置の識別番号と逆の関係で高から低へ
順序に付けられサブレベルの優先順位が存在す
る。すなわち、サブレベルの優先順位は、識別番
号が増加するにつれて低下する。ここで特に説明
するように、その時点で交信路へのアクセスが調
停されている装置中、それが最高優先順位の装置
であるかどうかを各装置が各自で決定する。それ
がアクセスを求めている最高優先順位の装置であ
ると決定した装置は、“ペンデイングマスター”
の状態を取り、NO ARBを送出し続けて、それ
が交信路の制御を行うまで、別の装置が交信の制
御について調停に入るのを防ぐ。ペンデイングマ
スターは、BSYが取消されてカレントマスター
となるサイクルの次のサイクルで交信路の制御を
行うことができる。更に本発明によれば、異つた
優先順位レベルだけでなく、異つたモードでも調
停が成される。すなわち、多数の固定優先順位レ
ベルの１つでか又はダイナミツク的に変化するベ
ース（例えば後述する“デルアル・ラウンド・ロ
ビン”調停モード）で、１つの装置により調停を
行うためにモード制御手段が設けられる。又その
装置は調停を不能とするように設定でき、これに
よつて交信路の制御を受けることが防がれる。 調停モード制御は、システム中の全装置にアク
セス可能で、しかもそれらによつて変更可な制御
レジスタを介して確立される。従つて、装置の調
停モードはシステムのニーズに基き必要に応じて
変更できる。又“デイアル・ラウンド・ロビン”
モードでは、交信路へのアクセスが、一期間の間
各装置へ実質上等しいアクセスを与えるベースで
与えられる。“デユアル・ラウンド・ロビン”と
いう用語はここで、ウイリアム・デ・ストレツカ
（William D.Strecker）等により1982年５月７日
に出願された米国特許出願連続番号第375983号の
直列バスのデユアルカウント・ラウンドロビン分
散調停テクニツク（Dual−Count Round−
Robin Distributed Arbitration Technique for
Serial Buses）に記載されたタイプの“ピユ
ア”・ラウンド・ロビン対比的に、相互接続手段
のダイナミツク調停モードの挙動を示すのに使わ
れている。後者の場合、交信路に接続された全装
置がこのモードにあると、各装置は任意の装置が
２回目の交信路制御を受ける前に、必ず１回交信
路の制御を受ける。一方、“デルアル・ラウン
ド・ロビン”モードでは、２つのラウンドロビン
“リング”が定められ、それぞれ、“ピユア”ラウ
ンドロビンとなる。これは、優先順位演算におけ
る先の交信路マスターのIDを用いて得られる。
これらリングが効果的に重複されることにより、
“デユアル・ラウンド・ロビン”モードは、いず
れの装置も交信路の制御から締め出されず、最悪
の場合でも任意の装置についてのレーテンシイが
ピユアラウンドロビンと同じになる程度で、ピユ
アラウンドロビン同等の“公平さ”を与える。任
意の特定時に大きいバンド巾がある装置によつて
必要なときは、その装置の調停優先順位モードが
ダイナミツクモードから固定モードへ、特に固定
の高優先順位モードを含むものに変更される。こ
のモードでは、所定の装置に別の場合より大きい
割合の時間で交信路へのアクセスが与えられ、従
つて一期間にわたつてより多量のデータを伝送で
きる。 “デユアル・ラウンド・ロビン”調停モードで
動作している各装置は、それぞれの埋込み調停リ
サイクル中その識別番号をカレントマスターの識
別番号と比較する。所定装置の識別番号がカレン
トマスターの識別番号より大きいと、装置はその
優先順位を高い優先順位レベルへ更新する；大き
くなければ、その優先順位はそのままにとどまる
か、又は低い優先順位レベルへ設定される。特定
の埋込み調停サイクルで調停するかの決定は、そ
の調停決定が先のマスターの識別番号に基くよう
に、そのサイクルで優先順位を更新する前に成さ
れる。従つて、低いID番号を持ち、さもなけれ
ば高いID装置による交信路へアクセスを否認す
る装置は、低い優先順位レベルへ周期的に落とさ
れる。 本発明の相互接続手段は、顕著な利益をもたら
す。まず、調整プロセス用の装置を与えるのに、
交信路中に１つの追加ラインしか必要としない。
調停に必要な残りのラインは、相互交信の最終目
的であるデータを伝送するのに必らず存在するデ
ータラインによつて賄われる。従つて、システム
そのものが単一の集積回路上で実現可能となり、
これは経済的なシステムの構成に重要な、時には
決定的な利点を与える。又本調停システムは、限
定装置つまり交信路へのアクセスを求めている競
合装置間にリソースを配分する点で、極めてフレ
キシブルな方法を与える。相対的な優先順位の各
装置への配分は、所定の時点でアクセスを競争し
ている装置間において所定の方法で変更可能であ
るか、又は変化するシステムの要求に従つて変更
可能である。更に、調停は交信路へ接続されてい
る全装置間に分散されるので、中央化された調停
で通常必要な多数のライン、物理的な配置上の制
約及び大くのオーバーヘツドを省ける。従つて、
本相互接続手段は効果的で極めてフレキシブルな
動作モードを備えている。 本発明の上記及びその他の目的と特徴は、添付
の図面を参照した本発明に関する以下の詳細な説
明から容易に理解されよう。 （発明の実施例） １ 相互接続手段の詳細な説明 第１Ａ図は、ここに記す相互接続手段を小型で
比較的安価なコンピユータシステムの一般的構成
へ適用した例を示している。図示のごとく、プロ
セツサ１０、メモリ１２、端末１４及びマススト
レージ装置（デイスク）１６が相互接続手段１８
と交信路２０を介し互いに接続されている。プロ
セツサ１０とメモリ１２の場合、相互接続手段１
８は装置内と一体的に位置して、装置の交信イン
タフエースを与えるのが好ましい。端末１４のス
トレージ装置１６の場合には、多数の端末又はス
トレージ装置を単一の相互接続手段１８へ接続可
能とするため、中間アダプタ２２，２４がそれぞ
れ設けられる。アダプタは、交信路２０を相互の
残部へインタフエイスする役割を果す。ここで用
いているように、“装置”という用語は共通の相
互接続手段で交信路へ接続される１つ以上の実在
物を指している。従つて第１Ａ図において、端末
１４とアダプタ２２は単一の装置２６を構成して
いる；同じく、プロセツサ１０と主メモリ１２は
それぞれが装置である。第１Ｂ図では、プロセツ
サ３２とメモリ３４がアダプタ４０と合わさつて
単一の装置を構成している。 第１Ａ図において、プロセツサ１０は交信路２
０に接続された別の装置とメモリ１２を共有して
いる。これはシステムのコスト減をもたらすが、
交信路２０を共有する必要からシステムの速度に
制限を課す。第２Ｂ図でば、プロセツサ３２のメ
モリ３４の間に別のメモリ路３０を設けること
で、上記の問題が解決されている。この場合プロ
セツサとメモリは、アダプタ４０、交信路４２、
アダプタ４６，４８を介して端末３６及びストレ
ージ装置３８と接続される。アダプタ４０がそれ
と一体でアダプタを交信路４２へ接続する相互接
続手段１８を有する。同様に、アダプタ４６，４
８もそれらと一体で各アダプタを交信路４２へ接
続する相互接続手段１８をそれぞれ有する。この
種のシステムは高性能を与えるが、高コストであ
る。しかしそれでも、ここに記す相互接続手段と
充分コンパテイブルである。 更に第１Ｃ図は、マルチプロセツサシステムに
装置の相互接続手段を用いた例を示している。同
図において、プロセツサ５０，５２はそれぞれメ
モリ路５８，６０を介して主メモリ５４，５６へ
接続されている。一方、プロセツサ／メモリ対
は、一体的に組込まれ交信路６８で相互に接続さ
れた相互接続手段１８を有するアダプタ６２，６
４を介してシステムの残部とそれぞれ接続されて
いる。キヤシユメモリ１９０は、プロセツサの１
つ例えばプロセツサ５２に付属している。残りの
システムは第１Ｂ図の例とほぼ同じで、１つ以上
の端末７０が相互接続手段１８を内部に有するア
ダプタ７２を介して交信路６８へ接続され、又マ
スストレージ装置７４が相互接続手段１８を有す
るアダプタ７６を介して交信路６８へ接続されて
いる。この構成では、各プロセツサがシステム中
の各システムと交信できるだけでなく、プロセツ
サ同士も直接交信できる。更にキヤシユメモリ１
９０も効率的に収容されている。同一システム内
に含まれたこの装置混合体によつて、異つた性質
と複雑さのレベルが課せられるにもかかわらず、
ここに記す相互接続手段は全ての交信を実質上同
じ方法で効率的に制御できる。 次に第２図を参照すると、相互接続手段によつ
て発生され、利用される信号の各種カテゴリー
が、主な機能クラスに従つて要約してある。各グ
ループ内で、更に別々のサブ機能によつて分類さ
れるている。又以下の議論を解り易くするため、
それらの信号を１つの装置から別の装置へ運ぶ線
（つまり交信路）７８の特定線毎のグループ分け
も示してある。ラインは、そのラインに接続され
たいずれかの装置が専用に送出すれば、専用され
たと見なされる。どの装置も専用を送出しないと
きだけ、そのラインは専用されない。図示の目的
上、それぞれＡとＢで示し、交信を制御すべき対
応する装置と一体の２個別々の相互接続手段が、
それらによつて使われる信号で概略的に示してあ
ると共に、信号交換の目的で相互接続されたもの
として交信路７８で示してある。但し、カレント
マスターによつて選択された装置だけが実際には
トランザクシヨンへ参加するが、交信路７８は一
般に２個より多い装置を一時に結合する。残りの
装置は、交信路と物理的に接続した状態にとどま
るが、トランザクシヨンには参加しない。 第２図に示すように、相互接続手段によつて使
われる信号には４種の大クラスがある；つまり情
報伝達クラス信号、応答クラス信号、制御クラス
信号及びパワークラス信号。“情報伝達”クラス
信号はＩ〔３：０〕で示した情報フイールドを含
み、これは交信路７８のうち４本の別々なライン
８０を介して送受信される。情報フイールドは、
コマンドコード、トランザクシヨンを開始する装
置（“カレントマスター”）を識別するコード、サ
イクル中に送信されるデータの状態を指示する情
報、その他等の情報を伝送する。第２図中Ｄ
〔31：０〕で示したライン８２を通じて送信され
る32ビツトのデータワードがトランザクシヨンで
必要な一定の情報、例えば生じるべきデータ伝送
の長さ（読取り用及び書込み用トランザクシヨン
で使われる）；トランザクシヨンに参加すべく選
ばれた装置の識別；データ伝送用にアクセスされ
るべきメモリ位置のアドレス；及び伝送されるべ
きデータ等を与える。このワードは32本の別々な
ライン８２を介して送受信される。２本のライン
８４，８６、つまり情報及びデータラインのパリ
テイを示すのに使われる“PO”で示したライン
と、エラー状態を信号化するのに使われるBAD
で示したラインも設けられている。 “応答”クラス信号は、CNF〔２：０〕で示し
ライン８８を介して送信される３ビツトフイール
ドから成り、これは装置へ送られた各種情報に対
する応答を与えると共に、後で詳述するようにト
ランザクシヨンの進行を装置で変更することを可
能にする。 “制御”クラス信号は、８本のライン９０〜１
０４を介して送信される。これらのうち最初の
NO ARBが、調停プロセスを制御する。第２の
BSYは、ある装置によつて交信路が現在制御さ
れていることを示す。これら両信号は相互に連動
して使われ、交信路の制御を求めている装置にお
ける制御の秩序だつたトランザクシヨンを与え
る。 制御クラスの残りの信号中、時間（＋）と時間
（−）の信号は交信路７８に接続された信号源に
よつて発生されそれぞれライン９４，９６を介し
て送られる波形を有し、同じく信号源によつて発
生されそれぞれライン９８，１００を介して送ら
れる位相（＋）と位相（−）の波形と組合せて使
われ、各装置における相互接続手段動作用のロー
カルタイミング標準を形成する。すなわち、交信
路７８へ接続された各装置の相互接続手段は、時
間及び位相の信号からローカル送受信クロツク信
号TCLK及びPCLKをそれぞれ発生する。更に、
ライン１０２を介して送られるSTF信号は後述
するごとくローカル装置の“フアーストセルフテ
スト”を可能にするのに使われ、又ライン１０４
を介して送られるRESET信号は、交信路に接続
された装置を初期化（既知の状態へ設定）する手
段を与える。 “パワー”信号クラスのうち、AC LO及びDC
LOはそれぞれライン１０４，１０６を介して送
られ、システム内におけるAC及びDC電源の状態
を求めるため各装置でモニターされる。スペアラ
イン１１０は将来の拡張を可能とする。 ここに記す相互接続手段は、実施すべき交信の
種類に固有な一連の動作を実行することによつ
て、所定装置間での交信を確立するという機能を
果す。各動作は一連のサイクルから成り、この間
交信路に接続された別の装置との所望の交信を有
効とするために、各種の情報エレメントが交信路
上へ置かれ、又そこから受信される。これらサイ
クルは、時間（＋）と時間（−）クロツク信号１
２０，１２２及び位相（＋）と位相（−）信号１
２４，１２６をそれぞれ示した第３Ａ図を参照す
れば明らかなように、時間／位相クロツクによつ
て定義される。これらの信号は、交信路に接続さ
れた１つのマスタークロツクによつて発生され
る。信号は各装置の相互接続手段によつて受信さ
れ、それらによる情報の送信と受信を制御するロ
ーカルなTCLK、PCLK信号１２８，１３０をそ
れぞれ発生するのに使われる。 第３Ｂ図に示すごとく、上記のラインを介し情
報を送受信するように、多数の装置１４０，１４
２等が交信路へ並列に接続されている。これらの
装置は、プリンタ、デイスプレイ端末等の入／出
力（Ｉ／Ｏ）装置又はプロセツサ等の装置から成
る。交信路上における装置の物理的配置は重要で
ない。同じく交信路に接続されたマスタークロツ
ク１４４が時間／位相信号を発生し、これら信号
はライン９４〜１００を介して各装置へ送られ
る。各相互接続手段は、ローカル送受信クロツク
TCLK、PCLKをそれぞれ発生するタイミング回
路を有する。例えば、装置１４０はフリツプフロ
ツプ１４６を含み、そのＱ出力がTCLKを生ず
る。フリツプフロツプはゲート１４８からセツト
され、ライン９４からの時間（＋）信号によつて
クロツクされる。ゲート１４８はライン９８とＱ
出力によつて動作可能となる。同様に、ローカル
スレーブ受信クロツクが、受信した時間（＋）及
び位相（−）信号から発生される。 第３Ｃ図に示すごとく、連続するTCLK信号間
の時間が１サイクルを限定する。所望の情報交換
を行うのに使われる一連の連続サイクルを、ここ
で“トランザクシヨン”と呼ぶ。各トランザクシ
ヨンの詳細な特性はそれによつて実施される動作
に従つて変るが、各トランザクシヨンは一般に次
のサイクルから成る；コマンド／アドレスサイク
ル；埋込み調停サイクル；及び通常“データ”サ
イクルと称される１つ以上の追加サイクル。図示
する目的としてのみ、２つのデータサイクルを第
３Ｃ図に示す。一般に、情報はTCLKの先端で交
信路７８上に置かれ、同一サイクルのRCLK中に
装置の相互接続手段へラツチされる。 各相互接続手段によつて実施される調停機能の
状態ダイヤグラムを第３Ｄ図に示す。装置中のあ
るエレメントがその装置に第３Ｄ図中REQで示
したトランザクシヨンを開始せしめようとするま
で、調停機能はアイドル状態１５０にとどまる。
開始せしめると、NO ARBラインを調べことに
よつて、交信路７８へ調停信号を自由に送出でき
るかどうかを相互接続手段が決定する。NO
ARBが送出されている間、調停機能はアイドル
状態にとどまつていなければいけない。しぃか
し、NO ARBが取消されるや否や、REQが依然
送出されているとして、装置は次のサイクルで調
停を行う。こうした条件下では装置は調停状態１
５２へ入り、そこで交信路へのアクセスを求めて
いる別の装置との調停が成される。調停の方法を
次に詳しく説明する。 調停で敗けた装置はアイドル状態１５０へ戻
り、REQが送出されている限り、その状態から
再び調停を求められる。一方、調停に勝つた装置
はカレントマスター状態（BSYが取消されてい
る場合）又はペンデイングマスター状態（BSY
が主張されている場合）へ入る。ペンデイングマ
スターはBSYが送出されている間そのままにと
どまり、BSYの取消しでカレントマスターとな
る。 相互接続によつて与えられる各トランザクシヨ
ンの一連動作を説明する前に、制御、応答及び情
報伝達クラス信号自体についてもつと理解を深め
る方が役に立つであろう。これらの信号は実質
上、全てのトランザクシヨンに共通だからであ
る。 制御信号：NO ARB、BSY NO ARB信号が、調停の目的によるデータラ
インへのアクセスを制御する。各装置は、NO
ARBが前のサイクルで取消されているサイクル
でのみ、交信路の使用に関する調停を行える。相
互接続の制御に入つた装置（“カレントマスタ
ー”）は、第１サイクルと最後と見込まれるデー
タサイクルを除き、トランザクシヨン全体を通し
てNO ARBを主張する。トランザクシヨン中の
最後と見込まれるデータサイクルは通常実際に最
後のデータサイクルである；但し後述するよう
に、装置は一定の条件下でトランザクシヨンの終
了を遅延できる。遅延すると、最後のデータサイ
クルと見込まれていたサイクルがもはやそうでな
くなり、全てのデータが伝送される前に次のサイ
クルが続く。ペンデイングマスターによつても、
それがカレントマスターとなるまでNO ARBは
送出されない。任意の一時において、最大限１個
のカレントマスターと１個のペンデイングマスタ
ーが存在する。 全ての調停装置による調停サイクルの間も、
NO ARBは送出されない。埋込み調停サイクル
中には、その旨の送出がNO ARBの送出に加え
てカレントマスターから成される。アイドル調停
サイクルの間、現在調停中の装置の１つがカレン
トマスターとなるまで、調停装置によるNO
ARBの送出が次の調停を排除する。 NO ARBは更に、スレーブがSTALLを送出
している全サイクル中及び最後を除く全てのデー
タサイクル中、スレーブ装置（カレントマスター
によつて選ばれた装置）によつて送出される。又
NO ARBは、相互接続手段がその装置自身での
処理に使われている特別モードの間も、その装置
により（BSYの主張と合せて）送出される。こ
れら特別モードの場合、その装置はBSYとNO
ARB以外の交信路用ラインを使用しない。スレ
ーブとして選ばれる可能性があるため、装置はコ
マンド／アドレスサイクル中特別モードへ入るこ
とが防止される。装置が特別モードで動作するの
は、例えば、交信路の情報伝達クラスラインを用
いる必要なく、相互接続手段中のレジスタアクセ
スするためである。又、カレントマスターがその
通常の終了サイクルを越えてNO ARBの送出を
続けられるようにし、交信路の制御を放棄せずに
一連のトランザクシヨンを行えるようにするのが
望ましい。この点は、拡張された情報伝達サイク
ルを可能とし、従つて装置の利用可能なバンド巾
を有効に増大できるため、高速装置によつて特に
有用である。 BSYは、トランザクシヨンが進行中であるこ
とを示す。BSYはカレントマスターによつて、
最後と見込まれるデータサイクルの間を除き、ト
ランザクシヨン全体を通じて送出される。又これ
は、トランザクシヨンの進行を遅らす必要のある
スレーブ装置（特定のメモリ位置へアクセスする
のに追加の時間を必要とするメモリ装置等）によ
つても送出される；この遅延は、STALL応答コ
ード（後述）と一緒にBSYとNO ARBを送出す
ることによつて実行される。更に、最後を除く全
データサイクル中もBSYが送出される。次のト
ランザクシヨンのスタートを送らせるため、又は
上記の特別モードで動作しているとき、装置は
BSYの送出を延長することもできる。 BSYは各サイクルの終りに装置によつて調べ
られ、取消されると、ペンデイングマスターが今
度はそれを送出して、カレントマスターとしての
制御を行う。 第３Ｅ図は、本実施例で生じ得るBSY及びNO
ARB制御ラインのシーケンスを示す状態ダイア
グラムである。この図は、これらの信号を関連し
て観測することによつて、ある装置から他のある
装置へ情報交換が交信路上において効率的に制御
される方法を説明するために使用される。 電源が投入されると、全ての装置がNO ARB
を送出し（状態“Ａ”）、全装置がラインを放棄す
る（状態“Ｂ”）まで、いずれの装置によるアク
セスを効果的に妨げ、そのとき交信路がアイドル
（IDLE）状態に入る。これは全ての装置に、必要
に応じ電源投入時の初期化シーケンスを完了する
時間を与える。NO ARBが取消されて、状態
“Ｂ”に入ると、各装置は交信路の制御を求めて
自由に競合できるようになる。ある装置がいつた
ん調停に入ると、状態“Ａ”へ再び戻り、“勝つ
た”装置がコマンド／アドレス状態“Ｃ”に入
る。このコマンド／アドレスサイクルは、取消状
態から送出状態へのBSYの遷移によつてだけで
なく、先のサイクルにおけるNO ARBの送出と
も関連して、全ての装置により認識されることに
特に注目されたい。NO ARBの監視は、特別の
モード状態をコマンド／アドレスとして無視する
装置にとつて必要である。 コマンド／アドレス状態から状態“Ｄ”へ最初
に入ることは、トランザクシヨンの埋込調停サイ
クルを意味している。各装置がコード化マスター
IDを監視して（“デユアル・ラウンド・ロビン”
モードの場合に）、それらのダイナミツク優先順
位を更新するのがこのサイクルである。トランザ
クシヨンのデータ長に応じ、制御は以後のサイク
ルでもその状態にとどまることができる。調停が
生じないと、マスター及びスレーブは最終的に交
信路の制御を放棄し、フローは再び状態“Ｂ”へ
戻つて、両制御信号が取消される。しかし、もし
ペンデイングマスターが存在すると、続いて状態
Ｆに入り、NO ARBを送出する装置がこのサイ
クルでBSYの取消しを通知し、別の装置による
調停を排除する決定（図中“バーストモード”と
示してある）がマスターによつてなされているか
どうかに応じ、コマンド／アドレス状態“Ｃ”又
は“Ｇ”へ進む。状態“Ｇ”では、状態“Ｃ”と
異なりNO ARBとBSYが共に送出されているこ
とを、コマンド／アドレス制御信号が示すことに
注意されたい。 先行トランザクシヨンがBSYの送出によつて
延長され、且つペンデイングマスターが存在しな
いと、制御は状態“Ｄ”から“Ｅ”へ進み、必要
に応じ１以上のサイクル中状態“Ｅ”にとどま
る。BSYの送出が認められると、制御は１以上
のサイクル中この状態にとどまり、次いでアイド
ル状態“Ｂ”へ戻つて、その後の伝送のために交
信路を放棄する。 上記のごとく、１つの特定装置が別の装置によ
りスレーブとして選ばれるのを望んでいないと、
動作の特別モードがその代りとして制御を１以上
のサイクルの間状態“Ｄ”へ戻らせる。BSYと
NO ARBの同時取消しが再び制御を状態“Ｂ”、
つまりアイドル状態へ戻す。 従つて図面は、NO ARBとBSYの共同動作が
交信路上における制御交換及び情報伝達の秩序だ
つた流れを調整することを示している。 応答信号：ACK、NO ACK、STALL、
RETRY システムの信頼度は、情報及びデータラインを
介して送信に対する応答を求めることによつて大
巾に向上される。一般に、応答は所定送信の正し
く２サイクル後に見込まれる。各装置用の応答コ
ードが第６図に示してあり、図中“０”ビツトは
主張（低レベル）、“１”ビツトは“取消し”（高
レベル）を示している。 ACK応答は、送信が目的とした受信者による
問題のない受信完了を意味する。全てのトランザ
クシヨンについて、トランザクシヨンの最初デー
タサイクル中におけるACKの送出は、その２サ
イクル前に送られたコマンド／アドレス情報の正
しい受信（つまりパリテイエラーなし）を確認し
ている。又、読取及びアイデント用トランザクシ
ヨン中の最初のデータサイクルとその後のデータ
サイクルにおけるACKは、読取又はベクトルデ
ータがスレーブによつて送出されていることも示
す一方、書込み用のトランザクシヨン中のACK
は、スレーブの書込みデータを受取る準備が整つ
ていることも示す。 NO ACKは、送受信における不良か、又はス
レーブが選ばれてないことを意味している。
ACK、NO ACKどちらもコマンドトランザクシ
ヨン及びデータ送信に対する応答として可能であ
る；後者の場合、応答は最後のデータサイクルに
続く２サイクルで生じ、これら２サイクルが次の
トランザクシヨンと同時に生じてもそうである。
NO ACKは、応答ラインの欠陥状態を示す。こ
れは、何らか別のコードがそれに重複している場
合に定義される。 STALLは、データサイクル中スレーブ装置に
よつて送出可能である。これは例えば、読取アク
セス用の時間を延長するか、あるいはトランザク
シヨン中にリフレツシユ又はエラー修正サイクル
用の時間を入れるメモリによつて使われる。又こ
れは、メモリの書込バツフアが一杯の場合にマス
ターからのデータ送信を遅らせるメモリによつて
も使われる。別の交信路へ同期化する装置も、
STALLを用いる。装置が自らをスレーブと認識
しているかどうかのACK又はNO ACKコマンド
の確認を遅らせるのにも、１つ以上のSTLALLS
が使われる。 RETRYは、トランザクシヨンに対し即応答で
きないスレーブ装置によつて送出される。例えば
これは、長い内部初期化シーケンスを必要とする
装置；別の交信路へのアクセスを待つている装
置；及び後述するインターロツク読取コマンドで
ロツクされたメモリ；によつて使われる。カレン
トマスターは、トランザクシヨンを終了すること
によつて、スレーブのRETRY応答に答える。本
実施例において、トランザクシヨンの最初のデー
タサイクル後RETRYは使われない。これは、相
互接続のロジツクを簡単化する。１つ以上の
STALLSがRETRYの送出に先行し得る。 装置が交信路を独占するのを防ぐため、
STALL、RETRY、BSY及びNO ARBの延長
又は連続的送出には制限が加えられる。 システムアーキテクチヤ：特定のトランザクシヨ
ンシーケンス 第４Ａ〜Ｈ図は、相互接続手段によつて与えら
れるトランザクシヨンの固有な特性を詳しく示し
ている。特に、データを読書きするためのトラン
ザクシヨン（“読取り”、“キヤシユ意図を持つ読
取り”、“キヤシユ意図を持つインターロツク読取
り”、“書込み”、“キヤシユ意図を持つ書込み”、
“キヤシユ意図を持つ書込みマスク”、及び“キヤ
シユ意図を持つアンロツク書込みマスク”）；古く
キヤシユされたデータを無効にするトランザクシ
ヨン（“無効化”）、割込みを扱うトランザクシヨ
ン（“割込み”、“プロセツサ間割込み”、“識
別”）；装置によるトランザクシヨン発生を停止す
るトランザクシヨン（“ストツプ”）；及び多数の
装置へ同時に情報を送るトランザクシヨン（“ブ
ロードカスト”）；が詳しく示してある。各図にお
いて、許容可能なCNF応答の範囲が表わしてあ
り、図示の特定応答には点（・）が付してある。
又図示する目的としてのみ、２サイクルのデータ
伝送だけを含むものとして示してあるが、それよ
り少い又は多い数のサイクルも使用可能である。 ここに記すコマンドは、２種類に大別される；
つまり単一応答者コマンド（読取り用、書込み用
コマンド及び“識別”）のマルチ応答者コマンド
（“ストツプ”、“無効化”、“割込み”、“プロセス
間
割込み”及び“ブロードカスト”）。多数の応答が
同一ライン上に送出されている場合に応答の唯一
の認識を保証するために、マルチ応答者コマンド
に対する可能な応答はACKとNO ACKに限定さ
れる。 読取用トランザクシヨン 第４Ａ図を参照すると、読取用トランザクシヨ
ンの特性が詳しく示してある。このトランザクシ
ヨンは、“読取り”コマンドだけでなく“キヤシ
ユ意図を持つ読取り”及び“キヤシユ意図を持つ
インターロツク読取り”の両コマンドを含む。こ
れらコマンドの４ビツトコードが、装置と相互接
続手段によつて使われる別のコマンド用コードと
共に第５Ａ図に示してある。同図中ダツシユ
（−）で示されているように、追加のコードを逐
次加えられる。このトランザクシヨンは、多数の
連続サイクルから成る；つまり、コマンド／アド
レスサイクル１８０、埋込み調停サイクル１８２
及び多数のデータサイクル。図示の目的としての
み、トランザクシヨンは２つのデータサイクル１
８４，１８６を含むものとして示してある。情報
が送られる主ライン（第２図参照）はそれらの機
能的名称、すなわち情報ラインはＩ〔３：０〕、デ
ータラインはＤ〔31：０〕、確認ラインはCNF
〔３：０〕、他のNO ARB、BSY及びＰ（パリテ
イ）によつてそれぞれ示されている。図面を解り
易くするため、残りのライン（つまり時間、位
相、STF、RETRY、AC LO、DC LO、BAD
及びSPARE）は、トランザクシヨンの動作を理
解するのに重要でないので、第４図中省いてあ
る。 第４ａ図に示すごとく、読取用トランザクシヨ
ンのコマンド／アドレスサイクル中に、４ビツト
のコマンドコードが情報ラインＩ〔３：０〕上に
置かれる。そのコマンドに関連して必要な追加の
データは、データラインＤ〔31：０〕上に置かれ
る。すなわち、生ずべき伝送の長さを特定する２
ビツトのデータ長コードが相互接続手段によつて
データラインＤ〔31：30〕へ与えられる一方、伝
送を行うべき装置の“アアドレス”がデータライ
ンＤ〔29：０〕へ与えられる。これらの信号が現
在相互接続を制御している装置（“カレントマス
ター”）によつて該当ライン上へ送出されている
事実は、第４Ａ図の該当ブロツク中“Ｍ”で示さ
れている。所定の１ライン又は１組のラインへの
スレーブ装置による情報の送出には、第４Ａ図中
“Ｓ”で示してある。同様に、“AD”、“AAD”、
“APS”、“PM”（つまりそれぞれ“全装置”、“全
調停装置”、“全潜在的スレーブ”、“ペンデイング
マスター”）は、特定サイクル中に交信路の所定
ラインへ信号を送出できる他の各種装置を示して
いる。 アドレスは、読取り用または書込み用トランザ
クシヨンが生ずべき特定のストレージ位置を指示
する１つの30ビツトワードから成る。アドレスの
別々の１ブロツクが各装置に割当てられる。ブロ
ツクの位置は、対応装置の識別番号に基く。 コマンド／アドレスサイクルの間、カレントマ
スターが第４Ａ図１５８で示すようにNO ARB
を取消す。（ここで議論の目的上、信号は低レベ
ルで“送出”、高レベルで“取消し”と見なされ
る）。NO ARBの取消しは、交信路の制御を望ん
でいる別の装置が次のサイクルでそのアクセスに
ついて調停に入るのを可能とする。同時に、その
装置はBSYを送出して、現在トランザクシヨン
が進行中、別の装置が交信路の制御を行うのを防
ぐ。この時点で、カレントマスターからは何の信
号もCNFラインも与えられない。但し、一連の
トランザクシヨンの進行中、カレントマスターに
よるトランザクシヨンの間１つ以上の応答信号を
別の装置によつてCNFラインへ加えることがで
きる。 同トランザクシヨンの第２サイクルは調停サイ
クルから成る。これはトランザクシヨン内に含ま
れているので、“埋込み”調停サイクルを称する。
トランザクシヨン外で生じる調停は、“アイドル”
調停サイクルと称する。第４Ａ図の埋込み調停サ
イクル中、カレントマスターがその識別番号
（ID）を情報ラインＩ〔３：０〕上に置く。この
コードは前述のごとく、各自の調停優先順位を更
新するため、全ての装置によつて使われる。 又この時点で、交信路の使用を求めている装置
が、低優先順位レベルラインＤ〔31：16〕又は高
優先順位レベルラインＤ〔15：０〕へ各自の識別
番号に応じた１ビツト信号を送出する。例えば、
装置１１は高優先順位での調停ならラインＤ〔11〕
へ、低優先順位での調停ならラインＤ〔27〕へ信
号を送出する。 装置が調停するレベルは、その調停モード及び
先行マスターのIDによつて決められる。本実施
例において、調停モードを特定装置の制御及び状
態レジスタ、つまりCSR〔５：４〕（第７Ｃ図参
照）のビツト４、５によつて定義される。ここで
実施されているように、４つのモード、つまり固
定高優先順位、固定低優先順位、“デユアル・ラ
ウンド・ロビン”および調停不能が設けられてい
る。相互接続手段は、調停モードのビツトSCR
〔５：４〕を適切に設定することによつて、これ
らのモードの任意に混合させる。 高又は低いずれかの固定優先順位モードにおけ
る調停の場合、優先順位はトランザクシヨンによ
つて変更しない。一方、“デユアル・ラウンド・
ロビン”の場合、装置の優先順位は上述のごとく
トランザクシヨン毎に変化する。特に、“デユア
ル・ラウンド・ロビン調停”モードにおいて、所
定のトランザクシヨン中装置は、そのID番号が
直前のトランザクシヨンにおけるマスターのID
番号以下の場合、低優先順位レジスタ（つまりラ
インＤ〔31：16〕上）で調停され、さもなければ
高優先順位レジスタ（つまりラインＤ〔15：０〕）
で調停に入る。 第４Ａ図のトランザクシヨンについて更に見る
と、埋込み調停サイクルの終りで、このサイクル
中に調停に入りその調停で勝つた装置がペンデイ
ングマスターとなり、第４Ａ図中点線で示すよう
に、それがカレントマスターとなるまでNO
ARBを送出する。これによつて、ペンデイング
マスターが交信路の制御を行うようになる以前
に、別の装置が引続いて交信路をめぐる調停に入
り、ことによつてその制御を支配するのを防ぐ。 調停サイクルの後に、１つ以上のデータサイク
ルが続く。図示の目的上、第４Ａ図は２つのデー
タサイクルだけを示している。前述のごく、各ト
ランザクシヨンで伝送されるべきデータの実際
値、つまりトランザクシヨンによつて利用される
データサイクルの数は、コマンド／アドレスサイ
クル中でビツトＤ〔31：30〕によつて指定される。
第４図に示した実施例において、データの１〜４
サイクル（ここで各サイクル毎に32ビツト）が１
トランザクシヨンで送れる。勿論、データ長の指
定でもつと少いか多いビツトを与えれば、より小
又は大のデータサイクル数、従つてトランザクシ
ヨンのサイクル数を与えることができる。 第４Ａ図に示すごとく読取り用トランザクシヨ
ンの場合、トランザクシヨンによつて要求された
データはそのトランザクシヨンがアドレスされた
スレーブによつて供給される。このスレーブ装置
は、メモリ装置又は入／出力端末等その他の装置
となる。別の場合、選択された装置によつては、
そのデータをデータサイクル中にデータラインＤ
〔31：０〕上に送出する。この時装置は、データ
の状態を指示するコードもラインＩ〔３：１〕上
に送出する。例えばメモリ標準の場合、上記コー
ドはそのデータが、修正アルゴリズムを使わずに
検索されたデータ（“読取りデータ”と称す）か、
データライン上へ送出される前に修正されたデー
タ（“修正済読取りデータ”）と称す）か、又は何
らかの理由で信頼できないデータ（“読取りデー
タ代用”）のいずれであるかを示せる。又状態コ
ードは、それらデータカテゴリーのそれぞれにつ
いて、データがキヤシユ可能かどうかも示す。
“キヤシユ無用”機器の使用は、システムによつ
て性能を大きく高める。これらのコードを第５Ｂ
図に示す。 第１のデータサイクル中、スレーブはマスター
へラインCNF〔２：０〕を介して確認コードを戻
し、これがマスターからのコマンド／アドレス情
報の受信を確認すると共に、スレーブの応答につ
いて更なる情報をマスターへ送る。従つて、現行
トランザクシヨンにおける確認信号の最初の送出
は第１のデータサイクル中に、つまりトランザク
シヨンが始まつたコマンド／アドレスサイクルか
ら２サイクル後に成される。第４Ａ図に示した読
取りトランザクシヨンの場合、第１のデータサイ
クルで可能な応答はACK（“アクノレジ“）、NO
ACK（“アクノレジ無し”）、STALL及びRETRY
である。これらは全トランザクシヨンにほぼ共通
している。但し、特定のトランザクシヨンに関連
して後述する幾つかの例外を除く。 一般に、第１データサイクル中におけるACK
の送出は、スレーブが要求された措置を取る能力
つまり読取りデータを戻す能力を持つことと共
に、コマンド／アドレス情報が正しく受信された
ことを示す。一方、NO ACKの送出は、コマン
ド送信でのエラー又はスレーブが応答する上での
何らかの不能を示す。STALLの送出は、スレー
ブが自からを調整しマスターによつて要求された
読取りデータを与えるためにトランザクシヨンを
延長するのを可能とし、一方RETRYの送出は、
コマンドに応答するのが現在不能なことを示し、
その後にマスターが再びトライする要求を伴う。
RETRYは、スレーブの延長応答時間が長すぎ、
一般のSTALL応答を送出することによつてトラ
ンザクシヨンを過剰なサイクル数へ延長するのが
望ましくないときに、適切に使われる。 第４Ａ図には、ACK応答（応答前は点（・）
で表わす）が示してある。応答がNO ACKなら、
マスターによつて取られる措置がACKに対して
取られるのと異り、マスターは例えば限定された
回数でトランザクシヨンを繰り返したり、割込み
を要求したりする。STALL応答はACK応答と同
様だが、要求データが戻される前に、トランザク
シヨンが１以上の“ブランク”サイクル（データ
ライン上に有効データが存在しないサイクル）だ
け延長される。 第４Ａ図の第２つまり最後のデータサイクルは
先行するデータサイクルと似ており、スレーブは
要求データをラインＤ〔31：０〕上に送出すると
共に、データの状態を示すコードをラインＩ
〔３：０〕へ送出する。同時に、CNF〔２：０〕
上に確認信号を送出する。しかし、第１データサ
イクルに対するスレーブの応答と異り、スレーブ
はACK、NO ACK又はSTALLによつてのみ応
答でき、RETRYは送出しない。又、第２データ
サイクルは第４Ａ図におけるトランザクシヨンの
最後のデータサイクルであるため、スレーブは
NO ARBとBSYの両方を送出する。読取データ
のリターンが次のサイクルへ延ばされるように、
スレーブがSTALLを送出してトランザクシヨン
を延長する場合は、最後のデータサイクルが実際
に生じるまで、スレーブがNO ARBとBSYの送
出を続ける。次いでスレーブは、最後のデータサ
イクル中にNO ARBとBSYを取消す。前述のご
とく、BSYの取消しは次のサイクルでペンデイ
ングマスターが交信路の制御を支配するのを可能
とし、一方スレーブによるNO ARBの取消しは
次の調停が交信路へのアクセスをめぐつて生ずる
のを可能とする。 第２つまり最後のデータサイクルが完了する
と、第４Ａ図のトランザクシヨンにおける主な情
報伝達機能は終了する。しかし、データの正しい
受信を確認することが尚必要である。これは最後
のデータサイクルに続く２サイクルの間に実施さ
れ、この間マスターがデータの受信に該当した確
認信号をCNF〔２：０〕に送出する。図示のごと
く、該当する確認はACKかNO ACKである。確
認は最後のデータサイクルを越えて延長し、次の
トランザクシヨンのコマンド／アドレス及び埋込
み調停サイクルと重複し得ることに注意。次のト
ランザクシヨンにおいてその最初の２サイクル中
確認エラーは使われないので、エラーは生じな
い。 コマンド／アドレスサイクルの間、パリテイが
カレントマスターによつてラインＩ〔３：０〕、Ｄ
〔31：０〕上へ発生され、全装置によつてチエツ
クされる。埋込み調停サイクルの間は、ラインＩ
〔３：０〕にだけマスターからパリテイが発生さ
れ、全装置によつてチエツクされる。データサイ
クルの間、パリテイはスレーブからラインＩ
〔３：０〕、Ｄ〔31：０〕へ発生され、カレントマ
スターによつてチエツクされる。パリテイエラー
という特定の結果は、エラーが生じた時のサイク
ル中に伝送されていた情報の性質に依存する。コ
マンド／アドレスサイクル中にパリテイエラーを
検知する装置は選択に応答すべきでない；又それ
ら装置は、エラーフラグを立てることによつてパ
リテイエラーを示し、割込み又はその他の措置を
開始できる。 前述のごとく、“キヤシユ意図を持つ読取り”
コマンドは読取りトランザクシヨンと同じフオー
マツトを有する。このコマンドはキヤシユを備え
た装置により、要求読取データがマスターのキヤ
シユに配置可能なことをスレーブに指示する。こ
のコマンドが後述の“無効化”コマンドと組合せ
て使われると、キヤシユ装置を含むシステムで顕
著な性能向上をもたらす。 インターロツク読取りトランザクシヨンも、読
取りトランザクシヨンと同じ同じフオーマツト有
する。このトランザクシヨンは共用データ構成で
使われ、プロセツサ及びその他のインテリジエン
ト装置によるデータへの専用アクセスを与える。
“インターロツク読取り”コマンドを発するスレ
ーブは、指定されたストレージ位置に対応する１
つ以上のインターロツクビツトを有する。“イン
ターロツク読取り”コマンドによつてアクセスさ
れると、スレーブはアドレスされた位置に対応す
る該当ビツトをセツトする。これによつて、その
ビツトがリセツトされ所定位置をアンロツクする
まで、以後の“インターロツク読取り”コマンド
がその位置へアクセスするのを防がれる。上記ビ
ツトは、後述する“キヤシユ意図を持つ書込マス
クアンロツク”コマンドによつて一般にリセツト
される。“インターロツク読取り”コマンドは特
に、読取り−変更−書込み動作を与えるプロセツ
サを備えたシステムにおいて、“インターロツク
読取り”コマンドを用いる調停装置が上記動作の
開始後だが終了前にデータへのアクセスから排除
されることを保証する点で有用である。インター
ロツクされている間に、“インターロツク読取り”
によつてアドレスされたスレーブが、RETRYを
発する。尚インターロツクビツトは、“インター
ロツク読取り”トランザクシヨンが有効なとき、
つまりマスターがスレーブの読取データの正しい
受信を確認したときにのみセツトされる。 書込み用トランザクシヨン 次に第４Ｂ図を参照すると、書込み用トランザ
クシヨン（“書込み”、“キヤシユ意図を持つ書込
み”、“キヤシユ意図を持つ書込みマスク”及び
“キヤシユ意図を持つ書込みマスクアンロツク”
として実行される）が詳しく示してある。コマン
ド／アドレスサイクルから始まり、カレントマス
ターがコマンド用の該当する４ビツトコードを情
報ラインＩ〔３：０〕上へ；データ伝送長を示す
２ビツトコードをデータラインＤ〔31：30〕上
へ；アドレスをデータラインＤ〔29：０〕上へそ
れぞれ置く。同時にカレントマスターは、BSY
を送出して交信バスの占拠状態を示し、又NO
ARBを取消して直後のサイクル中調停のために
データラインを利用可能なことを知らせる。 第２のサイクル中、カレントマスターはその
IDを情報ラインＩ〔３：０〕上に置く。以後のト
ランザクシヨンについて交信路の制御を求めてい
る装置が、その時データライン上にある各自の
IDと対応する１ビツトを送出する。前述のケー
スと同じく、送出は低優先順位レベルにおける調
停の場合低優先順位データラインＤ〔31：16〕の
一つで行われ、高優先順位レベルにおける調停の
場合高優先順位データラインＤ〔15：０〕で行わ
れる。この時マスターはBSYを送出し続け、又
同時にマスターと調停に参加している装置はNO
ARBを送出する。 第４Ｂ図に示した例では、第３、４サイクルが
データサイクルである。２つのデータサイクルを
図示したが、コマンド／アドレスサイクルでライ
ンＤ〔31：30〕に指示された伝送長に基き、それ
より小または大のサイクルも使える。これらのサ
イクル中、マスターによつて書込まれているデー
タがデータラインＤ〔29：０〕へ与えられる。情
報ラインＩ〔３：０〕は、トランザクシヨン中に
書込まれるべき所定のバイトを指示するためデー
タサイクル中に書込みマスクを運ぶか（“書込み
マスク”トランザクシヨンの場合）、又は“定義
されない”（“書込み”及び“キヤシユ意図を持つ
書込み”両トランザクシヨンの場合）。ラインＩ
〔３：０〕の“定義されない”状態は、それらの
ライン上のどんな情報もトランザクシヨンの目的
上各装置によつて無視されるべきことを意味して
いる。 第１データサイクルの間、カレントマスターは
BSYとNO ARBを送出し続ける。カレントマス
ターが最後のデータサイクルと見込む第４データ
サイクルの間、カレントマスターはBSYとNO
ARBの両方を取消し、交信路制御の秩序立つた
移行の準備を整える。 トランザクシヨンを延長するスレーブの能力を
示すため、第４サイクル（データ２）はスレーブ
によるSTALLの送出により遅らされたものとし
て示してある。これは例えば、その時点でスレー
ブが第２のデータワードを受入れ不能なときに行
われる。このサイクル中、スレーブはBSYとNO
ARBの両方を送出する。このトランザクシヨン
における最終データサイクルはサイクル５であ
る。このサイクルの間、マスターはデータ２を再
送信することによつて、STALLの送出に応答す
る。スレーブはCNFラインへACKを送出する一
方、BSYとNO ARBの両方を取消す。最後のデ
ータサイクルに続く２サイクルにおいて、スレー
ブはACKを送出し続け、書込データの正しい受
信を確認する。 書込み用トランザクシヨンが交信路で生じる
と、同路に接続され且つ内部キヤシユメモリを有
する装置は、書込みコマンドのアドレス範囲内の
いかなるキヤシユデータも無効化する。“キヤシ
ユ意図を持つ読取り”コマンドの場合と同じく、
“キヤシユ意図を持つ書込み”コマンドは“無効
化”コマンドと共に使われると、一定のシステム
において性能上の顕著な利点をもたらす。 書込みマスクは、１つ以上の４ビツト位置に送
出されたビツトの存在によつて、書込むべき対応
する８ビツトバイトの選択を示す４ビツトコード
である。つまりコード1001は、４バイト（32ビツ
ト）のうち（それぞれＤ〔７：０〕とＤ〔31：24〕
と対応する）第１及び第４バイトだけが書込まれ
るべきことを示している。 “キヤシユ意図を持つ書込みマスクアンロツ
ク”コマンドは“インターロツク読取り”コマン
ドと一緒に使われ、読取り−変更−書込み動作等
不可分の動作を実行する。 第４Ｂ図から明らかなごとく、書込み用トラン
ザクシヨンの間、パリテイがそのトランザクシヨ
ンの全サイクル中マスターによつて発生される。
パリテイは、コンマド／アドレス及び埋込み調停
サイクルの間は全装置で、データサイクルの間は
スレーブでチエツクされる。 無効化トランザクシヨン 無効化トランザクシヨンは、付属のキヤシユメ
モリを有するシステムによつて使われる。これは
一定条件下の装置によつて、別の装置のキヤシユ
中に存在する古いデータが使われないことを保証
するために発せられる。第４Ｃ図に示すごとく、
このトランザクシヨンのコマンド／アドレスサイ
クルで、カレントマスターは無効化コマンド情報
ラインＩ〔３：０〕へ、又無効にされるべきデー
タのスタートアドレスをデータラインＤ〔29：０〕
へ送出する。無効にすべきキヤシユメモリ中の連
続位置の数は、ラインＤ〔31：30〕上のデータ長
コードによつて指示される。コマンド／アドレス
サイクルの後に、通常の埋込み調停サイクルと、
情報が一切送られないデータサイクルとが続く。
他のマルチ応答者コマンドと同じく、指定され可
能な応答はACKとNO ACKである。 割込み及び識別トランザクシヨン 割込みトランザクシヨンを第４Ｄ図に示す。こ
のトランザクシヨンの目的は、別の措置を行うた
め現在の活動を中断する必要のあることを他の装
置（一般にはプロセツサ）へ知らせることにあ
る。割込まれた装置はIDENTコマンドに応答
し、割込みベクトルを求める。このベクトルは、
必要な措置を与えるメモリ中に格納された割込み
ルーチンのアドレスに対するポインターとなる。 割込みトランザクシヨンは、コマンド／アドレ
スサイクル、埋込み調停サイクル、及び情報が一
切送られないデータサイクルから成る。コマン
ド／アドレスサイクルの間、割込みを求めている
装置によつて、割込みコマンドコードが情報ライ
ンＩ〔３：０〕へ送出される。このサイクル中、
割込みする装置も１つ以上の割込み優先順位レベ
ルをデータラインＤ〔19：16〕へ送出し、要求さ
れている処理の緊急度を確認する。又割込み装置
も、割込み目的マスクをデータラインＤ〔15：０〕
上へ置く。このマスクが、割込みの向けられるべ
き装置を指定する。交信路上の全装置がそのマス
クを受信する。マスク中に送出されたビツトが装
置のデコーダ化IDに対応していると、その装置
が選択される。この装置は後に、識別トランザク
シヨンで応答する。 割込みで選ばれた装置は、コマンド／アドレス
サイクルから２サイクル後にACK信号を送るこ
とによつて応答する。他の全てのマルチ応答者コ
マンドと同じく、ACKとNO ACKだけが許容さ
れた応答である。 割込み用に選ばれた装置は、割込みプロセスを
完遂するため、次のトランザクシヨンで割込み要
求装置と交信することが見込まれる。従つて、各
応答装置は各割込みレベルに関するレコードを保
持し、割込みが対応レベルで受入れられたかどう
かを示す。一般にこの“レコード”は、フリツプ
フロツプ（以下割込みペンデイングフリツプフロ
ツプと呼ぶ）のフラグビツトから成る。対応する
割込みの処理が終るまで、各ビツトはセツト状態
にとどまる。 第２、３サイクルは、前述した通常の埋込み調
停サイクルと、情報は何ら送られないデータサイ
クルから成る。確認は、マルチ応答者コマンドに
とつて可能な確認コードの１つ、つまりACKか
らNO ACKによつて成される。 第４図は識別トランザクシヨンを示している。
このトランザクシヨンは、割込みトランザクシヨ
ンに応答して生ずる。コマンド／アドレスサイク
ルの間、カレントマスターが、識別コマンドコー
ドを情報ラインＩ〔３：０〕へ、又処理されるべ
き１つ以上の割込みレベルに対応したコードをデ
ータラインＤ〔19：16〕へ送出する。又、BSYも
送出して、NO ARBを取消す。その次のサイク
ルは、通常の埋込み調停サイクルである。 次のサイクルで、カテントマスターはこの時点
でデコード化された形の自らのID番号をデータ
ラインＤ〔31：16〕へ再送出する。コマンド／ア
ドレスサイクルで指定された割込みレベルで処理
を要求する各装置は、デコード化マスターIDと
先に送られていた割込み目的マスクと比較し、自
らが識別コマンドの向けられるべき装置の１つで
あるかどうかを決定する。そうと決定されると、
装置はその状態を、割込み調停サイクルに参加し
ている潜在的スレーブとして明示する。デコード
化マスター及び割込み調停両サイクルの間、中断
しているスレーブもBSYとNO ARBを送出す
る。又割込み調停サイクルの間、割込みベクトル
を送るために調停中の装置は、各自のデコード化
ID番号のデータラインＤ〔31：36〕のうち該当す
る一方へ送出する。調停は前述の方法で生じる。
つまり、最高優先順位（最低ID番号）を持つ装
置が調停に“勝ち”、スレーブとなる。次いでこ
のスレーブが、割込ベクトルをデータラインへ送
出する。このベクトルが、割込み処理ルーチンの
スタートを識別する別のベクトルを含むメモリ中
の位置を指し示す。同時に、スレーブは情報ライ
ンＩ〔３：０〕上へ、読取りトランザクシヨン中
にこれらライン上にデータ状態を読取データの状
態として示したのとほとんど同じ方法でベクトル
の状態を示すベクトル状態コードを送る。 前述のトランザクシヨンにおけるのと同様、第
１サイクルから最終見込みサイクルへのトランザ
クシヨン中BSY信号がマスターから送出される
一方、埋込み調停サイクルから最終見込みサイク
ルまでの間NO ARBが送出される。 ACK、NO ACK、STALL及びRETRYが、
識別コマンドに応答してスレーブから送出し得
る。この応答は、全てのトランザクシヨンより２
サイクル後のサイクル５で生ずる。ベクトルサイ
クルに続く２サイクルの間、マスターがACK確
認コードを送出し、トランザクシヨンの好首尾な
完了を指示する。識別コマンドのスレーブからの
アクノレジメントを受信すると、マスターは割込
みベクトルが送られた割込みレベルに対応する割
込みペンデイングフリツプフロツプをリセツトす
る。スレーブが割込みベクトルの送信に対するマ
スターのアクノレジメントを受取らないと、スレ
ーブは割込みトランザクシヨンを再送信する。 コマンド／アドレス又はデコード化マスター
IDサイクルでパリテイエラーを検知すると、そ
の装置は割込み調停サイクルに加わらない。 割込み調停サイクル中に調停に入つたが調停で
負けた装置は、割込みコマンドを再び発する必要
がある。これによつて、先に成された割込みのロ
スを防ぐ。 プロセツサ間割込みトランザクシヨン １プロセツサが１以上のプロセツサの割込みを
求めていると、単純化した形の割込みがマルチプ
ロセツサ用に与えられる。第４Ｆ図に示すプロセ
ツサ間割込みトランザクシヨンは、コマンド／ア
ドレスサイクル、埋込み調停サイクル、及び情報
が何ら送られないデータサイクルから成る。 本相互接続手段を示すための特定の実施例にお
いて、このトランザクシヨンは次の３レジスタを
使用する：つまりプロセツサ間割込みマスク、宛
先及び発信地の各レジスタ２１２，２１４，２１
６である。マスクレジスタは、プロセツサ間割込
みコマンドがそこから受取られるプロセスサを識
別するフイールドを含む。宛先レジスタは、プロ
セツサ間割込みコマンドがそこへ指し向けられる
べきプロセツサを識別するフイールドを含む。発
信地レジスタは、プロセツサによつて受信される
プロセツサ間割込みトランザクシヨンの発信地を
識別するフイールドを含む。 コマンド／アドレスサイクルの間、割込むプロ
セツサがプロセツサ間割込みコマンドコードを情
報ラインＩ〔３：０〕に送出する。同時に、その
デコード化マスターIDをデータラインＤ〔31：
16〕へ、宛先コードのデータラインＤ〔15：０〕
へ（プロセツサ間割込み宛先レジスタ等から）そ
れぞれ送出する。次の埋込み調停サイクル中、割
込みプロセツサがそのIDを情報ラインＩ〔３：
０〕へ送出し、調停が通常通り進行する。 第３サイクルの間、コマンド／アドレスサイク
ルで送出された宛先コードでアドレスされた装置
が、デコード化マスターIDをモスクレジスター
内のマスクと比較し、マスターが応答してよい装
置であるかどうかを決定する。そうなら、割込み
装置の識別を維持するため、デコード化マスター
IDはプロセツサ間割込み発信地レジスター内に
格納されるのが好ましい。これは後にプロセツサ
が、割込みトランザクシヨンで成された割込みベ
クトルを捜す際のオーバヘツドを節約する。許容
されるスレーブの確認信号は、他のマルチ応答者
コマンドと同じくACKとNO ACKである。 ストツプトランザクシヨン ストツプトランザクシヨンを第４Ｇ図に示す。
これは、所定装置がスレーブとして応答し続ける
のを許容しながら、それら装置によるトランザク
シヨンのそれ以上の発生を停止することによつ
て、故障システムの診断を容易化する。ストツプ
トランザクシヨンで選ばれた装置は、すべてのペ
ンデイングマスター状態を中断し、NO ARBを
取消さねばならない。エラー診断を容易化するた
め、かかる装置はストツプトランザクシヨンの時
点で存在するエラー状態に関連した一定の最小情
報を少くとも維持するのが好ましい。例えば、交
信路エラーレジスタ２０４（第７Ｄ図）に含まれ
た情報は、その後の解析用に維持されるのが望ま
しい。 コマンド／アドレスサイクルの間、ストツプト
ランザクシヨンを行うカレントマスターが該当コ
マンドを情報ラインＩ〔３：０〕へ、宛先マスク
をデータラインＤ〔31：０〕へ送出する。マスク
は、セツトされると停止されるべき装置を識別す
る多数のビツトか成る。コマンド／アドレスサイ
クルの後に、通常の埋込み調停サイクルと、情報
が何ら送られないデータサイクルが続く。コマン
ド／アドレスサイクル中に送られた情報は、スト
ツプトランザクシヨンで選ばれた全装置によつて
２サイクル後に確認される。 ブロードカストトランザクシヨン 第４Ｈ図に示すブロードカストトランザクシヨ
ンは、割込みトランザクシヨンのオーバヘツドコ
ストを避けながら、交信路上の各装置へ重大な出
来事を広く通知する便利な手段を与える。このト
ランザクシヨンのコマンド／アドレスサイクル
中、ブロードカストトランザクシヨンを開始する
カレントマスターが該当コードを情報ラインＩ
〔３：０〕へ、２ビツトのデータ長コードをデー
タラインＤ〔31：30〕へ送出する。同時に、宛先
マスクをデータラインＤ〔15：０〕上へ置く。こ
のマスクが同トランザクシヨンで選ばれる装置を
指定する。例えば、データライン２，３，５，
９，１２，１３及び１４に送出された“１”ビツ
トは、ブロードカストの受信のための装置２，
３，５，９，１２，１３及び１４を選ぶ。コマン
ド／アドレスサイクルの後に通常の埋込み調停サ
イクルが続き、更にその後に１つ以上のデータサ
イクルが続く。図示の目的としてのみ、２つのデ
ータサイクルが示してある。データ自体は、マス
ターよつてデータラインＤ〔31：０〕へ送出され
る。書込み用トランザクシヨンの場合と同じく、
スレーブは２サイクル後にACK又はNO ACKを
発する。 レジスター補足 第７Ａ図は、相互接続手段の本実施例に含まれ
るレジスタフアイルを示している。このフアイル
は、装置型式レジスタ２００、制御／状態レジス
タ２０２、バスエラーレジスタ２０４、エラー割
込み制御レジスタ２０６、エラーベクトルレジス
タ２０８、割込み宛先レジスタ２１０、プロセツ
サ間割込みマスタレジスタ２１２、プロセツサ間
割込み宛先レジスタ２１４、及びプロセツサ間割
込み発信レジスタ２１６を含む。これらレジスタ
は、32ビツトのレジスタ（２００，２０４等）と
16ビツトのレジスタ（２０２，２０６，２０８，
２１０，２１２，２１４，２１６等）から成る。 装置型式レジスタ２００（第７Ｂ図）におい
て、装置型式用コードがレジスタの下位半分
（DTR〔15：０〕）に格納されている。装置型式
は、システムの電源投入時か又はその後のシステ
ム初期化時にこのレジスタへ格納される。最適
化、動的な再配置及びシステム構成の目的上どん
な装置がシステムに接続されているかを求めるた
め、このレジスタはシステム中の別のエレメント
からも間合せできる。修正コードフイールド
（DTR〔31：16〕）が、装置型式レジスタの上位半
分に設けられている。 制御／状態レジスタ２０２は、装置及びそれに
取付けられた相互接続手段内における各種条件の
状態を示す多数のビツトを含む。又同レジスタ
は、交信路の制御調停で使われる情報も格納して
いる。つまり、ビツトCSR〔３：０〕はコード化
された形の装置IDを格納しており、これも電源
投入時又はその後の初期化時にレジスタへ格納さ
れる。 ビツトCSR〔５：４〕は、装置が調停に入る調
停モードを推定する。前述のごとくこのモード
は、“デユアル・ラウンド・ロビン”、固定高、固
定低及び調停不能の各モードから成る。電源投入
又はその後の初期化時に、調停モードが“デユア
ル・ラウンド・ロビン”に設定される。但しこの
モードは、システムの動作中これらビツトへ書込
むことによつて変更できる。 CSR〔７〕とCSR〔６〕は、それぞれハードエ
ラー割込み可能ビツトとソフトエラー割込み可能
ビツトである。これらはセツトされると、ハード
エラーサマリビツトCSR〔15〕又はソフトエラー
サマリビツトCSR〔14〕がそれぞれセツトされて
いれば必ず、装置が割込みトランザクシヨン（以
後エラー割込みトランザクシヨンと称す）を発生
するのを可能とする。上記後者の各ビツトは、ハ
ード又はソフトエラーがそれぞれ検知されるとセ
ツトされる。“ハード”エラーとは、システム内
のデータの完全性に影響するエラーのことで、例
えば、データ伝送中にデータラインで検知される
パリテイエラーがそうでそう。一方“ソフト”エ
ラーとは、システム内のデータの完全性に影響し
ないエラーのことで、例えば、埋込み調停サイク
ルの間に識別ラインＩ〔３：０〕上で検知された
パリテイエラーは装置による誤つた演算を生ずる
が、交信路上のデータの完全性は損わない。従つ
て、これはソフトエラーである。 書込みペンデイングアンロツクビツトCSR
〔８〕は、インターロツク読取りトランザクシヨ
ンが装置によつて首尾よく送られたが、その後の
“キヤシユ意図を持つた書込みマスクアンロツク”
コマンドがまだ送られてないことを示す。スター
トセルフテストビツトCSR〔10〕は、それがセツ
トされると、相互接続ロジツクの動作をチエツク
するセルフテストを開始する。セルフテスト状態
ビツトCSR〔11〕は、STSビツトがセツトされて
テストの支障ない完了を示す時点まで、つまりセ
ルフテストが支障なく完了するまで、リセツト状
態にとどまつている。ブローグビツトCSR〔12〕
は、装置がそのセルフテストで不良を生じたとき
セツトされる。 初期化ビツト装置〔13〕は、システムの初期化
に合わせて使われる。例えばこれは、装置が初期
化を行つている間の状態インジケータとして使わ
れる。CSR〔23：16〕は、相互接続手段の特定の
設計を指定する。ビツトCSR〔31：24〕はここで
使われない。 バスエラーレジスタ２０４は、シテテムの動作
中に各種のエラー状態を記録する。ゼロパリテイ
エラービツトBER
〔０〕、修正読取データビツト
BER〔１〕及びIDパリテイエラービツトBER
〔２〕がソフトエラービツトを記録する一方、残
りのビツトがハードエラーを記録する。ゼロパリ
テイエラービツトは、NO ARBとBSYが取消さ
れている２サイクルシーケンス中の第２サイクル
の間に正しくないパリテイ検知されるとセツトさ
れる。修正読取データビツトは、読取り用トラン
ザクシヨンに応答して修正読取りデータ状態コー
ドが受信されるとセツトされる。IDパリテイエ
ラービツトは、埋込み調停サイクルの間にコード
化マスターIDを搬送するラインＩ〔３：０〕上で
パリテイエラーが検知されるとセツトされる。 不当確認エラービツトBER〔16〕は、トランザ
クシヨン中における不当な確認コードの受信を示
す。不在アドレスビツトBER〔17〕は、読取り又
は書込みコマンドに応答してNO ACKを受信す
るとセツトされる。バスタイムアウトビツト
BER〔18〕は、相互接続の制御を支配するためペ
ンデイングマスターが所定サイクル数以上持ち続
けるとセツトされる。ここに記す実施例では、
4096サイクルのタイムアウトが使われている。
STALLタイムアウトビツトBER〔19〕は、所定
サイクル数以上応答（スレーブ）装置が応答ライ
ンCNF〔２：０〕上にSTALLを送出するとセツ
トされる。本実施例において、遅れのタイムアウ
トは128サイクル後に生ずる。RETRYタイムア
ウトビツトBER〔20〕は、カレントマスターが交
信中のスレーブから所定数の連続するRETRY応
答を受取るとセツトされる。本実施例において、
このタイムアウトは128個の連続するRETRY応
答に対してセツトされる。 読取データ代用ビツトBER〔21〕は、読取り用
又は識別トランザクシヨン中に読取データ代用又
は修正状態コードを含むデータ状態が受信され且
つこのサイクル中にパリテイエラー存在しないと
セツトされる。スレーブパリテイエラービツト
BER〔22〕は、書込み用又はブロードカストトラ
ンザクシヨンのデータサイクル中にスレーブが交
信路上でパリテイエラーを検知するとセツトされ
る。コマンドパリテイエラービツトBER〔23〕
は、コマンド／アドレスサイクル中にパリテイエ
ラーが検知されるとセツトされる。 識別ベクトルエラービツトBER〔24〕は、マス
ター識別トランザクシヨンからのACK以外の確
認コードを受信したスレーブによつてセツトされ
る。発信側故障中ビツトBER〔25〕は、SPE、
MPE、CPE又はIPEビツトの設定を生ずるサイ
クル中に装置がデータ及び情報ライン（埋込み調
停中は情報ラインだけ）へ情報を送出し続けてい
るとセツトされる。インターロツクシーケンスエ
ラービツトBER〔26〕は、対応するインターロツ
ク読取りトランザクシヨンを先に送らずに、マス
ターが書込みアンロツクトランザクシヨンを送つ
た場合にセツトされる。マスターパリテイエラー
ビツトBER〔27〕は、ラインCNF〔２：０〕上に
ACKを有するデータサイクル中にマスターがパ
リテイエラーを検知するとセツトされる。制御送
信エラービツトBER〔28〕は、装置がNO ARB、
BSY又はCNFの各ラインへ送出を試みている時、
それらのライン上で取消し状態を検知するとセツ
トされる。最後に、マスター送信チエツクエラー
ビツトBER〔29〕は、マスターがデータ、情報又
はパリテイの各ラインへ送出し続けているデータ
がこれらのライン上に現在あるデータと一致しな
い場合にセツトされる。但し、埋込み調停中にお
けるマスターIDの送出はチエツクされない。 次に第７Ｅ図を参照すると、エラー割込み制御
レジスタ２０６の構成が詳しく示してある。バス
エラーレジスタに１ビツトがセツトされ且つ該当
するエラー割込み可能ビツトが制御／状態レジス
タにセツトされらか、又はフオースビツトがエラ
ー割込み制御レジスタにセツトされると、エラー
割込みが生ずる。ビツトEICR〔13：２〕はエラー
割込みベクトルを含む。フオースビツトEICR
〔20〕がセツトされると、相互接続手段がビツト
EICR〔19：16〕で指定されたレベルでエラー割込
みトランザクシヨンを生ずる。送りビツトEICR
〔21〕は、エラー割込みが送られた後セツトされ
る。これがセツトされると、このレジスタによる
それ以上の割込み発生が防がれる。このビツト
は、エラー割込みに関する割込み調停が終るとリ
セツトされる。割込み完了ビツトEICR〔23〕は、
エラー割込みベクトルが首尾よく送られるとセツ
トされる。 割込み中止ビツトEICR〔24〕は、エラー割込み
トランザクシヨンが首尾よくいかないとセツトさ
れる。 第７Ｆ図を参照すると、割込み宛先レジスタ２
１０は、前述のごとく発せられた割込みコマンド
によつてどの装置が選ばれるべきかを指定する割
込み宛先フイールドIDR〔15：０〕を含む。 プロセツサ間割込みマスクレジスタ２１２を第
７Ｇ図に示す。このレジスタは、プロセツサ間割
込みがそこから受取られる装置を指定するマスク
フイールドIIMR〔31：16〕を含む。同じく、プ
ロセツサ間割込み宛先レジスタ２１４は、プロセ
ツサ間割込みコマンドが指し向けられるべき装置
を指定する宛先フイールドIIDR〔15：０〕を含
む。最後にプロセツサ間割込み発信元レジスタ２
１６は、発信装置のIDがそのプロセツサ間割込
みマスクレジスタ中のビツトと一致するとして、
プロセツサ間割込みコマンドを送る装置のデコー
ド化IDを格納する発信元識別フイールドIISR
〔31：16〕を含む。 ２ 調停ロジツクの更に明細な説明 第８図は、ここに記す発明に基いた優先順位調
停ロジツクを示すブロツク／ラインダイアグラム
である。議論を解り易くするため、ロジツクは正
のロジツクとして、つまり各信号が“高”かさも
なければ存在しないで、入力が存在し、出力が発
生されているものとして示す。交信路上の信号は
実際は負のロジツク、つまり“低”のとき存在す
るので、各信号は第８図のロジツクへ入る前にイ
ンバータに通されたものと見なされるべきであ
る。 サイクル制御器３００がライン７８中の制御ラ
イン９０，９２からNO ARBとBSY信号をそれ
ぞれ受信し、又ローカルクロツク信号TCLK、
RCLKも受信する。これらの信号は、トランザク
シヨンのスタートを決定するのに使われる。特
に、NO ARBが送出されたサイクルに続くBSY
の送出を検知することによつてコマンド／アドレ
スサイクルにおける検知に応答して、制御器３０
０は遅延信号IARBを発生し、埋込み調停サイク
ルを決定する。又制御器は、埋込み調停サイクル
の継続中に送出（つまり低）された調停サイクル
を区切るのに使われる信号ARB（第７Ａでは
“Arb”）も発生する。 トランザクシヨンを実行するためバスライン７
８へのアクセスを求める装置は、バスライン７８
のデータライン８２を構成する２グループのライ
ンの一方における各自のID番号に対応した単一
ラインの専用を主張する。特に装置は、高優先順
位レベルでの調停に入るならライン中高優先順位
グループＤ〔15：０〕の中の単一ラインを専用し、
又低優先順位レベルでの調停に入るならライン中
低優先順位グループＤ〔31：16〕の中の単一ライ
ンを専用する。装置のID番号がIDレジスタ３０
２からのこれらラインに与えられる。このレジス
ターは制御／状態レジスタ（第７Ｃ図）のビツト
CSR〔３：０〕と同じか、又はそのレジスターか
ら格納されるか、又は電源投入時の装置のIDプ
ラグから格納される別のレジスタから成る。レジ
スタ３０２の実施態様に関わりなく、これは対象
装置のID番号を示す４ビツトコードを含む。 レジスタ３０２の出力は４：16デコーダ３０４
に与えられ、これが４ビツトコード（“コード化”
ID）をライン３０６へ加えられる16中の１コー
ド（“デコード化”ID）へ変換する。これらライ
ン３０６はマルチプレクサ３０８へ導かれ、マル
チプレクサは更にライン３０６、をエネーブル入
力端３１０に加わるエネーブル信号の状態に応じ
て高又は低優先順位データラインのグループへ接
続する。エネーブル入力３１０は、モード選択３
１２と比較器３１４によりANDゲート３１６，
３１８、ORゲート３２０，３２２を介して駆動
される。モード選択レジスタ３１２は、調停が主
ずべきモードを指定する。現在与えられるよう
に、このモードは、４つのモード、すなわち、固
定高優先順位における調停、固定低優先順位にお
ける調停、“デユアル・ラウンド・ロビン”ベー
スによる調停、又は“調停不能”のうちの１つで
ある。これらのモードを選択するには２ビツトコ
ードが適している。これらのビツトは、制御／状
態レジスタのビツトCSR〔５：４〕（第７Ｃ図）
に格納される。従つて、レジスタ３１２は制御／
状態レジスタのそれらのビツトで構成されてもよ
いし、又はそのレジスターの上記ビツトから格納
されてもよい。 ２：４デコーダ３２４が（コード化された）２
ビツトのバイナリ表示を（デコードされた）４中
１の表示へ変換し、これが１つ以上のゲート３１
６，３１８，３２０及び３２２へ加えられる。ラ
ンイ３２６，３２８，３３０及び３３２は、デコ
ーダ３２４の出力がそれぞれ；調停が生じないこ
と（“調停不能”）；固定低優先順位で調停が生じ
ること（“FL”）；固定高優先順位で調停が生じる
こと（“FH”）；又は“デユアル・ラウンド・ロ
ビン”ベースが調停が生じること（“RR”）を示
したときに付勢される。ライン３２６が付勢され
ると、ドライバ３３４を消勢し、装置IDのデー
タライン８２への送信を防ぐ。これが生じると、
装置はいずれの調停にも加われない。ライン３２
８が付勢されると、ORゲート３２２を介してマ
ルチプレクサ３０８の低優先順位３１０ｂをエネ
ーブルし、ライン３０６中の１つに与えられた優
先順位送出信号をマルチプレクサの入力において
低優先順位データラインＤ〔31：16〕の１つへ切
換える。同様に、ライン３３０が付勢されると、
マルチプレクサ３０８の入力３１０ａをエネーブ
ルし、ライン３０６の所定の１つをデータライン
８２中の高優先順位データラインＤ〔15：０〕へ
切換える。 “デユアル・ラウンド・ロビン”モードでの調
停は、装置のID番号と直前トランザクシヨンに
おけるカレントマスターのID番号との比較を必
要とする。これは、入力ゲート３４８を介し
IARBとRCLOCKでクロツクされる受信レジス
タ３４０によつて行われる。 比較器３１４が、それ自身の装置（つまり比較
器が含まれている装置）のIDを先行マスターの
IDと比較する。装置のIDが先行マスターのID以
下だと、比較器３１４はライン３１５を付勢し、
マルチプレクサ３０８の入力３１０ｂをエネーブ
ルして、その装置の調停を低優先順位のデータラ
イン上で確立する。一方、装置のIDが先行マス
ターのIDより大きいと、比較器３１４はライン
３１７を付勢し、ゲート３１８，３２２を介して
マルチプレクサ３０８の入力３１０ａをエネーブ
ルし、この装置の調停をデータライン８２中の高
優先順位ライン上で確立する。 第８図は、ある装置が調停に“勝つた”と決定
される方法も示している。すなわち相互接続手段
中の優先順位決定装置３８０が調停の勝ち／負け
結果を決定する。受信ドライバ３４１が、サイク
ル制御器３００からのARB信号送出によつてエ
ネーブルされると、データライン７８から調停サ
イクルビツトパターンを受取る。ドライバ３４１
の出力は、16ライングループＤ〔15：０〕、高優先
順位セツトＤ〔31：16〕及び低優先順位セツト分
割される。ラインＤ〔15：０〕とＤ〔31：16〕はそ
れぞれ、優先順位エンコーダ３７０，３７２へ入
力される。隠優先順位エンコーダは、16ビツトの
入力パターン中最高優先順位レベルを送出してい
る装置のｋコード化IDを決定する回路を含み、
調停サイクル間その結果をライン３６２へ出力す
る。 マルチプレクサ３６７は次のようにエネーブル
される。信号３６４は“Ｏ DETECT”で、こ
れは調停サイクルの間Ｄ〔15：０〕に送出される
べきビツトがエンコーダ３７０で検知されないと
生ずる。信号３６４の送出は、入力３６２ａのビ
ツトパターンを３６８へ導く。一方、信号３６４
の取消しは入力３６２ｂのビツトパターンを３６
８へ出力する。これによつて比較器３６６がエネ
ーブルされ、装置自身のIDだけを最高優先順位
のIDと比較する。 そして比較器３６６の出力WOR ARBが次の
ように送出される： ID368＝当装置のID WON ARBは、比較器３６６の入力がその他
どんな状態の場合にも取消される。従つて、最高
優先順位を持と判断された１又は複数の装置だけ
が、その相互接続制御器内で“調停勝利”信号を
発生する。この信号が発生されると、その装置は
次のサイクルでペンデイングマスターの状態を取
り、カレントマスターとして次のトランザクシヨ
ンの制御を支配するまでその状態を保つ。 効 果 以上から、交信路等限定された装備の制御をそ
れぞれ求める一群の装置に優先順位を効率的に割
当てるためのシステムが得られたことが明らかで
あろう。システム中の各装置は、固定優先順位や
“デユアル・ラウンド・ロビン”モードを含め、
異つた優先順位モードで動作し得る。これらのモ
ードは、システム全体の性能を最適化するため、
オペレーテイングシステム又は装置自身によつて
変更可能である。極て、極めて多様的なシステム
が得られる。 又、各装置は、交信路に接続されている装置又
はその制御を求めている装置の総数に関係なく、
交通路の制御許容されるのかどうか及びそれがい
つなのかを自ら決定でき、交信路におけるその物
理的配置は制限されない。これは、すでに交信路
へ接続されている装置を変更したり、交信路その
ものを変更する必要なく、装置の交信路への追加
又は除去を可能とする。 更に本システムは、必要な調停を行うのに、他
の目的のために設けられた以外１本の追加ライン
しか必要とせず、従つて現在の技術により単一集
積回路上で相互接続手段を実現するのを容易化す
る。この結果、相互に接続されてデジタルコンピ
ユータシステムを形成するコンピユータ装置間で
の交信を制御するための極めて経済的な制御機構
が得られる。
BER〔１〕及びIDパリテイエラービツトBER
〔２〕がソフトエラービツトを記録する一方、残
りのビツトがハードエラーを記録する。ゼロパリ
テイエラービツトは、NO ARBとBSYが取消さ
れている２サイクルシーケンス中の第２サイクル
の間に正しくないパリテイ検知されるとセツトさ
れる。修正読取データビツトは、読取り用トラン
ザクシヨンに応答して修正読取りデータ状態コー
ドが受信されるとセツトされる。IDパリテイエ
ラービツトは、埋込み調停サイクルの間にコード
化マスターIDを搬送するラインＩ〔３：０〕上で
パリテイエラーが検知されるとセツトされる。 不当確認エラービツトBER〔16〕は、トランザ
クシヨン中における不当な確認コードの受信を示
す。不在アドレスビツトBER〔17〕は、読取り又
は書込みコマンドに応答してNO ACKを受信す
るとセツトされる。バスタイムアウトビツト
BER〔18〕は、相互接続の制御を支配するためペ
ンデイングマスターが所定サイクル数以上持ち続
けるとセツトされる。ここに記す実施例では、
4096サイクルのタイムアウトが使われている。
STALLタイムアウトビツトBER〔19〕は、所定
サイクル数以上応答（スレーブ）装置が応答ライ
ンCNF〔２：０〕上にSTALLを送出するとセツ
トされる。本実施例において、遅れのタイムアウ
トは128サイクル後に生ずる。RETRYタイムア
ウトビツトBER〔20〕は、カレントマスターが交
信中のスレーブから所定数の連続するRETRY応
答を受取るとセツトされる。本実施例において、
このタイムアウトは128個の連続するRETRY応
答に対してセツトされる。 読取データ代用ビツトBER〔21〕は、読取り用
又は識別トランザクシヨン中に読取データ代用又
は修正状態コードを含むデータ状態が受信され且
つこのサイクル中にパリテイエラー存在しないと
セツトされる。スレーブパリテイエラービツト
BER〔22〕は、書込み用又はブロードカストトラ
ンザクシヨンのデータサイクル中にスレーブが交
信路上でパリテイエラーを検知するとセツトされ
る。コマンドパリテイエラービツトBER〔23〕
は、コマンド／アドレスサイクル中にパリテイエ
ラーが検知されるとセツトされる。 識別ベクトルエラービツトBER〔24〕は、マス
ター識別トランザクシヨンからのACK以外の確
認コードを受信したスレーブによつてセツトされ
る。発信側故障中ビツトBER〔25〕は、SPE、
MPE、CPE又はIPEビツトの設定を生ずるサイ
クル中に装置がデータ及び情報ライン（埋込み調
停中は情報ラインだけ）へ情報を送出し続けてい
るとセツトされる。インターロツクシーケンスエ
ラービツトBER〔26〕は、対応するインターロツ
ク読取りトランザクシヨンを先に送らずに、マス
ターが書込みアンロツクトランザクシヨンを送つ
た場合にセツトされる。マスターパリテイエラー
ビツトBER〔27〕は、ラインCNF〔２：０〕上に
ACKを有するデータサイクル中にマスターがパ
リテイエラーを検知するとセツトされる。制御送
信エラービツトBER〔28〕は、装置がNO ARB、
BSY又はCNFの各ラインへ送出を試みている時、
それらのライン上で取消し状態を検知するとセツ
トされる。最後に、マスター送信チエツクエラー
ビツトBER〔29〕は、マスターがデータ、情報又
はパリテイの各ラインへ送出し続けているデータ
がこれらのライン上に現在あるデータと一致しな
い場合にセツトされる。但し、埋込み調停中にお
けるマスターIDの送出はチエツクされない。 次に第７Ｅ図を参照すると、エラー割込み制御
レジスタ２０６の構成が詳しく示してある。バス
エラーレジスタに１ビツトがセツトされ且つ該当
するエラー割込み可能ビツトが制御／状態レジス
タにセツトされらか、又はフオースビツトがエラ
ー割込み制御レジスタにセツトされると、エラー
割込みが生ずる。ビツトEICR〔13：２〕はエラー
割込みベクトルを含む。フオースビツトEICR
〔20〕がセツトされると、相互接続手段がビツト
EICR〔19：16〕で指定されたレベルでエラー割込
みトランザクシヨンを生ずる。送りビツトEICR
〔21〕は、エラー割込みが送られた後セツトされ
る。これがセツトされると、このレジスタによる
それ以上の割込み発生が防がれる。このビツト
は、エラー割込みに関する割込み調停が終るとリ
セツトされる。割込み完了ビツトEICR〔23〕は、
エラー割込みベクトルが首尾よく送られるとセツ
トされる。 割込み中止ビツトEICR〔24〕は、エラー割込み
トランザクシヨンが首尾よくいかないとセツトさ
れる。 第７Ｆ図を参照すると、割込み宛先レジスタ２
１０は、前述のごとく発せられた割込みコマンド
によつてどの装置が選ばれるべきかを指定する割
込み宛先フイールドIDR〔15：０〕を含む。 プロセツサ間割込みマスクレジスタ２１２を第
７Ｇ図に示す。このレジスタは、プロセツサ間割
込みがそこから受取られる装置を指定するマスク
フイールドIIMR〔31：16〕を含む。同じく、プ
ロセツサ間割込み宛先レジスタ２１４は、プロセ
ツサ間割込みコマンドが指し向けられるべき装置
を指定する宛先フイールドIIDR〔15：０〕を含
む。最後にプロセツサ間割込み発信元レジスタ２
１６は、発信装置のIDがそのプロセツサ間割込
みマスクレジスタ中のビツトと一致するとして、
プロセツサ間割込みコマンドを送る装置のデコー
ド化IDを格納する発信元識別フイールドIISR
〔31：16〕を含む。 ２ 調停ロジツクの更に明細な説明 第８図は、ここに記す発明に基いた優先順位調
停ロジツクを示すブロツク／ラインダイアグラム
である。議論を解り易くするため、ロジツクは正
のロジツクとして、つまり各信号が“高”かさも
なければ存在しないで、入力が存在し、出力が発
生されているものとして示す。交信路上の信号は
実際は負のロジツク、つまり“低”のとき存在す
るので、各信号は第８図のロジツクへ入る前にイ
ンバータに通されたものと見なされるべきであ
る。 サイクル制御器３００がライン７８中の制御ラ
イン９０，９２からNO ARBとBSY信号をそれ
ぞれ受信し、又ローカルクロツク信号TCLK、
RCLKも受信する。これらの信号は、トランザク
シヨンのスタートを決定するのに使われる。特
に、NO ARBが送出されたサイクルに続くBSY
の送出を検知することによつてコマンド／アドレ
スサイクルにおける検知に応答して、制御器３０
０は遅延信号IARBを発生し、埋込み調停サイク
ルを決定する。又制御器は、埋込み調停サイクル
の継続中に送出（つまり低）された調停サイクル
を区切るのに使われる信号ARB（第７Ａでは
“Arb”）も発生する。 トランザクシヨンを実行するためバスライン７
８へのアクセスを求める装置は、バスライン７８
のデータライン８２を構成する２グループのライ
ンの一方における各自のID番号に対応した単一
ラインの専用を主張する。特に装置は、高優先順
位レベルでの調停に入るならライン中高優先順位
グループＤ〔15：０〕の中の単一ラインを専用し、
又低優先順位レベルでの調停に入るならライン中
低優先順位グループＤ〔31：16〕の中の単一ライ
ンを専用する。装置のID番号がIDレジスタ３０
２からのこれらラインに与えられる。このレジス
ターは制御／状態レジスタ（第７Ｃ図）のビツト
CSR〔３：０〕と同じか、又はそのレジスターか
ら格納されるか、又は電源投入時の装置のIDプ
ラグから格納される別のレジスタから成る。レジ
スタ３０２の実施態様に関わりなく、これは対象
装置のID番号を示す４ビツトコードを含む。 レジスタ３０２の出力は４：16デコーダ３０４
に与えられ、これが４ビツトコード（“コード化”
ID）をライン３０６へ加えられる16中の１コー
ド（“デコード化”ID）へ変換する。これらライ
ン３０６はマルチプレクサ３０８へ導かれ、マル
チプレクサは更にライン３０６、をエネーブル入
力端３１０に加わるエネーブル信号の状態に応じ
て高又は低優先順位データラインのグループへ接
続する。エネーブル入力３１０は、モード選択３
１２と比較器３１４によりANDゲート３１６，
３１８、ORゲート３２０，３２２を介して駆動
される。モード選択レジスタ３１２は、調停が主
ずべきモードを指定する。現在与えられるよう
に、このモードは、４つのモード、すなわち、固
定高優先順位における調停、固定低優先順位にお
ける調停、“デユアル・ラウンド・ロビン”ベー
スによる調停、又は“調停不能”のうちの１つで
ある。これらのモードを選択するには２ビツトコ
ードが適している。これらのビツトは、制御／状
態レジスタのビツトCSR〔５：４〕（第７Ｃ図）
に格納される。従つて、レジスタ３１２は制御／
状態レジスタのそれらのビツトで構成されてもよ
いし、又はそのレジスターの上記ビツトから格納
されてもよい。 ２：４デコーダ３２４が（コード化された）２
ビツトのバイナリ表示を（デコードされた）４中
１の表示へ変換し、これが１つ以上のゲート３１
６，３１８，３２０及び３２２へ加えられる。ラ
ンイ３２６，３２８，３３０及び３３２は、デコ
ーダ３２４の出力がそれぞれ；調停が生じないこ
と（“調停不能”）；固定低優先順位で調停が生じ
ること（“FL”）；固定高優先順位で調停が生じる
こと（“FH”）；又は“デユアル・ラウンド・ロ
ビン”ベースが調停が生じること（“RR”）を示
したときに付勢される。ライン３２６が付勢され
ると、ドライバ３３４を消勢し、装置IDのデー
タライン８２への送信を防ぐ。これが生じると、
装置はいずれの調停にも加われない。ライン３２
８が付勢されると、ORゲート３２２を介してマ
ルチプレクサ３０８の低優先順位３１０ｂをエネ
ーブルし、ライン３０６中の１つに与えられた優
先順位送出信号をマルチプレクサの入力において
低優先順位データラインＤ〔31：16〕の１つへ切
換える。同様に、ライン３３０が付勢されると、
マルチプレクサ３０８の入力３１０ａをエネーブ
ルし、ライン３０６の所定の１つをデータライン
８２中の高優先順位データラインＤ〔15：０〕へ
切換える。 “デユアル・ラウンド・ロビン”モードでの調
停は、装置のID番号と直前トランザクシヨンに
おけるカレントマスターのID番号との比較を必
要とする。これは、入力ゲート３４８を介し
IARBとRCLOCKでクロツクされる受信レジス
タ３４０によつて行われる。 比較器３１４が、それ自身の装置（つまり比較
器が含まれている装置）のIDを先行マスターの
IDと比較する。装置のIDが先行マスターのID以
下だと、比較器３１４はライン３１５を付勢し、
マルチプレクサ３０８の入力３１０ｂをエネーブ
ルして、その装置の調停を低優先順位のデータラ
イン上で確立する。一方、装置のIDが先行マス
ターのIDより大きいと、比較器３１４はライン
３１７を付勢し、ゲート３１８，３２２を介して
マルチプレクサ３０８の入力３１０ａをエネーブ
ルし、この装置の調停をデータライン８２中の高
優先順位ライン上で確立する。 第８図は、ある装置が調停に“勝つた”と決定
される方法も示している。すなわち相互接続手段
中の優先順位決定装置３８０が調停の勝ち／負け
結果を決定する。受信ドライバ３４１が、サイク
ル制御器３００からのARB信号送出によつてエ
ネーブルされると、データライン７８から調停サ
イクルビツトパターンを受取る。ドライバ３４１
の出力は、16ライングループＤ〔15：０〕、高優先
順位セツトＤ〔31：16〕及び低優先順位セツト分
割される。ラインＤ〔15：０〕とＤ〔31：16〕はそ
れぞれ、優先順位エンコーダ３７０，３７２へ入
力される。隠優先順位エンコーダは、16ビツトの
入力パターン中最高優先順位レベルを送出してい
る装置のｋコード化IDを決定する回路を含み、
調停サイクル間その結果をライン３６２へ出力す
る。 マルチプレクサ３６７は次のようにエネーブル
される。信号３６４は“Ｏ DETECT”で、こ
れは調停サイクルの間Ｄ〔15：０〕に送出される
べきビツトがエンコーダ３７０で検知されないと
生ずる。信号３６４の送出は、入力３６２ａのビ
ツトパターンを３６８へ導く。一方、信号３６４
の取消しは入力３６２ｂのビツトパターンを３６
８へ出力する。これによつて比較器３６６がエネ
ーブルされ、装置自身のIDだけを最高優先順位
のIDと比較する。 そして比較器３６６の出力WOR ARBが次の
ように送出される： ID368＝当装置のID WON ARBは、比較器３６６の入力がその他
どんな状態の場合にも取消される。従つて、最高
優先順位を持と判断された１又は複数の装置だけ
が、その相互接続制御器内で“調停勝利”信号を
発生する。この信号が発生されると、その装置は
次のサイクルでペンデイングマスターの状態を取
り、カレントマスターとして次のトランザクシヨ
ンの制御を支配するまでその状態を保つ。 効 果 以上から、交信路等限定された装備の制御をそ
れぞれ求める一群の装置に優先順位を効率的に割
当てるためのシステムが得られたことが明らかで
あろう。システム中の各装置は、固定優先順位や
“デユアル・ラウンド・ロビン”モードを含め、
異つた優先順位モードで動作し得る。これらのモ
ードは、システム全体の性能を最適化するため、
オペレーテイングシステム又は装置自身によつて
変更可能である。極て、極めて多様的なシステム
が得られる。 又、各装置は、交信路に接続されている装置又
はその制御を求めている装置の総数に関係なく、
交通路の制御許容されるのかどうか及びそれがい
つなのかを自ら決定でき、交信路におけるその物
理的配置は制限されない。これは、すでに交信路
へ接続されている装置を変更したり、交信路その
ものを変更する必要なく、装置の交信路への追加
又は除去を可能とする。 更に本システムは、必要な調停を行うのに、他
の目的のために設けられた以外１本の追加ライン
しか必要とせず、従つて現在の技術により単一集
積回路上で相互接続手段を実現するのを容易化す
る。この結果、相互に接続されてデジタルコンピ
ユータシステムを形成するコンピユータ装置間で
の交信を制御するための極めて経済的な制御機構
が得られる。
第１Ａ〜１Ｃ図はここに記す相互接続手段で実
施される各種プロセツサ及び装置構成のブロツ
ク／ラインダイアグラム；第２図は相互接続手段
の信号構成を示す；第３Ａ〜３Ｃ図は相互接続手
段の特定実施例で使われる各種のタイミング信
号、ローカルタイミング信号が発生される方法、
及び相互接続手段に接続された装置間での“トラ
ンザクシヨン”決定におけるそれらの信号の使わ
れ方を示す；第３Ｄ図は調停機能のシーケンスを
示す；第３Ｅ図はBSYとNO ARBのシーケンス
を示す；第４Ａ〜４Ｈ図は相互接続手段で使われ
る各トランザクシヨンの構造を示すテーブル；第
５Ａ図は相互接続手段のコマンドコードを要約し
て示すテーブル、第５Ｂ図は相互接続手段のデー
タ状況コードを要約して示すテーブル；第５Ｃ図
は相互接続手段のデータ長コードの要約図；第６
図は応答コード要約のテーブル；第７Ａ〜７Ｉ図
は相互接続手段で使われる基本レジスタセツトの
ダイヤグラムで、各レジスタ内における各種ビツ
トの特定使用例を示す図；及び第８図は相互接続
手段の調停機能を実施するためのロジツク回路を
示すブロツク／ラインダイアグラムである。
施される各種プロセツサ及び装置構成のブロツ
ク／ラインダイアグラム；第２図は相互接続手段
の信号構成を示す；第３Ａ〜３Ｃ図は相互接続手
段の特定実施例で使われる各種のタイミング信
号、ローカルタイミング信号が発生される方法、
及び相互接続手段に接続された装置間での“トラ
ンザクシヨン”決定におけるそれらの信号の使わ
れ方を示す；第３Ｄ図は調停機能のシーケンスを
示す；第３Ｅ図はBSYとNO ARBのシーケンス
を示す；第４Ａ〜４Ｈ図は相互接続手段で使われ
る各トランザクシヨンの構造を示すテーブル；第
５Ａ図は相互接続手段のコマンドコードを要約し
て示すテーブル、第５Ｂ図は相互接続手段のデー
タ状況コードを要約して示すテーブル；第５Ｃ図
は相互接続手段のデータ長コードの要約図；第６
図は応答コード要約のテーブル；第７Ａ〜７Ｉ図
は相互接続手段で使われる基本レジスタセツトの
ダイヤグラムで、各レジスタ内における各種ビツ
トの特定使用例を示す図；及び第８図は相互接続
手段の調停機能を実施するためのロジツク回路を
示すブロツク／ラインダイアグラムである。
Claims (1)
- 【特許請求の範囲】 １ 非ペンデイング・バスへの装置に通信インタ
ーフエースを与えるためその装置内の相互接続回
路であつて、前記装置が、固有の識別番号を有
し、そして要求信号がビジイ（busy）ラインを
主張することによつて送出されて前記バスへのア
クセスを得るとき、処理を開始し、このバスは、
複数の情報ライン、複数のデータライン、非調停
ライン、及び前記ビジイ・ラインを含んでおり、
そして各処理がコマンド／アドレス・サイクル
と、その後の埋込み調停サイクルと、更にその後
の少なくとも１つのデータ・サイクルとを有する
前記相互接続回路において、 前記非調停ライン及び前記ビジイ・ラインに結
合されていて、前記非調停ラインの非送出に応答
して前記埋込み調停サイクルがいつ発生するかを
指示する制御手段と、 前記制御手段に結合されていて、前記埋込み調
停サイクル中前記装置に相当する２つのデータラ
インのうちの１つ主張する駆動手段と、 前記データラインに結合されていて、獲得した
調停信号を送出して前記装置が前記埋込み調停サ
イクル中最高優先順位を有していたことを指示す
る優先順位決定手段とを備え、現在の処理中前記
バスにアクセスする以前の装置によつて前記ビジ
イ・ラインが主張されない後、後のサイクル中前
記獲得した調停信号の送出によつて前記装置が前
記ビジイ・ラインを主張し、 更に、前記情報ラインに結合されていて、前記
埋込み調停サイクル中前記情報ラインに存在する
以前の装置の識別番号と前記装置の識別番号とを
比較し、かつ、処理を開始しようとする装置の識
別番号が以前の装置の識別番号より大きいかどう
かにより、第１の状態か又は第２の状態のいずれ
かに指示器を設定する受信レジスタ手段と、 前記受信レジスタ手段に応答し、そして前記駆
動手段に結合されていて、前記指示器が第１の状
態にあるとき、次の処理の埋込み調停サイクル中
前記装置に相当する低優先順位データラインを主
張し、かつ、前記指示器が第２の状態にあると
き、次の処理の埋込み調停サイクル中前記装置に
相当する高優先順位データラインを主張するスイ
ツチング手段とを備え、前記装置が、可変優先順
位を有し、デユアル・カウント デユアル・ラウ
ンド ロビン アルゴリズムにより前記バスへの
アクセスを与えられていることを特徴とする相互
接続回路。 ２ 非ペンデイング・バスに接続されメモリと固
有の識別番号とを有する装置であつて、前記装置
は、ビジイ（busy）ラインを主張することによ
つてエラー割り込み処理を開始して前記バスへの
アクセスを得て、このバスは、複数の情報ライ
ン、複数のデータライン、非調停ライン、及び前
記ビジイ・ラインを含んでおり、そして各処理が
コマンド／アドレス・サイクルと、その後の埋込
み調停サイクルと、更にその後の少なくとも１つ
のデータ・サイクルとを有する前記装置におい
て、 前記装置がエラー割り込み処理を開始しようと
するときに要求信号を送出する手段と、 前記非調停ライン及び前記ビジイ・ラインに結
合されていて、前記要求信号の送出及び前記非調
停ラインの非送出に応答して前記埋込み調停サイ
クルがいつ発生するかを指示する制御手段と、 前記制御手段に結合されていて、前記埋込み調
停サイクル中前記装置に相当する２つのデータラ
インのうちの１つ主張する駆動手段と、 前記データラインに結合されていて、獲得した
調停信号を送出して前記装置が前記埋込み調停サ
イクル中最高優先順位を有していたことを指示す
る優先順位決定手段とを備え、現在の処理中前記
バスにアクセスする以前の装置によつて前記ビジ
イ・ラインが主張されない後、後のサイクル中前
記獲得した調停信号の送出によつて前記装置が前
記ビジイ・ラインを主張し、 更に、前記情報ラインに結合されていて、前記
埋込み調停サイクル中前記情報ラインに存在する
以前の装置の識別番号と前記装置の識別番号とを
比較し、かつ、処理を開始しようとする装置の識
別番号が以前の装置の識別番号より大きいかどう
かにより、第１の状態か又は第２の状態のいずれ
かに指示器を設定する受信レジスタ手段と、 前記受信レジスタ手段に応答し、そして前記駆
動手段に結合されていて、前記指示器が第１の状
態にあるとき、次の処理の埋込み調停サイクル中
前記装置に相当する低優先順位データラインを主
張し、かつ、前記指示器が第２の状態にあると
き、次の処理の埋込み調停サイクル中前記装置に
相当する高優先順位データラインを主張するスイ
ツチング手段とを備え、前記装置が、可変優先順
位を有し、デユアル・カウント デユアル・ラウ
ンド ロビン アルゴリズムにより前記バスへの
アクセスを与えられていることを特徴とする装
置。 ３ 複数のデータライン、情報ライン、及び制御
ラインを含むバスへアクセスするように調停する
固有の識別番号を有する装置による方法におい
て、 前記装置が前記バスへのアクセスを得ようとす
るときに要求信号を送出し、 前記制御ラインを監視して調停サイクルがいつ
発生するかを決定し、 最初の調停サイクルの間前記情報ラインを監視
して、その最初の調停サイクルの間バスのマスタ
ーの識別番号を決定し、 前記最初の調停サイクルの間バスのマスターの
識別番号が前記装置の識別番号より高、又は低優
先順位であるかどうかを決定し、 前記要求信号が送出されそして前記最初の調停
サイクルの間バスのマスターの識別番号が高優先
順位であるとき、前記最初の調停サイクルの後の
現在の調停サイクルの間前記装置に固有に相当す
る高優先順位データラインを主張し、 前記要求信号が送出されそして前記最初の調停
サイクルの間バスのマスターの識別番号が低優先
順位であるとき、現在の調停サイクルの間前記装
置に固有に相当する低優先順位データラインを主
張し、 現在の調停サイクルの間前記データラインを監
視して、前記装置によつて主張されたデータライ
ンが他のどんな主張されたデータラインの優先順
位よりも高い優先順位であるかどうかを決定し、 現在の調停サイクルの後に制御ラインを主張
し、現在の調停サイクルの間前記装置によつて主
張されたデータラインが他のどんな主張されたデ
ータラインの優先順位よりも高い優先順位である
とき前記バスへのアクセスを得、 前記装置がデユアル・カウント デユアル・ラ
ウンド ロビン アルゴリズムにより調停し、こ
のアルゴリズムにおいて、現在の調停サイクルの
間前記装置によつて主張されたデータラインの優
先順位が、現在の調停サイクルの間のバスのマス
ターの識別番号よりも最初の調停サイクルの間の
バスのマスターの識別番号に依存することを特徴
とする方法。 ４ 複数のデータライン、情報ライン、応答ライ
ン及び制御ラインを含むバスに接続された固有の
識別番号を有するメモリ装置において、 書き込み処理のデータサイクルの間前記データ
ラインから受けた書き込みデータを記憶し、
ACKNOWLEDGE及びNO ACKNOWLEDGE
応答を発生させ、書き込み処理のコマンド／アド
レス サイクルの後の少なくとも２サイクルで応
答ラインに与え、コマンド／アドレス情報が正し
く受けられたかどうかを指示し、
ACKNOWLEDGE及びNO ACKNOWLEDGE
応答を発生させ、書き込み処理のデータ サイク
ルの後の少なくとも２サイクルで応答ラインに与
え、書き込みデータが正しく受けられたかどうか
を指示するメモリ手段と、 前記メモリ手段を前記バスに結合させ、エラー
割り込み処理を開始するために前記バスへのアク
セスを得るように調停する相互接続手段とを備
え、この相互接続手段は、データラインを監視す
る手段を含んでいて、書き込み処理のデータ サ
イクルの間パリテイ・エラーを検出し、 前記制御ラインを監視して調停サイクルがいつ
起こるかを決定する手段と、 最初の調停サイクルの間前記情報ラインを監視
して、前記最初の調停サイクルの間バスのマスタ
ーの識別番号を決定する手段と、 前記バスへのアクセスを得るために、パリテ
イ・エラーの検出に応答して前記最初の調停サイ
クルの後の現在の調停サイクルの間調停する手段
とを備え、この調停する手段は、最初の調停サイ
クルの間バスのマスターの識別番号が前記装置の
識別番号よりも低い優先順位にあるとき、現在の
調停サイクルの間前記装置に固有に相当する低優
先順位データラインを主張する手段と、最初の調
停サイクルの間バスのマスターの識別番号が高い
優先順位にあるとき、現在の調停サイクルの間前
記装置に固有に相当する高優先順位データライン
を主張する手段と、を備え、 更に、現在の調停サイクルの間前記データライ
ンを監視し、前記装置によつて主張されるデータ
ラインが他のどんな主張されるデータラインより
も高い優先順位にあるかどうかを決定する手段と
を備え、 書き込みデータが正しく受けられたかどうかを
指示し、デユアル・カウント デユアル・ラウン
ド ロビン アルゴリズムにより調停して、パリ
テイ・エラーの検出に応答してエラー割り込み処
理を開始するために前記バスへのアクセスを得る
ことを特徴とするメモリ装置。 ５ 複数のデータライン、情報ライン、応答ライ
ン及び制御ラインを含むバスに接続された固有の
識別番号を有するメモリ装置において、 記憶された読み出しデータをアクセスして読み
出し処理のデータサイクルの間前記データライン
に与えられるようにし、ACKNOWLEDGE及び
NO ACKNOWLEDGE応答を発生させ、読み出
し処理のコマンド／アドレス サイクルの後の少
なくとも２サイクルで応答ラインに与え、コマン
ド／アドレス情報が正しく受けられたかどうかを
指示し、そして読み出し処理のデータサイクルの
後の少なくとも２サイクルで前記応答ラインから
ACKNOWLEDGE又はNO ACKNOWLEDGE
応答を受けたかどうかにより、データラインに与
えられた読み出しデータが正しく受けられたかど
うかを決定するメモリ手段と、 前記メモリ手段を前記バスに結合させ、エラー
割り込み処理を開始するために前記バスへのアク
セスを得るように調停する相互接続手段とを備
え、この相互接続手段は、応答ラインを監視する
手段を含んでいて、読み出し処理のデータ サイ
クルの後の少なくとも２サイクルで不法確認コー
ドを検出し、 前記制御ラインを監視して調停サイクルがいつ
起こるかを決定する手段と、 最初の調停サイクルの間前記情報ラインを監視
して、前記最初の調停サイクルの間バスのマスタ
ーの識別番号を決定する手段と、 前記バスへのアクセスを得るために、前記不法
確認コードの検出に応答して前記最初の調停サイ
クルの後の現在の調停サイクルの間調停する手段
とを備え、この調停する手段は、最初の調停サイ
クルの間バスのマスターの識別番号が前記装置の
識別番号よりも低い優先順位にあるとき、現在の
調停サイクルの間前記装置に固有に相当する低優
先順位データラインを主張する手段と、最初の調
停サイクルの間バスのマスターの識別番号が高い
優先順位にあるとき、現在の調停サイクルの間前
記装置に固有に相当する高優先順位データライン
を主張する手段と、を備え、 更に、現在の調停サイクルの間前記データライ
ンを監視し、前記装置によつて主張されるデータ
ラインが他のどんな主張されるデータラインより
も高い優先順位にあるかどうかを決定する手段と
を備え、 読み出しデータが正しく受けられたかどうかを
指示し、デユアル・カウント デユアル・ラウン
ド ロビン アルゴリズムにより調停して、不法
確認コードの検出に応答してエラー割り込み処理
を開始するために前記バスへのアクセスを得るこ
とを特徴とするメモリ装置。 ６ 複数のデータライン、情報ライン及び制御ラ
インを含むバスに接続された固有の識別番号を有
する装置において、 前記装置が前記バスへのアクセスを得ようとす
るとき要求信号を送出する手段と、 前記制御ラインを監視して調停サイクルがいつ
起こるかを決定する手段と、 最初の調停サイクルの間前記情報ラインを監視
して、前記最初の調停サイクルの間バスのマスタ
ーの識別番号を決定する手段と、 前記最初の調停サイクルの間バスのマスターの
識別番号が前記装置の識別番号より高、又は低優
先順位であるかどうかを決定する手段と、 前記要求信号が送出されそして前記最初の調停
サイクルの間バスのマスターの識別番号が前記装
置の識別番号より高優先順位であるとき、前記最
初の調停サイクルの後の現在の調停サイクルの間
前記装置に固有に相当する高優先順位データライ
ンを主張する手段と、 前記要求信号が送出されそして前記最初の調停
サイクルの間バスのマスターの識別番号が前記装
置の識別番号より低優先順位であるとき、現在の
調停サイクルの間前記装置に固有に相当する低優
先順位データラインを主張する手段と、 現在の調停サイクルの間前記データラインを監
視して、前記装置によつて主張されたデータライ
ンが他のどんな主張されたデータラインの優先順
位よりも高い優先順位であるかどうかを決定する
手段と、 現在の調停サイクルの後に制御ラインを主張
し、現在の調停サイクルの間前記装置によつて主
張されたデータラインが他のどんな主張されたデ
ータラインの優先順位よりも高い優先順位である
とき前記バスへのアクセスを得る手段と、 デユアル・カウント デユアル・ラウンド ロ
ビン アルゴリズムにより調停し、このアルゴリ
ズムにおいて、現在の調停サイクルの間前記装置
によつて主張されたデータラインの優先順位が、
現在の調停サイクルの間のバスのマスターの識別
番号よりも最初の調停サイクルの間のバスのマス
ターの識別番号に依存することを特徴とする装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US534829 | 1983-09-22 | ||
| US06/534,829 US4787033A (en) | 1983-09-22 | 1983-09-22 | Arbitration mechanism for assigning control of a communications path in a digital computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246460A JPS60246460A (ja) | 1985-12-06 |
| JPH0418340B2 true JPH0418340B2 (ja) | 1992-03-27 |
Family
ID=24131702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198415A Granted JPS60246460A (ja) | 1983-09-22 | 1984-09-21 | デジタルコンピユ−タ−システムで交信路の制御を割当てる調停機構 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4787033A (ja) |
| EP (1) | EP0139569A3 (ja) |
| JP (1) | JPS60246460A (ja) |
| KR (1) | KR910001790B1 (ja) |
| AU (3) | AU561050B2 (ja) |
| BR (1) | BR8404841A (ja) |
| CA (1) | CA1218467A (ja) |
| DE (2) | DE340347T1 (ja) |
| FI (1) | FI82991C (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4661905A (en) * | 1983-09-22 | 1987-04-28 | Digital Equipment Corporation | Bus-control mechanism |
| EP0192049A1 (de) * | 1985-01-24 | 1986-08-27 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Übertragen von Daten über eine Busleitung |
| US5051946A (en) * | 1986-07-03 | 1991-09-24 | Unisys Corporation | Integrated scannable rotational priority network apparatus |
| US5142682A (en) * | 1987-03-26 | 1992-08-25 | Bull Hn Information Systems Inc. | Two-level priority arbiter generating a request to the second level before first-level arbitration is completed |
| US5341510A (en) * | 1987-05-01 | 1994-08-23 | Digital Equipment Corporation | Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor |
| US4941083A (en) * | 1987-05-01 | 1990-07-10 | Digital Equipment Corporation | Method and apparatus for initiating interlock read transactions on a multiprocessor computer system |
| US5111424A (en) * | 1987-05-01 | 1992-05-05 | Digital Equipment Corporation | Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer |
| US4979097A (en) * | 1987-09-04 | 1990-12-18 | Digital Equipment Corporation | Method and apparatus for interconnecting busses in a multibus computer system |
| US5388228A (en) * | 1987-09-30 | 1995-02-07 | International Business Machines Corp. | Computer system having dynamically programmable linear/fairness priority arbitration scheme |
| US5249182A (en) * | 1988-03-16 | 1993-09-28 | U.S. Philips Corporation | Communication bus system with lock/unlock capability |
| US4872004A (en) * | 1988-05-02 | 1989-10-03 | Sun Electric Corporation | Plural source arbitration system |
| US5203007A (en) * | 1988-12-30 | 1993-04-13 | International Business Machines Corporation | Overriding programmable priority and selective blocking in a computer system |
| US5168568A (en) * | 1989-02-06 | 1992-12-01 | Compaq Computer Corporation | Delaying arbitration of bus access in digital computers |
| US5119292A (en) * | 1989-07-21 | 1992-06-02 | Clearpoint Research Corporation | Bus device which abstains from round robin arbitration |
| US5204951A (en) * | 1989-10-02 | 1993-04-20 | International Business Machines Corporation | Apparatus and method for improving the communication efficiency between a host processor and peripheral devices connected by an scsi bus |
| US5081578A (en) * | 1989-11-03 | 1992-01-14 | Ncr Corporation | Arbitration apparatus for a parallel bus |
| US5072363A (en) * | 1989-12-22 | 1991-12-10 | Harris Corporation | Multimode resource arbiter providing round robin arbitration or a modified priority arbitration |
| US5263163A (en) * | 1990-01-19 | 1993-11-16 | Codex Corporation | Arbitration among multiple users of a shared resource |
| JP2820752B2 (ja) * | 1990-01-19 | 1998-11-05 | 日本電信電話株式会社 | 密結合マルチプロセッサシステムにおけるキャッシュメモリ一致制御方法 |
| JP2539313B2 (ja) * | 1990-01-19 | 1996-10-02 | コーデックス・コーポレーション | 共有される資源の多数のユ―ザ間での調停 |
| US5461723A (en) * | 1990-04-05 | 1995-10-24 | Mit Technology Corp. | Dual channel data block transfer bus |
| US5619066A (en) * | 1990-05-15 | 1997-04-08 | Dallas Semiconductor Corporation | Memory for an electronic token |
| US5239630A (en) * | 1990-07-02 | 1993-08-24 | Digital Equipment Corporation | Shared bus arbitration apparatus having a deaf node |
| US5230044A (en) * | 1990-07-02 | 1993-07-20 | Digital Equipment Corporation | Arbitration apparatus for shared bus |
| US5230041A (en) * | 1990-12-11 | 1993-07-20 | International Business Machines Corporation | Bus interface circuit for a multimedia system |
| US5195089A (en) * | 1990-12-31 | 1993-03-16 | Sun Microsystems, Inc. | Apparatus and method for a synchronous, high speed, packet-switched bus |
| US5390302A (en) * | 1991-02-21 | 1995-02-14 | Digital Equipment Corporation | Transaction control |
| US5689657A (en) * | 1991-03-30 | 1997-11-18 | Deutsche Itt Industries Gmbh | Apparatus and methods for bus arbitration in a multimaster system |
| EP0506988B1 (de) * | 1991-03-30 | 1999-06-09 | Micronas Intermetall GmbH | Verfahren zur Busarbitration eines Multimastersystems |
| JP2625589B2 (ja) * | 1991-04-22 | 1997-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチプロセッサ・システム |
| EP0535822B1 (en) * | 1991-09-27 | 1997-11-26 | Sun Microsystems, Inc. | Methods and apparatus for locking arbitration on a remote bus |
| US5708784A (en) * | 1991-11-27 | 1998-01-13 | Emc Corporation | Dual bus computer architecture utilizing distributed arbitrators and method of using same |
| US5301283A (en) * | 1992-04-16 | 1994-04-05 | Digital Equipment Corporation | Dynamic arbitration for system bus control in multiprocessor data processing system |
| US5506964A (en) * | 1992-04-16 | 1996-04-09 | International Business Machines Corporation | System with multiple interface logic circuits including arbitration logic for individually linking multiple processing systems to at least one remote sub-system |
| US5420985A (en) * | 1992-07-28 | 1995-05-30 | Texas Instruments Inc. | Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode |
| US5553310A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems |
| US5535395A (en) * | 1992-10-02 | 1996-07-09 | Compaq Computer Corporation | Prioritization of microprocessors in multiprocessor computer systems |
| US5553248A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal |
| JPH06161873A (ja) * | 1992-11-27 | 1994-06-10 | Fujitsu Ltd | 主記憶に対する複数のアクセスポイントのハングアップ処理方式 |
| US5301332A (en) * | 1992-12-23 | 1994-04-05 | Ncr Corporation | Method and apparatus for a dynamic, timed-loop arbitration |
| US5506968A (en) * | 1992-12-28 | 1996-04-09 | At&T Global Information Solutions Company | Terminating access of an agent to a shared resource when a timer, started after a low latency agent requests access, reaches a predetermined value |
| US5455912A (en) * | 1993-06-18 | 1995-10-03 | Vtech Industries, Inc. | High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus |
| US5729702A (en) * | 1993-06-21 | 1998-03-17 | Digital Equipment Corporation | Multi-level round robin arbitration system |
| JPH0793273A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 障害監視機構を具備したマルチｃｐｕシステム |
| US5612865A (en) * | 1995-06-01 | 1997-03-18 | Ncr Corporation | Dynamic hashing method for optimal distribution of locks within a clustered system |
| US5699500A (en) * | 1995-06-01 | 1997-12-16 | Ncr Corporation | Reliable datagram service provider for fast messaging in a clustered environment |
| US5982672A (en) * | 1996-10-18 | 1999-11-09 | Samsung Electronics Co., Ltd. | Simultaneous data transfer through read and write buffers of a DMA controller |
| US6076127A (en) * | 1996-11-06 | 2000-06-13 | International Business Machines Corporation | Configuration of a single point bus arbitration scheme using on-chip arbiters |
| US5915102A (en) * | 1996-11-06 | 1999-06-22 | International Business Machines Corporation | Common arbiter interface device with arbitration configuration for centralized common bus arbitration |
| US6240474B1 (en) * | 1997-09-16 | 2001-05-29 | International Business Machines Corporation | Pipelined read transfers |
| US6073132A (en) * | 1998-03-27 | 2000-06-06 | Lsi Logic Corporation | Priority arbiter with shifting sequential priority scheme |
| US6678774B2 (en) * | 1999-12-16 | 2004-01-13 | Koninklijke Philips Electronics N.V. | Shared resource arbitration method and apparatus |
| US6715042B1 (en) * | 2001-10-04 | 2004-03-30 | Cirrus Logic, Inc. | Systems and methods for multiport memory access in a multimaster environment |
| US20070097858A1 (en) * | 2005-11-01 | 2007-05-03 | Lesartre Gregg B | Method and computer system for employing an interconnection fabric providing multiple communication paths |
| US7903556B2 (en) | 2005-11-03 | 2011-03-08 | Hewlett-Packard Development Company, L.P. | Method of controlling data transfers between nodes in a computer system |
| EP2228944A1 (en) * | 2009-03-09 | 2010-09-15 | Alcatel Lucent | Method and system for remote configuration of a device |
| US8930586B2 (en) * | 2013-04-03 | 2015-01-06 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Identification of electronic devices operating within a computing system |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3445822A (en) * | 1967-07-14 | 1969-05-20 | Ibm | Communication arrangement in data processing system |
| US3553656A (en) * | 1969-06-03 | 1971-01-05 | Gen Electric | Selector for the dynamic assignment of priority on a periodic basis |
| US3699524A (en) * | 1970-08-10 | 1972-10-17 | Control Data Corp | Adaptive data priority generator |
| US3676860A (en) * | 1970-12-28 | 1972-07-11 | Ibm | Interactive tie-breaking system |
| US3798591A (en) * | 1971-09-28 | 1974-03-19 | Gen Electric Co Ltd | Access circuit for a time-shared data processing equipment |
| US3919693A (en) * | 1974-07-26 | 1975-11-11 | Honeywell Inc | Associative interface for single bus communication system |
| US3988716A (en) * | 1974-08-05 | 1976-10-26 | Nasa | Computer interface system |
| US4009470A (en) * | 1975-02-18 | 1977-02-22 | Sperry Rand Corporation | Pre-emptive, rotational priority system |
| US3993981A (en) * | 1975-06-30 | 1976-11-23 | Honeywell Information Systems, Inc. | Apparatus for processing data transfer requests in a data processing system |
| US4030075A (en) * | 1975-06-30 | 1977-06-14 | Honeywell Information Systems, Inc. | Data processing system having distributed priority network |
| US4130864A (en) * | 1976-10-29 | 1978-12-19 | Westinghouse Electric Corp. | Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request |
| US4320502A (en) * | 1978-02-22 | 1982-03-16 | International Business Machines Corp. | Distributed priority resolution system |
| US4223380A (en) * | 1978-04-06 | 1980-09-16 | Ncr Corporation | Distributed multiprocessor communication system |
| US4257095A (en) * | 1978-06-30 | 1981-03-17 | Intel Corporation | System bus arbitration, circuitry and methodology |
| US4225921A (en) * | 1978-10-02 | 1980-09-30 | Honeywell Information Systems Inc. | Transfer control technique between two units included in a data processing system |
| US4232366A (en) * | 1978-10-25 | 1980-11-04 | Digital Equipment Corporation | Bus for a data processing system with overlapped sequences |
| US4229791A (en) * | 1978-10-25 | 1980-10-21 | Digital Equipment Corporation | Distributed arbitration circuitry for data processing system |
| IT1100916B (it) * | 1978-11-06 | 1985-09-28 | Honeywell Inf Systems | Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati |
| US4232294A (en) * | 1979-04-30 | 1980-11-04 | Control Data Corporation | Method and apparatus for rotating priorities between stations sharing a communication channel |
| US4334288A (en) * | 1979-06-18 | 1982-06-08 | Booher Robert K | Priority determining network having user arbitration circuits coupled to a multi-line bus |
| JPS5660932A (en) * | 1979-10-10 | 1981-05-26 | Magnuson Computer Systems Inc | Data processor having series and parallel priority order |
| US4326250A (en) * | 1979-10-10 | 1982-04-20 | Magnuson Computer Systems, Inc. | Data processing apparatus with serial and parallel priority |
| US4320457A (en) * | 1980-02-04 | 1982-03-16 | General Automation, Inc. | Communication bus acquisition circuit |
| US4320467A (en) * | 1980-02-25 | 1982-03-16 | Raytheon Company | Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority |
| US4390944A (en) * | 1980-05-13 | 1983-06-28 | Bti Computer Systems | System for controlling access to a common bus in a computer system |
| US4380065A (en) * | 1980-09-29 | 1983-04-12 | Honeywell Information Systems Inc. | Communication multiplexer variable priority scheme |
| CA1162316A (en) * | 1980-10-29 | 1984-02-14 | Steven A. Rose | Bus access control circuitive |
| US4375639A (en) * | 1981-01-12 | 1983-03-01 | Harris Corporation | Synchronous bus arbiter |
| US4471481A (en) * | 1981-02-11 | 1984-09-11 | The Boeing Company | Autonomous terminal data communications system |
| US4494113A (en) * | 1981-03-13 | 1985-01-15 | Hitachi, Ltd. | Method and apparatus for self-control in distributed priority collision |
| US4412285A (en) * | 1981-04-01 | 1983-10-25 | Teradata Corporation | Multiprocessor intercommunication system and method |
| FR2503898B1 (fr) * | 1981-04-08 | 1986-02-28 | Thomson Csf | Procede et dispositif d'allocation d'une ressource dans un systeme comportant des unites de traitement de donnees autonomes |
| US4453211A (en) * | 1981-04-28 | 1984-06-05 | Formation, Inc. | System bus for an emulated multichannel system |
| US4456956A (en) * | 1981-08-24 | 1984-06-26 | Data General Corp. | Method and apparatus for controlling access of a network transmission bus between a plurality of spaced apart computer stations |
| FR2513407B1 (fr) * | 1981-09-24 | 1987-01-16 | Finger Ulrich | Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun |
| US4451881A (en) * | 1981-11-03 | 1984-05-29 | International Business Machines Corp. | Data processing system bus for multiple independent users |
| JPS58119247A (ja) * | 1982-01-08 | 1983-07-15 | Hitachi Ltd | デ−タ通信方式 |
| US4490785A (en) * | 1982-05-07 | 1984-12-25 | Digital Equipment Corporation | Dual path bus structure for computer interconnection |
| US4450572A (en) * | 1982-05-07 | 1984-05-22 | Digital Equipment Corporation | Interface for serial data communications link |
| US4476467A (en) * | 1982-06-08 | 1984-10-09 | Cromemco Inc. | Random entry intercomputer network with collision prevention |
| US4484273A (en) * | 1982-09-03 | 1984-11-20 | Sequoia Systems, Inc. | Modular computer system |
| US4597054A (en) * | 1982-12-02 | 1986-06-24 | Ncr Corporation | Arbiter circuit and method |
| US4514843A (en) * | 1982-12-02 | 1985-04-30 | At&T Bell Laboratories | Packet switched communication system comprising collision avoidance means |
| US4493036A (en) * | 1982-12-14 | 1985-01-08 | Honeywell Information Systems Inc. | Priority resolver having dynamically adjustable priority levels |
| US4675812A (en) * | 1983-02-14 | 1987-06-23 | International Business Machines Corp. | Priority circuit for channel subsystem having components with diverse and changing requirement for system resources |
| AU580359B2 (en) * | 1984-12-12 | 1989-01-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Arrangement for apportioning priority among co-operating computers |
-
1983
- 1983-09-22 US US06/534,829 patent/US4787033A/en not_active Expired - Fee Related
-
1984
- 1984-09-20 AU AU33346/84A patent/AU561050B2/en not_active Ceased
- 1984-09-21 DE DE198888200854T patent/DE340347T1/de active Pending
- 1984-09-21 FI FI843714A patent/FI82991C/fi not_active IP Right Cessation
- 1984-09-21 EP EP84401884A patent/EP0139569A3/en not_active Withdrawn
- 1984-09-21 DE DE3486299T patent/DE3486299T2/de not_active Expired - Fee Related
- 1984-09-21 JP JP59198415A patent/JPS60246460A/ja active Granted
- 1984-09-21 CA CA000463721A patent/CA1218467A/en not_active Expired
- 1984-09-22 KR KR1019840005834A patent/KR910001790B1/ko not_active Expired
- 1984-09-24 BR BR8404841A patent/BR8404841A/pt not_active IP Right Cessation
-
1987
- 1987-06-12 AU AU74204/87A patent/AU579770B2/en not_active Ceased
- 1987-06-12 AU AU74205/87A patent/AU579519B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0139569A3 (en) | 1986-09-17 |
| AU579770B2 (en) | 1988-12-08 |
| AU3334684A (en) | 1985-03-28 |
| AU7420587A (en) | 1987-10-15 |
| FI843714L (fi) | 1985-03-23 |
| AU579519B2 (en) | 1988-11-24 |
| FI82991C (fi) | 1991-05-10 |
| US4787033A (en) | 1988-11-22 |
| JPS60246460A (ja) | 1985-12-06 |
| AU561050B2 (en) | 1987-04-30 |
| DE3486299D1 (de) | 1994-05-11 |
| EP0139569A2 (en) | 1985-05-02 |
| DE340347T1 (de) | 1990-09-27 |
| CA1218467A (en) | 1987-02-24 |
| DE3486299T2 (de) | 1994-11-03 |
| FI843714A0 (fi) | 1984-09-21 |
| KR910001790B1 (ko) | 1991-03-23 |
| KR850002913A (ko) | 1985-05-20 |
| AU7420487A (en) | 1987-10-15 |
| BR8404841A (pt) | 1985-08-13 |
| FI82991B (fi) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418340B2 (ja) | ||
| US4763249A (en) | Bus device for use in a computer system having a synchronous bus | |
| US4769768A (en) | Method and apparatus for requesting service of interrupts by selected number of processors | |
| US4706190A (en) | Retry mechanism for releasing control of a communications path in digital computer system | |
| KR910001789B1 (ko) | 디지탈 컴퓨터 시스템의 다중 프로세서 시스템용 캐쉬 무효 장치 | |
| US4648030A (en) | Cache invalidation mechanism for multiprocessor systems | |
| US4661905A (en) | Bus-control mechanism | |
| JPH0246974B2 (ja) | ||
| KR920006745B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
| US5428794A (en) | Interrupting node for providing interrupt requests to a pended bus | |
| EP0344216A1 (en) | METHOD AND ARRANGEMENT FOR IMPLEMENTING MULTI-LOCKING INDICATORS IN A MULTIPROCESSOR DATA PROCESSING SYSTEM. | |
| EP0139568B1 (en) | Message oriented interrupt mechanism for multiprocessor systems | |
| US5708783A (en) | Data bus arbiter for pipelined transactions on a split bus | |
| EP0340347B1 (en) | Bus arbitration system | |
| US20050050253A1 (en) | Programmable bus arbitration |