JPS60246460A - デジタルコンピユ−タ−システムで交信路の制御を割当てる調停機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はデジタルコンピュータのアーキテクチャに関
し、特にデジタルコンピュータシステムにおいてプロセ
ッサ、メモリ　（主メモリ）及びマスストレージ（ディ
スク、テープ等）、コンソールターミナル、プリンタ、
その他のＩ１０機器等異った装置を相互間での交信のた
め相互に接続する手段に関する。ここに請求する特定の
発明は、デジタルコンピュータシステムにおける交信路
のシーク（探索）制御を各装置間で調停するための改良
手段に関連している。

（従来技術） デジタルコンピュータシステムとそれら構成部品の価値
が下がり続けるにつれ、ますます異った種類のデータ取
扱装置がそれらシステムへ相互接続されるようになって
いる。そうした装置は速度（データの送受可能３Ｈ速度
）、必要な制御情報、データフォーマット、その他にお
いて広範囲に異る特性を有するにもかかわらず、相互に
交信しなければならない。例えば、プロセッサはしばし
ば主メモリと（超高速で）、ディスクメモリ等のマスス
トレージ装置と（高速で）、更にプリンタ等の出力装置
と（超低速で）それぞれ交信しなければならない。相互
接続手段の重要な特徴は、相互に交信したがっている各
装置の競合要求を調停する能力にある。調停は１つの要
求の通信路へのアクセスを許容するように実施されねば
ならず、従って調停プロセスは効率的なことが重要であ
る。

さもないと、コンピュータシステムのリソース中過度の
部分が使われてしまう。更に、調停プロセスは交信路を
要求装置間に割当てる点である程度の柔軟性を与えるこ
とが一般に望ましい。広範囲の各種装置を交信路へ接続
可能とする場合、特に多数のプロセッサの交信路への追
加接続を必要とする場合には、調停機構に加わる競合要
求がシステムの動作と柔軟性に望ましくない制約をしば
しばもたらす。

相互接続手段の別の重要な特徴は、割込みの助長にある
。これら割込みの成される方法が、交信路への装置接続
で達成可能な柔軟性にしばしば顕著な制限を諜す。

単一の中央プロセッサへ接続された装置間での交信を与
える他、それら装置と１つ以上の別のプロセッサ間、更
には幾つかのプロセッサ同土間でのアクセスを与えるこ
とが時折望ましい。このプロセッサ間での交信要求は、
調整動作を保証する必要があるため、相互接続の問題に
尚いっそうの複雑さを加える。特別の注意を必要とする
プロセッサ間交信の一特徴は、１つ以上のプロセッサの
キャシュ利用によって生じる問題である。キャシュは、
キャシュデータが“有効”なとき、つまりキャシュされ
て以降主メモリ内で変更されてないときのみキャシュへ
のアクセスが許容されることを確かめる適当な措置が取
られないと、処理エラーを引き起す。キャシュ制御が効
率的に行われないと、システム全体の性能が著しく低下
してしまう。

（発明の目的） 従って本発明の目的は、デジタルコンピュータシステム
において各種異った装置を相互接続するための改良手段
を提供することにある。

更に本発明の目的は、広範囲の各種装置を最小の制約で
接続可能とする、デジタルコンピュータシステムにおい
て異った装置を相互接続するための改良手段を提供する
ことにある。

本発明の更に別の目的は、相互間の交信を要求している
装置間に相互接続リソースを効率的に割当てられる、装
置を相互接続するための改良手段を提供することにある
。

本発明の更に別の目的は、異ったアクセス優先順位を有
する装置間での交信を効率的に調停する、デジタルコン
ピュータシステムにおいて装置を相互接続するための手
段を提供することにある。

（発明の要旨説明） この出願は、相互接続手段の幾つか関連した特徴の１つ
に関するものである。

特に本願は、交信路へのアクセスをアクセスをめている
装置へ所定時に許容するような手段に関連している。シ
ステム全体の異った各特徴が相互に関係しているため、
システム全体の構成をまず概略的に説明し、次いで本発
明に固有の特徴をやや詳しく説明する。但し、本願の固
有な発明、つまり通信路へのアクセスを決定し、許容す
るための手段を限定するのは請求の範囲である。

１、　の−　・　Ｉ ここに説明する相互接続手段は、相互接続されるべき各
装置に付属しており、好ましくはその一部を形成してい
る。その手段は、各装置を相互接続する交信路（例えば
並列ワイアドバス）上における信号の送信及び受信を制
御する。又相互接続手段は、交信路によって相互接続さ
れた装置間における交信の一様な制御を与える。これら
装置は交信路へ並列に接続され、それらの動作は交信路
上の物理的に位置と無関係である。交信路へ接続された
各装置には、後述する多くの目的に使われる識別番号（
“■Ｄ”）が与えられている。相互接続手段の一実施例
において、上記の番号付与は装置へ挿入される物理的プ
ラグとワイヤによって成され、識別番号を指定する。こ
の物理的プラグはスロットからスロットへ移動されるの
で、装置とプラグが存在するスロット間に論理的な依存
性は存在しない。識別番号はシステムの初期化中に制御
レジスタ内へ格納され、その後装置によって使われる。

相互接続手段は、装置間で効率的な交信を与える特定の
一組のコマンドを実行する。これらのコマンドは、多数
の異った動作（以下“トランザクション”と呼ぶ）で実
行され、伝送される。各トランザクションは次のものを
含む多くのサイクルへ細分割される；特定トランザクシ
ョン（読取り、書込み、割込み等））用の動作コードが
、そこへコマンドが差し向けられるか又はコマンドに関
連した情報が与えられる装置を識別する情報と共に、バ
スを介して別の装置へ伝送されるコマンド／アドレスサ
イクル；交信路へのアクセスが次に許容される装置を識
別するための埋込み調停サイクル；及びユーザデータ（
処理の最終的目的ン又はその他の情報が伝送される１つ
以上のデータサイクル。

トランザクション信号は交信路を通し、ここでは情報伝
達クラスライン、応答クラスライン、制御クラスライン
及びパワークラスラインと称する異ったグループのライ
ンを介して伝送される０時間／位相信号（後述）を除き
、これらの信号は１つ以上の相互接続手段がそれらを主
張する毎に、主張されたものとして検出される。情報伝
達クラスラインは、情報、データ及びパリティラインと
トランザクションで使われる伝送コマンド、データ状態
及びその他一定の情報から成る。

応答クラスラインは、エラーフリー受信の確実な確認と
、トランザクションを制御又は変更するための追加の応
答を与える。このエラーモニタリングは、システムの信
頼性に大きく貢献し、追加のバンド中をほとんど又は全
く必要とせず、応答装置がトランザクションの平常進行
を変更するのを可能とし、システムの柔軟性に大きく貢
献する。

例えば、指し向けられたコマンドに応答するのに、その
コマンドによって通常与えられる時間を越えた追加の時
間を必要とする装置は、応答準備が整うまでトランザク
ションの実行を（所定の限界内で）遅らせる１つ以上の
応答信号を利用するか、又はその時点で応答不能なこと
を装置に通知して、交信路を別のトランザクション用に
フリーとする。

１つの装置から別の装置へ交信路へのアクセスの効率的
且つ秩序立った伝達を与えるため、各装置中の相互接続
手段によって一組の制御信号が発生され、利用される。

更に、各装置は共通のシステムクロックからローカルタ
イミング信号を発生し、同期動作を保証する。これらの
信号及びテスト制御信号も、バスを介し別々のライン上
を伝送される。又装置はシステム内のＡＣ及びＤＣ電源
の状態をモニターし、必要に応に適切な措置が取られる
ように、これら電源の状態を示す信号を与える。

ここに記す相互接続手段は、極めて効果的で多様性があ
り、現在利用可能な大規模集積技術によって容易に経済
的に製造できる。これは、上記ライン間での効率的な機
能の選択と分配に基き、コマンド、制御、情報及びデー
タ信号を各装置間で伝送するのに必要な物理的に別々な
ワイヤの数が比較的限定されていることによる。それに
もかかわらず、相互接続手段はそれに接続される装置の
物理的配置に関し実質上例の制約も課さない。更に本相
互接続手段は、広範囲の各種装置の相互接続を可能とし
、単一プロセッサと多重プロセッサの画構成に効率的に
適合する。

２、ここに記す　Ｉの−　Ｉ′ｊｔ晋゛吸本願で詳細に
示す発明によれば、トランザクションで他の装置と交信
するため交信路の制御をめる各装置がＮＯＡＲＢｉｌｉ
ＩＩＩｍラインをモニターする。Ｎｏ　ＡＲＢの取消し
が認められる度に、その装置が次のサイクルで調停を行
う。このサイクルは、“アイドル”調停サイクルつまり
現行トランザクションが交信路上で行われていない時に
生じるサイクルか、又は“埋込み″調停サイクルつまり
交信路上でトランザクションが進行し°ζいる間に生じ
るサイクルとなる。

調停サイクルを検知すると、各装置がＮＯＡＲＢとその
優先順位に対応している１つのラインを送出する。信号
はデコードされた形で（つまり“Ｎの１つ゛として、但
しＮは与えられる異った使先順位レベル数）交信路のデ
ータライン上に主張される。同時に、各装置がデータラ
インをモニターし、調停下のそれら装置中所定の優先順
位特性を持っているのがその装置であるかどうかについ
て各自の決定を行う。ここに詳述する特定の実施例にお
いて、調停は２つの優先順位レベルつまり“高”及び“
低”で行われる。更に、各レベル内には装置の識別番号
と逆の関係で高から低へ順序付けられたサブレベルの優
先順位が存在する。すなわち、サブレベルの優先順位は
、識別番号が増加するにつれて低下する。ここで特に説
明するように、その時点で交信路へのアクセスが調停さ
れている装置中、それが最高優先順位の装置であるかど
うかを各装置が各自で決定する。それがアクセスをめて
いる最高優先順位の装置であると決定した装置は、１ベ
ンデイングマスター”の状態を取り、Ｎｏ　ＡＲＢを送
出し続けて、それが交信路の制御を行うまで、別の装置
が交信の制御について調停に入るのを防ぐ、ベンディン
グマスク−は、ＢＳＹが取消されてカレントマスターと
なるサイクルの次のサイクルで交信路の制御を行うこと
ができる。　更に本発明によれば、異った優先順位レベ
ルだけでなく、異ったモードでも調停が成される。すな
わち、多数の固定優先順位レベルの１つでか又はダイナ
ミック的に変化するベース（例えば後述する“デュアル
・ラウンド・ロビン”調停モード）で、１つの装置によ
り調停を行うためにモード制御手段が設けられる。又そ
の装置は調停を不能とするように設定でき、これによっ
て交信路の制御を受けることが防がれる。

調停モード制御は、システム中の全装置にアクセス可能
で、しかもそれらによって変更可能な制御レジスタを介
して確立される。従って、装置の調停モードはシステム
のニーズに基き必要に応じ変更できる。又“ディアル・
ラウンド・ロビン”モードでは、交信路へのアクセスが
、−期間の聞咎装置へ実質上等しいアクセスを与えるベ
ースで与えられる。′デュアル・ラウンド・ロビン“と
いう用語はここで、“ピュア１ラウントロピンと対比的
に、相互接続手段のダイナミック調停モードの挙動を示
すのに使われている。後者の場合、交信路に接続された
全装置がこのモードにあると、各装置は任意の装置が２
回目の交信路制御を受ける前に、必ず１回交信路の制御
を受ける。一方、“デュアル・ラウンド・ロビン”モー
ドでは、２つのラウントロピン１ノングが定められ、そ
れぞれ、“ピュア”ラウントロピンとなる。これは。

優先順位演算における先の交信路マスターのＩＤを用い
て得られる。これらリングが効果的に重複されることに
より、′デュアル・ラウンド・ロビン”モードは、いず
れの装置も交信路の制御から締め出されず、最悪の場合
でも任意の装置についてのレーテンシイがピュアラウン
トロピンと同じになる程度で、ピュアラウントロピンと
同等の゛公平さ７を与える。任意の特定時に大きいバン
ト巾がある装置によって必要なときは、その装置の調停
優先順位モードがグイナミノクモードから固定モードへ
、特に固定の高優先順位モードを含むものに変更される
。このモードでは、所定の装置に別の場合より大きい割
合の時間−Ｃ交イ８路へのアクセスが与えられ、従って
一期間にわたってより多量のデータを伝送できる。

“デュアル・ラウンド・ロビン”調停モードで動作して
いる各装置は、それぞれの埋込み調停サイクル中その識
別番号をカレントマスターの識別番号と比較する。所定
装置の識別番号がカレントマスターの識別番号より大き
いと、装置はその優先順位を高い優先順位レベルヘ更新
する；大きくなければ、その優先順位はそのままにとど
まるか、又は低い優先順位レベルへ設定される。特定の
埋込み調停サイクルで調停するかの決定は、その調停決
定が先のマスターの識別番号に基くように、そのサイク
ルで優先順位を更新する前に成される。

従って、低いＩＤ番号を持ち、さもなければ高いＩＤ装
置による交信路へアクセスを否認する装置は、・低い優
先順位レベルへ周期的に落とされる。

本発明の相互接続手段は、顕著な利益をもたらす。まず
、調整プロセス用の装置を与えるのに、交信路中に１つ
の追加ラインしか必要としない。

調停に必要な残りのラインは、相互交信の最終目的であ
るデータを伝送するのに必らず存在するデータラインに
よって賄われる。従って、システムそのものが単一の集
積回路上で実現可能となり、これは経済的なシステムの
構成に重要な、時には決定的な利点を与える。又本調停
システムは、限定装置つまり交信路へのアクセスをめて
いる競合装置間にリソースを配分する点で、極めてフレ
キシブルな方法を与える。相対的な優先順位の各装置へ
の配分は、所定の時点でアクセスを競争している装置間
において所定の方法で変更可能であるか、又は変化する
システムの要求に従って変更可能である。更に、調停は
交信路へ接続されている全装置間に分散されるので、中
央化された調停で通常必要な多数のライン、物理的な配
置上の制約及び大くのオーバーヘッドを省ける。従って
、本相互接続手段は効果的で極めてフレキシブルな動作
モードを備えている。

本発明の上記及びその他の目的と特徴は、添付の図面を
参照した本発明に関する以下の詳細な説明から容易に理
解されよう。

（発明の実施例） １、　の゛　なＩ 第１Ａ図は、ここに記す相互接続手段を小型で比較的安
価なコンピュータシステムの一般的構成へ適用した例を
示している。図示のごとく、プロセッサ１０、メモリ１
２、端末１４及びマスストレージ装置（ディスク）１６
が相互接続手段１８と交信路２０を介し互いに接続され
ている。プロセッサ１０とメモリ１２の場合、相互接続
手段１８は装置内に一体的に位置して、装置の交信イン
ターフェイスを与えるのが好ましい。端末１４とストレ
ージ装置１６の場合には、多数の端末又はストレージ装
置を単一の相互接続手段１８へ接続可能とするため、中
間アダプタ２２．２４がそれぞれ設けられる。アダプタ
は、交信路２０を相互の残部へインターフェイスする役
割を果す。ごごで用いているように、６装置”という用
語は共通の相互接続手段で交信路へ接続される１つ以上
の実在物を指している。従って第１Ａ図において、端末
１４とアダプタ２２は単一の装置２６を構成している；
同じく、プロセッサ１０と主メモリ１２はそれぞれが装
置である。第１Ｂ図では、プロセッサ３２とメモリ３４
がアダプタ４０と合わさって単一の装置を構成している
。

第１Ａ図において、プロセッサ１０は交信路２０に接続
された別の装置とメモリ１２を共有している。これはシ
ステムのコスト減をもたらすが、交信路２０を共有する
必要からシステムの速度に制限を課す。第２Ｂ図では、
プロセッサ３２とメモリ３４の間に別のメモリ路３０を
設けることで、上記の問題が解決されている。この場合
プロセッサとメモリは、アダプタ４０、交信路４２、ア
ダプタ４６．４８を介して端末３６及びストレージ装置
３８と接続される。アダプタ４０がそれと一体でアダプ
タを交信路４２へ接続する相互接続手段１８を有する。

同様に、アダプタ４６．４８もそれらと一体で各アダプ
タを交信路４２へ接続する相互接続手段１８をそれぞれ
有する。この種のシステムは高性能を与えるが、高コス
トである。

しかしそれでも、ここに記す相互接続手段と充分コンパ
ティプルである。

更に第１Ｃ図は、マルチプロセフ’Ｊシステムに装置の
相互接続手段を用いた例を示している。同図において、
プロセッサ５０．５２はそれぞれメモリ路５８．６０を
介して主メモリ５４．５６へ接続されている。一方、プ
ロセッサ／メモリ対は、一体的に組込まれ交信路６８で
相互に接続された相互接続手段１８を有するアダプタ６
２．６４を介してシステムの残部とそれぞれ接続されて
いる。

キャシュメモリ１９０は、プロセッサの１つ例えばプロ
セッサ５２に付属している。残りのシステムは第１Ｂ図
の例とほぼ同じで、１つ以上の端末７０が相互接続手段
１８を内部に有するアダプタ７２を介して交信路６８へ
接続され、又マスストレージ装置７４が相互接続手段１
８を有するアダプラダ７６を介して交信路６８へ接続さ
れている。

この構成では、各プロセッサがシステム中の各システム
と交信できるだけでなく、プロセッサ同士も直接交信で
きる。更にキャシュメモリ１９０も効率的に収容されて
いる。同一システム内に含まれたこの装置混合体によっ
て、異った性質と複雑さのレベルが課せられるにもかか
わらず、ここに記す相互接続手段は全ての交信を実質上
同じ方法で効率的に制御できる。

次に第２図を参照すると、相互接続手段によって発生さ
れ、利用される信号の各種カテゴリーが、主な機能クラ
スに従って要約しである。各グループ内で、更に別々の
サブ機能によって分類されるでいる。又以下の議論を解
り易くするため、それらの信号を１つの装置から別の装
置へ運ぶ線（つまり交信路）７８の特定線毎のグループ
分けも示しである。ラインは、そのラインに接続された
いずれかの装置が専用を送出すれば、専用されたと見な
される。どの装置も専用を送出しないときだけ、そのラ
インは専用されない。図示の目的上、それぞれＡとＢで
示し、交信を制御すべき対応する装置と一体の２個別々
の相互接続手段が、それらによって使われる信号で概略
的に示しであると共に、信号交換の目的で相互接続され
たものとして交信路７８で示しである。但し、カレント
マスターによって選択された装置だけが実際にはトラン
ザクションへ参加するが、交信路７８は一般に２個より
多い装置を一時に結合する。残りの装置は、交信路と物
理的に接続した状態にとどまるが、トランザクションに
は参加しない。

第２図に示すように、相互接続手段によって使われる信
号には４種の大クラスがある；つまり情報伝達クラス信
号、応答クラス信号、制御クラス信号及びパワークラス
信号。°情報伝達”クラス信号はＩ（３：Ｏ）で示した
情報フィールドを含み、これは交信路７８のうち４本の
別々なライン８０を介して送受信される。情報フィール
ドは、コマンドコード、トランザクションを開始する装
置（“カレントマスター”）を識別するコード、サイク
ル中に送信されるデータの状態を指示する情報、その他
等の情報を伝送する。第２図中Ｉ）（３１；　０）で示
したライン８２を通じて送信される３２ビツトのデータ
ワードがトランザクションで必要な一定の情報、例えば
生じるべきデータ伝送の長さく読取り用及び書込み用ト
ランザクションで使われる）；トランザクションに参加
すべく選ばれた装置の識別；データ伝送用にアクセスさ
れるべきメモリ位置のアドレス；及び伝送されるべきデ
ータ等を与える。このワードは３２本の別々なライン８
２を介して送受信される。２本のライン８４．８６、つ
まり情報及びデータラインのパリティを示すのに使われ
る”ＰＯ”で示したラインと、エラー状態を信号化する
のに使われるＢＡＤで示したラインも設けられている。

“応答”クラス信号は、ＣＮＦ　（２：　Ｏ）で示しラ
イン８８を介して送信される３ビツトフイールドから成
り、これは装置へ送られた各種情報に対する応答を与え
ると共に、後で詳述するようにトランザクションの進行
を装置で変更することを可能にする。

“制御”クラス信号は、８本のライン９０〜１０４を介
して送信される。これらのうち最初のＮｏ　ＡＲＢが、
調停プロセスを制御する。第２のＢＳＹは、ある装置に
よって交信路が現在制御されていることを示す。これら
両信号は相互に連動して使われ、交信路の制御をめてい
る装置における制御の秩序だったトランザクションを与
える。

制御クラスの残りの信号中、時間（＋）と時間（−）の
信号は交信路７８に接続された信号源によって発生され
それぞれライン９４．９６を介して送られる波形を有し
、同じく信号源によって発生されそれぞれライン９８．
１００を介して送られる位相（＋）と位相（−）の波形
と組合せて使われ、各装置における相互接続手段動作用
のローカルタイミング標準を形成する。すなわち、交信
路７８へ接続された各装置の相互接続手段は、時間及び
位相の信号からローカルの送受信クロンク信号ＴＣＬＫ
及びＰＣＬにをそれぞれ発生する。更に、ライン１０２
を介して送られるＳＴＦ信号は後述するごとくローカル
装置の“ファーストセルフテスト”を可能にするのに使
われ、又ライン１０４を介して送られるＩ？ＥＳＥＴ信
号は、交信路に接続された装置を初期化（既知の状態へ
設定）する手段を与える。

“パワー”信号クラスのうぢ、ＡＣＬＯ及びＤＣＬＯは
それぞれライン１０４．１０６を介して送られ、システ
ム内におけるＡＣ及びＤＣの電源の状態をめるため各装
置でモニターされる。スペアライン１１０は将来の拡張
を可能とする。

ここに記す相互接続手段は、実施すべき交信の種類に固
有な一連の動作を実行することによって、所定装置間で
の交信を確立するという機能を果す。

各動作は一連のサイクルから成り、この間交信路に接続
された別の装置との所望の交信を有効とするために、各
種の情報エレメントが交信路上へ置かれ、又そこから受
信される。これらサイクルは、時間（＋）と時間（−）
クロック信号１２０．１２２及び位相（＋）と位相（−
）信号１２４．１２６をそれぞれ示した第３Ａ図を参照
すれば明らかなように、時間／位相クロックによって定
義される。これらの信号は、交信路に接続された１つの
マスタークロックによって発生される。信号は各装置の
相互接続手段によって受信され、それらによる情報の送
信と受信を制御するローカルなＴＣＬＫ、　ＰＣＬＫ信
号１２８．１３０をそれぞれ発生するのに使われる。

第３Ｂ図に示すごとく、上記のラインを介し情報を送受
信するように、多数の装置１４０．１４２等が交信路へ
並列に接続されている。これらの装置は、プリンタ、デ
ィスプレイ端末等の入／出力（Ｉｌｏ）装置又はプロセ
ッサ等の装置から成る。

交信路上における装置の物理的配置は重要でない。

同シく交信路に接続されたマスタークロック１４４が時
間／位相信号を発生し、これら信号はライン９４〜１０
０を介して各装置へ送られる。各相互接続手段は、ロー
カル送受信クロックＴＣＬＫ、　ＰＣＩＪをそれぞれ発
生するタイミング回路を有する０例えば、装置１４０は
フリップフロップ】４６を含み、そのＱ出力がＴＣＬＫ
を生ずる。フリップフロップはゲート１４８からセント
され、ライン９４がらの時間（＋）信号によってクロッ
クされる。ゲート１４Ｂはライン９８とＱ出力によって
動作可能となる。同様に、ローカルスレーブ受信クロッ
クが、受信した時間（＋）及び位相（−）信号がら発生
される。

第３Ｃ図に示すごとく、連続するＴＣＬに信号間の時間
が１サイクルを限定する。所望の情報交換を行うのに使
われる一連の連続サイクルを、ここで“トランザクショ
ン”と呼ぶ。各トランザクションの詳細な特性はそれに
よって実施される動作に従って変るが、各トランザクシ
ョンは一般に次のサイクルから成る；コマンド／アドレ
スサイクル；埋込み調停サイクル；及び通常“データ”
サイクルと称される１つ以上の追加サイクル。図示する
目的としてのみ、２つのデータサイクルを第３Ｃ図に示
す、一般に、情報はＴＣＬＫの先端で交信路７８上に置
かれ、同一サイクルのＲＣＬＫ中に装置の相互接続手段
ヘラッチされる。

各相互接続手段によって実施される調停機能の状態ダイ
アダラムを第３Ｄ図に示す。装置中のあるエレメントが
その装置に第３Ｄ図中ＲＥＱで示したトランザクション
を開始せしめようとするまで、調停機能はアイドル状態
１５０にとどまる。

開始せしめると、ＮＯＡＩ？Ｂラインを調べることによ
って、交信路７８へ調停信号を自由に送出できるかどう
かを相互接続手段が決定する。Ｎｏ　ＡＩ？Ｂが送出さ
れている間、調停機能はアイドル状態にとどまっていな
゛ければいけない。しかし、ＮＯ＾ＲＢが取消されるや
否や、ＲＥＱが依然送出されているとして、装置は次の
サイクルで調停を行う。こうした条件下で装置は調停状
態１５２へ入り、そこで交信路へのアクセスをめている
別の装置との調停が成される。調停の方法を次に詳しく
説明する。

調停で敗けた装置はアイドル状態１５０へ戻り、ＲＥＱ
が送出されている限り、その状態から再び調停をめられ
る。一方、調停に勝った装置はカレントマスター状［（
ＢＳＹが取消されている場合）又はベンディングマスタ
ー状Ｍ（ＢＳＹが主張されている場合）へ入る。ベンデ
ィングマスターはＢＳＹが送出されている間そのままに
とどまり、ＢＳＹの取消しでカレントマスターとなる。

相互接続によって与えられる各トランザクションの一連
動作を説明する前に、制御、応答及び情報伝達クラス信
号自体についてもっと理解を深める方が役に立つであろ
う。これらの信号は実質上、全てのトランザクションに
共通だからである。

′　言”　：ＮＯＡＲＢ、　ＢＳＹ ＮＯＡＲＢ信号が、調停の目的によるデータラインへの
アクセスを制御する。各装置は、Ｎｏ　ＡＲＢが前のサ
イクルで取消されているサイクルでのみ、交信路の使用
に関する調停を行える。相互接続の制御に入った装置（
“カレントマスター”）は、第１サイクルと最後と見込
まれるデータサイクルを除き、トランザクション全体を
通してＮｏ　ＡＲＢを主張する。トランザクション中の
最後と見込まれるデータサイクルは通常実際に最後のデ
ータサイクルである；但し後述するように、装置は一定
の条件下でトランザクションの終了を遅延できる。遅延
すると、最後のデータサイクルと見込まれても）たサイ
クルがもはやそうでなくなり、全てのデータが伝送され
る前に次のサイクルが続く。ベンディングマスターによ
っても、それがカレントマスターとなるまでＮｏ　ＡＲ
Ｂは送出されない。任意の一時において、最大限１個の
カレントマスターと１個のベンディングマスターが存在
する。

全ての調停装置による調停サイクルの間も、Ｎ０ＡＲＢ
は送出されない。埋込み調停サイクル中には、その旨の
送出がＮｏ　ＡＲＢの送出に加えてカレントマスターか
ら成される。アイドル調停サイクルの間、現在調停中の
装置の１つがカレントンスターとなるまで、調停装置に
よるＮｏ　ＡＲＢの送出が次の調停を排除する。

Ｎｏ　ＡＲＢは更に、スレーブが５ＴＡＬＬを送出して
いる全サイクル中及び最後を除く全てのデータサイクル
中、スレーブ装置（カレントマスターによって選ばれた
装置）によって送出される。又ＮＯＡＲＢは、相互接続
手段がその装置自身での処理に使われている特別モード
の間も、その装置により（ＢＳＹの主張と合せて）送出
される。これら特別モードの場合、その装置はＢＳＹと
Ｎｏ　ＡＲＢ以外の交゛信路用ラインを使用しない。ス
レーブとして選ばれる可能性があるため、装置はコマン
ド／アドレスサイクル中特別モードへ入ることが防止さ
れる。装置が特別モードで動作するのは、例えば、交イ
ε路の情報伝達クラスラインを用いる必要なく、相互接
続手段中のレジスタへアクセスするためである。又、カ
レントマスターがその通常の終了サイクルを越えてＮＯ
ＡＲＢの送出を続けられるようにし、交信路の制御を放
棄せずに一連のトランザクションを行えるようにするの
が望ましい。この点は、拡張された情報伝達サイクルを
可能とし、従って装置の利用可能なバンド中を有効に増
大できるため、高速装置にとって特に有用である。

ＢＳＹは、トランザクションが進行中であることを示す
。ＢＳＹはカレントマスターによって、最後と見込まれ
るデータサイクルの間を除き、トランザクション全体を
通じて送出される。又これは、トランザクションの進行
を遅らす必要のあるスレーブ装置（特定のメモリ位置へ
アクセスするのに追加の時間を必要とするメモリ装置等
）によっても送出される；この遅延は、５ＴＡＬＬ応答
コード（後述）と−緒にＢＳＹとＮＯ＾ＲＢを送出する
ことによって実行される。更に、最後を除く全データサ
イクル中もＢＳＹが送出される。次のトランザクション
のスタートを遅らせるため、又番ま上８己の特別モード
で動作しているとき、装置はＢＳＹの送出を延長するこ
ともできる。

ＢＳＹは各サイクルの終りに装置によって調べられ、取
消されると、ベンディングマスターが今度はそれを送出
して、カレントマスターとしての制御を行う。

第３Ｅ図は、本実施例で生し得るＢＳＹ及びＮ０Ａｏｔ
ｌｌｌｌｌラインのシーケンスを示す状態ダイアグラム
である。これは、交信路上における装置から装置への情
報交換を各信号が効率的に制御する方法を総合的に示す
ために用意された。

電源が投入されると、全ての装置がＮＯＡＲＢを送出し
く状態“Ａ“）、交信路がアイドル状態に入っていると
きは必ず、全装置がラインを放棄する（状態“Ｂ″）ま
で、いずれの装置によるアクセスも妨げる。これは全て
の装置に、必要に応じ電源投入時の初期化シーケンスを
完了する時間を与える。Ｎｏ　ＡＲＢが取消されて、状
態“Ｂ”に入ると、各装置は交信路の制御をめて自由に
競合できるようになる。ある装置がいったん調停に入る
と、状態“Ａ”へ再び戻り、“勝った”装置がコマンド
／アドレス状態“Ｃ”に入る。このコマンド／アドレス
サイクルは、取消状態から送出状態への過渡的なりＳＹ
の送出によってだけでな（、先のサイクルにおけるＮｏ
　ＡＲＢの送出とも関連して、全ての装置により認識さ
れることに特に注目されたい。Ｎｏ　ＡＲＢの監視は、
特別のモード状態をコマンド／アドレスとして無視する
装置にとって必要である。

コマンド／アドレス状態から状態“Ｄ”へ最初に入るこ
とは、トランザクションの埋込調停サイクルを意味して
いる。各装置がコード化マスターＩＤヲ監視して（“デ
ュアル・ラウンド・ロビン”モードの場合に）、それら
のダイナミック優先順位を更新するのがこのサイクルで
ある。゛トランザクションのデータ長に応じ、制御は以
後のサイクルでもその状態にとどまることができる。調
停が生じないと、マスター及びスレーブは最終的に交信
路の制御を放棄し、フローは再び状態“Ｂ”へ戻って、
再制御信号が取消される。しかし、もしベンディングマ
スターが存在すると、続いて状態Ｆに入り、ＮＯＡＲＢ
を送出する装置がこのサイクルでＢＳＹの取消しを通知
し、別の装置による調停を排除する決定（図中“バース
トモード”と示しである）がマスターによってなされて
いるかどうかに応じ、コマンド／アドレス状態“Ｃ”又
は““Ｇ″へ進む。状態”Ｇ”では、状態“Ｃ”と異な
りＮＯ＾ＲＢとＢＳＹが共に送出されていることを、コ
マンド／アドレス制御信号が示すことに注意されたい。

先行トランザクションがＢＳＹの送出によって延長され
、且つベンディングマスターが存在しないと、制御は状
態“Ｄ”から“Ｅ”へ進み、必要に応じ１以上のサイク
ル中状態“Ｅ”にとどまる。

ＢＳＹの送出が認められると、制御は１以上のサイクル
中この状態にとどまり、次いでアイドル状態“Ｂ”へ戻
って、その後の伝送のために交信路を放棄する。

上記のごとく、１つの特定装置が別の装置によリスレー
プとして選ばれるのを望んでいないと、動作の特別モー
ドがその代りとして制御を１以上のサイクルの開状態“
Ｄ″へ戻らせる。ＢＳＹとＮＯＡＲＢの同時取消しが再
び制御を状態“Ｂ”、つまりアイドル状態へ戻す。

従って図面は、ＮＯ＾ＲＢとＢＳＹの共同動作が交信路
上における制御交換及び情報伝達の秩序だった流れを調
整することを示している。

応”信号：ＡＣＫ、ＮＯ＾ＣＫ、　５ＴＡＬＬ　、　Ｒ
ＥＴＲＹシステムの信頬度は、情報及びデータラインを
介した送信に対する応答をめることによって大巾に向上
される。一般に、応答は所定送信の正しく２サイクル後
に見込まれる。各装置用の応答コードが第６図に示して
あり、図中″０″ビットは主張（低レベル）、“ｌ”ビ
ットは“取消し”（高レベル）を示している。

ＡＣＫ応答は、送信が目的とした受信者による問題のな
い受信完了を意味する。全てのトランザクションについ
て、トランザクションの最初データサイクル中における
ＡＣＫの送出は、その２サイクル前に送られたコマンド
／アドレス情報の正しい受信（つまりパリティエラーな
し）を確認している。又、読取及びアイデント用トラン
ザクション中の最初のデータサイクルとその後のデータ
サイクルにおけるＡＣＫは、読取又はベクトルデータが
スレーブによって送出されていることも示す一方、書込
み用トランザクション中のＡＣＫは、スレーブの書込み
データを受取る準備が整っていることも示す。

Ｎｏ　ＡＣＫは、送受信における不良か、又はスレーブ
が選ばれてないことを意味している。ＡＣＫ。

Ｎｏ　ＡＣＫどちらもコマンドトランザクシラン及びデ
ータ送信に対する応答として可能である；後者の場合、
応答は最後のデータサイクルに続く２サイクルで生じ、
これら２ザイクルが次のトランザクションと同時に生じ
てもそうである。ＮＯＡＣには、応答ラインの欠陥状態
を示す。これは、何らか別のコードがそれに重複してい
る場合に定義される。

５ＴＡＬＬは、データサイクル中スレーブ装置によって
送出可能である。これは例えば、続取アクセス用の時間
を延長するか、あるいはトランザクション中にリフレッ
シュ又はエラー修正サイクル用の時間を入れるメモリに
よって使われる。又これは、メモリの書込バッファが一
杯の場合にマスターからのデータ送信を遅らせるメモリ
によっても使われる。別の交信路へ同期化する装置も、
５ＴＡＬＬを用いる。装置が自らをスレーブと認識して
いるかどうかのＡＣＫ又はＮｏ　ＡＣＫコマンドの確認
を遅らせるのにも、１つ以上の５ＴＡＬＬＳが使われる
。

ＲＥＴＲＹは、トランザクションに対し即応答できない
スレーブ装置によって送出される。例えばこれは、長い
内部初期化シーケンスを必要とする装置１別の交信路へ
のアクセスを待っている装置；及び後述するインターロ
ック読取コマンドでロックされたメモリ；によって使わ
れる。カレントマスターは、トランザクションを終了す
ることによって、スレーブのＲＥＴｌ？Ｙ応答に答える
。本実施例において、トランザクションの最初のデータ
サイクル後ＲＥＴＲＹは使われない。これは、相互接続
のロジックを簡単化する。１つ以上の５ＴＡＬＬＳ　が
ＲＥＴＲ’ｌ−の送出に先行し得る。

装置が交信路を独占するのを防ぐため、５ＴＡＬＬＲＥ
ＴＲＹ　、　Ｂ　Ｓ　Ｙ及びＮｏ　ＡＲＢの延長又は連
続的送出には制限が加えられる。

第４Ａ−Ｈ図は、相互接続手段によって与えられるトラ
ンザクションの固有な特性を詳しく示している。特に、
データを読書きするためのトランザクションじ絖取り”
、′キャシュ意図を持つ読取り”、“キャシュ意図を持
つインターロック読取り”、“書込み”、“キャシュ意
図を持つ書込み”、“キャシュ意図を持つ書込みマスク
”、及び“キャシュ意図を持つアンロック書込みマスク
”）；古くキャシュされたデータを無効にするトランザ
クション（“無効化“）、割込みを扱うトランザクショ
ン（“割込み”、“プロセンサ開割込み”、′識別”）
；装置によるトランザクション発生を停止するトランザ
クションピストンプ”）；及び多数の装置へ同時に情報
を送るトランザクションじブロードカスト”）；が詳し
く示しである。各図において、許容可能なＣＮＦ応答の
範囲が表わしてあり、図示の特定応答には点（・）が付
しである。又図示する目的としてのみ、２サイクルのデ
ータ伝送だけを含むものとして示しであるが、それより
少い又は多い数のサイクルも使用可能である。

ここに記すコマンドは、２種類に大別される；つまり単
一応答者コマンド（読取り用、書込み用コマンド及び′
識別“）とマルチ応答者コマンド（“ストップ゛、“無
効化”、“割込み”、”プロセス開割込み”及び°ブロ
ードカスト”）。多数の応答が同一ライン上に送出され
ている場合に応答の唯一の認識を保証するために、マル
チ応答者コマンドに対する可能な応答はＡＣＫとＮＯＡ
（Ｊに限定される。

゛　トーンザクジョン 第４Ａ図を参照すると、読取用トランザクションの特性
が詳しく示しである。このトランザクションは、“読取
り１コマンドだけでなく“キャシュ意図を持つ読取り“
及び“キャシュ意図を持つインターロック読取り”の両
コマンドも含む。これらコマンドの４ビフトコードが、
Ｉｆの相互接続手段によって使われる別のコマンド用コ
ードと共に第５Ａ図に示しである。同図中ダッシュ（−
）で示されているように、追加のコードを逐次加えられ
る。このトランザクションは、多数の連続サイクルから
成る；つまり、コマンド／アドレスサイクル１８０１埋
込み調停サイクル１８２及び多数のデータサイクル。図
示の目的としてのみ、トランザクションは２つのデータ
サイクル１８４．１８６を含むものとして示しである。

情報が送られる主ライン（第２図参照）はそれらの機能
的名称、すなわち情報ラインは＋（３：０）、データラ
インはＤ　（３１：　Ｏ）　、確認ラインはＣＮＦ　（
３：　Ｏ）、他のＮＯ＾ＲＢ、ＢＳＹ及びＰ（パリティ
）によってそれぞれ示されている。図面を解り易くする
ため、残りのライン（つまり時間、位相、ＳＴＦ、　Ｒ
［！Ｔｌ？Ｙ　。

＾ＣＬＯ１ＤＣＬＯ１ＢＡＤ及び５ＰＡＲＥ　＞は、ト
ランザクションの動作を理解するのに重要でないので、
第４図中省いである。

第４ａ図に示すごとく、読取用トランザクションのコマ
ンド／アドレスサイクル中に、４ビツトのコマンドコー
ドが情報ライン＋（３：Ｏ）上に置かれる。そのコマン
ドに関連して必要な追加のデータは、データラインＤ（
３１１）上に置かれる。すなわち、生ずべき伝送の長さ
を特定する２ビツトのデータ長コードが相互接続手段に
よってデータラインＤ（３１：３０）へ与えられる一方
、伝送を行うべき装置の“アドレス”がデータラインＤ
Ｃ２９：Ｏ）へ与えられる。これらの信号が現在相互接
続を制御している装置じカレントマスター゛）によって
該当ライン上へ送出されている事実は、第４Ａ図の該当
ブロック中“Ｍ″で示されている。所定の１ライン又は
１組のラインへのスレーブ装置による情報の送出は、第
４Ａ図中“Ｓ″で示しである。同様に”ＡＤ″、”ＡＡ
Ｄ”、”ＡＰＳ　”、”ＰＭ″　（つまりそれぞれ“全
装置”、“全調停装置”、“全潜在的スレーブ、“ベン
ディングマスター”）ハ、特定サイクル中に交信路の所
定ラインへ信号を送出できる他の各種装置を示している
。

アドレスは、読取り用または書込み用トランザクション
が生ずべき特定のストレージ位置を指示する１つの３０
ビツトワードから成る。アドレスの別々の１ブロツクが
各装置に割当てられる。ブロックの位置は、対応装置の
識別番号に基く。

コマンド／アドレスサイクルの間、カレントマスターが
第４Ａ図１５８で示すようにＮｏ　ＡＲＢを取消す。（
ここでの！ｌｌ論の目的上、信号は低レベルで“送出”
、高レベルで“取消し”と見なされる）。ＮＯ＾ＲＢの
取消しは、交信路の制御を望んでいる別の装置が次のサ
イクルでそのアクセスについて調停に入るのを可能とす
る。同時に、その装置はＢＳＹを送出して、現行トラン
ザクションが進行中、別の装置が交信路の制御を行うの
を防ぐ。

この時点で、カレントマスターからは何の信号もＣＮＦ
ラインも与えられない。但し、一連のトランザクション
の進行中、カレントマスターによるトランザクションの
間１つ以上の応答信号を別の装置によってＣＮＦライン
へ加えることができる。

同トランザクションの第２サイクルは調停サイクルから
成る。これはトランザクション内に含まれているので、
“埋込み”調停サイクルを称する。

トランザクション外で生じる調停は、“アイドル”調停
サイクルと称する。第４Ａ図の埋込み調停サイクル中、
カレントマスターがその識別番号（ＩＤ）を情報ライン
Ｉ（３：Ｏ）上に置（。このコードは前述のごとく、各
自の調停優先順位を更新するため、全ての装置によって
使われる。

又この時点で、交信路の使用をめている装置が、低優先
順位レベルラインＤ（３１１６）又は高優先順位レベル
ラインＤ（１５：Ｏ）へ各自の識別番号に応した１ビッ
ト信号を送出する。例えば、装置１１は高優先順位での
調停ならラインＤ（１１）へ、低優先順位での調停なら
ラインＤ（２７）へ信号を送出する。

装置が調停するレベルは、その調停モード及び先行マス
ターのＩＤによって決められる。本実施例において、調
停モードを特定装置の制御及び状態レジスタ、つまりＣ
３Ｒ（５：　４）（第７Ｃ図参照）のビット４．５によ
って定義される。ここで実施されているように、４つの
モード、つまり固定高優先順位、固定低優先順位、“デ
ュアル・ラウンド・ロビン”および調停不能が設けられ
ている。相互接続手段は、調停モードのビット５ＣＲ（
５：　４）を適切に設定することによって、これらのモ
ードを任意に混合させる。

高又は低いずれかの固定優先順位モードにおける調停の
場合、優先順位はトランザクションによって変更しない
。一方、“デュアル・ラウンド・ロビン”の場合、装置
の優先順位は上述のごとくトランザクション毎に変化す
る。特に、１デユアル・ラウンド・ロビン調停”モード
において、所定のトランザクション中装置は、そのＩＤ
番号が直前のトランザクションにおけるマスターのＩＤ
番号以下の場合、低優先順位レジスタ（つまりラインＤ
’（３１：　ｌ　６）上）で調停され、さもなければ高
優先順位レジスタ（つまりラインＤ〔１５：０〕）でｉ
１１律に入る。

第４Ａ図のトランザクションについて更に見ると、埋込
み調停サイクルの終りで、このサイクル中に調停に入り
その調停で勝った装置がベンディングマスターとなり、
第４Ａ図中点線で示すように、それがカレントマスター
となるまでＮｏ　ＡＲＢを送出する。これによって、ベ
ンディングマスターが交）ε路の制御を行うようになる
以前に、別の装置が引続いて交信路をめぐる調停に入り
、ことによってその制御を支配するのを防ぐ。

調停サイクルの後に、１つ以上のデータサイクルが続く
。図示の目的上、第４Ａ図は２つのデータサイクルだけ
を示している。前述のごとく、各トランザクションで伝
送されるべきデータの実際値、つまりトランザクション
によって利用されるデータサイクルの数は、コマンド／
アドレスサイクル中でビットＤ（３１：３０）によって
指定される。第４図に示した実施例において、データの
１〜４サイクル（ここで各サイクル毎に３２ビツト）が
１トランザクシヨンで送れる。勿論、データ長の指定で
もっと少いか多いビットを与えれば、より小又は大のデ
ータサイクル数、従ってトランザクションのサイクル数
を与えることができる。

第４Ａ図に示すごとく読取り用トランザクションの場合
、トランザクションによって要求されたデータはそのト
ランザクションがアドレスされたスレーブによって供給
される。このスレーブ装置は、メモリ装置又は入／出力
端末等その他の装置となる。別の場合、選択された装置
によっては、そのデータをデータサイクル中にデータラ
インＤ（３１：Ｏ）上に送出する。この時装置は、デー
タの状態を指示するコードもライン＋（３：１）上に送
出する。例えばメモリ標準の場合、上記コードはそのデ
ータが、修正アルゴリズムを使わずに検索されたデータ
じ読取りデータ”と称す）か、データライン上へ送出さ
れる前に修正されたデータじ修正済読取りデータ”）と
称す）か、又は何らかの理由で信頗できないデータ（“
読取りデータ代用”）のいずれであるかを示せる。又状
態コードは、それらデータカテゴリーのそれぞれについ
て、データがキャシュ可能かどうかも示ず。′キャシュ
無用”機器の使用は、システムによって性能を大きく高
める。これらのコードを第５Ｂ図に示す。

第１のデータサイクル中、スレーブはマスターへライン
ＣＮＦ　（２：　０）を介して確認コードを戻し、これ
がマスターからのコマンド／アドレス情報の受信を確認
すると共に、スレーブの応答について更なる情報をマス
ターへ送る。従って、現行トランザクションにおける確
認信号の最初の送出は第１のデータサイクル中に、つま
りトランザクションが始まったコマンド／アドレスサイ
クルから２サイクル後に成される。第４Ａ図に示した読
取りトランザクションの場合、第１のデータサイクルで
可能な応答はＡＣＫ　（“アクルジ”）、Ｎｏ　ＡＣＫ
　（“アクルジ無し”）　、５ＴＡＬＬ及びＲＥＴＲＹ
である。これらは全トランザクションにほぼ共通してい
る。但し、特定のトランザクションに関連して後述する
幾つかの例外を除く。

一般に、第１データサイクル中におけるＡＣＫの送出は
、スレーブが要求された措置を取る能力つまり読取りデ
ータを戻す能力を持つことと共に、コマンド／アドレス
情報が正しく受信されたことを示す。一方、Ｎｏ　ＡＣ
Ｋの送出は、コマンド送信でのエラー又はスレーブが応
答する上での何らかの不能を示ず。５ＴＡＬＬの送出は
、スレーブが自からを調整しマスターによって要求され
た読取りデータを与えるためにトランザクションを延長
するのを可能とし、一方ＲＥＴＲＹの送出は、コマンド
に応答するのが現在不能なことを示し、その後にマスタ
ーが再びトライする要求を伴う。Ｒ１’１ＴＲＹは、ス
レーブの延長応答時間が長すぎ、−Ｃの５ＴＡＬＬ応答
を送出することによってトランザクションを過剰なサイ
クル数へ延長するのが望ましくないときに、適切に使わ
れる。

第４Ａ図には、ＡＣＫ応答（応答前は点（・）で表わす
）が示しである。応答がＮｏ　ＡＣＫなら、マスターに
よって取られる措置がＡＣＨに対して取られるのと異り
、マスターは例えば限定された回数でトランザクション
を繰り返したり、割込みを要求したりする。５ＴＡＬＬ
応答はＡＣＫ応答と同様だが、要求データが戻される前
に、トランザクションが１以上の“ブランク”サイクル
（データライン上に有効データが存在しないサイクル）
だけ延長される。

第４Ａ図の第２つまり最後のデータサイクルは先行する
データサイクルと似ており、スレーブは要求データをラ
インＤ　（３１：　Ｏ）上に送出すると共に、データの
状態を示すコードをラインＩ（３：　０）へ送出する。

同時に、ＣＮＦ　（２：　Ｏ）上に確認信号を送出する
。しかし、第１データサイクルに対するスレーブの応答
と異り、スレーブはＡ　ＣＫ、　ＮＯＡＣＫ又は５ＴＡ
ＬＬによってのみ応答でき、ＲＥＴＲＹは送出しない。

又、第２データサイクルは第４Ａ図におけるトランザク
ションの最後のデータサイクルであるため、スレーブは
ＮＯＡＩ？ＢとＢＳＹの両方を送出する。読取データの
リターンが次のサイクルへ延ばされるように、スレーブ
が５ＴＡＬＬを送出してトランザクションを延長する場
合は、最後のデータサイクルが実際に生じるまで、スレ
ーブがＮｏ　ＡＩ？ＢとＢＳＹの送出を続ける。次いで
スレーブは、最後のデータサイクル中にＮｏ　ＡＲＢと
ＢＳＹを取消す。前述のごとく、ＢＳＹの取消しは次の
サイクルでベンディングマスターが交信路の制御を支配
するのを可能とし、一方スレープによるＮｏ　ＡＩ？Ｂ
の取消しは次の調停が交信路へのアクセスをめぐって生
ずるのを可能とする。

第２つまり最後のデータサイクルが完了すると、第４Ａ
図のトランザクションにおりる主な情報伝達機能は終了
する。しかし、データの正しい受信を確認することが尚
必要である。これは最後のデータサイクルに統く２サイ
クルの間に実施され、この間マスターがデータの受信に
該当した確認信号をＣＮＦ　（２：　Ｏ）に送出する。

図示のごとく、該当する確認はＡＣＫかＮＯＡＣＫであ
る。確認は最後のデータサイクルを越えて延長し、次の
トランザクションのコマンド／アドレス及び埋込み調停
サイ・タルと重複し得るごとに注意。次のトランザクシ
ョンにおいてその最初の２サイクル中確認エラーは使わ
れないので、エラーは生しない。

コマンド／アドレスサイクルの間、パリティがカレント
マスターによってラインＩ（３：Ｏ）、Ｄ（３１：０）
上へ発生され、全装置によってチェックされる。埋込み
調停サイクルの間は、ラインＩ（３：０）にだけマスタ
ーからパリティが発生され、全装置によってチェックさ
れる。データサイクルの間、パリティはスレーブからラ
インＩ（３：Ｏ）、Ｄ　（３１：ｏ〕へ発生され、カレ
ントマスターによってチェックされる。パリティエラー
という特定の結果は、エラーが生じた時のサイクル中に
伝送されていた情報の性質に依存する。

コマンド／アドレスサイクル中にパリティエラーを検知
する装置は選択に応答すべきでない；又それら装置は、
エラーフラグを立てることによってパリティエラーを示
し、割込み又はその他の措置を開始できる。

前述のごとく、“キャシュ意図を持つ読取り”コマンド
は読取りトランザクションと同じフォーマントを有する
。このコマンドはキャシュを備えり装置により、要求読
取データがマスターのキャシュに配置可能なことをスレ
ーブに指示する。このコマンドが後述の“無効化”コマ
ンドと組合せて使われると、キャシュ装置を含むシステ
ムで顕著な性能向上をもたらす。

インターロック読取りトランサクシ９ンも、読取りトラ
ンザクションと同じ同じフォーマントを有する。このト
ランザクションは共用データ構成で使われ、プロセッサ
及びその他のインテリジェント装置によるデータへの専
用アクセスを与える。

“インターロック読取り”コマンドを発するスレーブは
、指定されたストレージ位置に対応する１つ以上のイン
ターロックビットを有する。“インターロック読取り”
コマンドによってアクセスされると、スレーブはアドレ
スされた位置に対応する君亥当ピントをセットする。こ
れによって、そのビットがリセットされ所定位置をアン
ロックするまで、以後の“インターロック読取り”コマ
ンドがその位置へアクセスするのを防がれる。上記ビッ
トは、後述する“キャシュ意図を持っ書込マスクアンロ
ック”コマンドによって一般にリセットされる。１イン
ターロック読取り°コマンドは特に、読取り一変更−書
込み動作を与えるプロセッサを備えたシステムにおいて
、１インターロック読取り”コマンドを用いる調停装置
が上記動作の開始後だが終了前にデータへのアクセスか
ら排除されることを保証する点で有用である。インター
ロックされている間に、′インターロック読取り”によ
ってアドレスされたスレーブが、ＲＥＴＲＹを発する。

尚インターロックビットは、“インターロック読取り”
トランザクションがを効なとき、つまりマスターがスレ
ーブの読取データの正しい受信を確認したときにのみセ
ントされる。

入み用トランザクション 次に第４Ｂ図を参照すると、書込み用トランザクション
（“書込み”、“キャシュ意図を持つ書込み”、”キャ
シュ意図を持つ書込みマスク”及び“キャシュ意図を持
つ書込みマスクアンロツタ”として実行される）が詳し
く示しである。コマンド／アドレスサイクルから始まり
、カレントマスターがコマンド用の該当する４ビツトコ
ードを情報ラインｌ（３：Ｏ）上へ；データ伝送長を示
す２ビツトコードをデータラインＤ（３１：３０３上へ
；アドレスをデータラインＤ（２９：０）上へそれぞれ
置く。同時にカレントマスターは、ＢＳＹを送出して交
信バスの占拠状態を示し、又ＮＯＡＲＢを取消して直後
のサイクル中調停のためにデータラインを利用可能なこ
とを知らせる。

第２のサイクル中、カレントマスターはそのＩＤを情報
ラインＴ（３：０）上に置く。以後のトランザクション
について交信路の制御をめている装置が、その時データ
ライン上にある各自のＩＤと対応する１ビツトを送出す
る。前述のケースと同じく、送出は低優先順位レベルに
おける調停の場合低優先順位データラインＤ（３１：１
６３の一つで行われ、高優先順位レベルにおける調停の
場合高優先順位データラインＤ（１５：０）で行われる
。この時マスターはＢＳＹを送出し続け、又同時にマス
ターと調停に参加している装置はＮＯ＾ＲＢを送出する
。

第４Ｂ図に示した例では、第３．４サイクルがデータサ
イクルである。２つのデータサイクルを図示したが、コ
マンド／アドレスサイクルでラインＤ（３１：３０）に
指示された伝送長に基き、それより小または大のサイク
ルも使える。これらのサイクル中、マスターによって書
込まれているデータがデータラインＤ（２９：０）へ俟
えられる。情報ラインＩ（３：Ｏ）は、トランザクショ
ン中に書込まれるべき所定のバイトを指示するためデー
タサイクル中に書込みマスクを運ぶか（”書込みマスク
”トランザクションの場合）、又は“定義されない”　
じ書込み”及び“キャシュ意図を持つ書込み”両トラン
ザクションの場合）。

ラインＩ（３：０）の“定義されない”状態は、それら
のライン上のどんな情報もトランプクシ５ンの目的上各
装置によって無視されるべきことを意味している。

第１データサイクルの間、カレントマスターばＢＳＹと
Ｎｏ　ＡＲＢを送出し続ける。カレントマスターが最後
のデータサイクルと見込む第４データサイクルの間、カ
レントマスターはＢ　Ｓ　Ｙ　、！：ＮＯＡＲＢの両方
を取消し、受信路制御の秩序立った移行の準備を整える
。

トランザクションを延長するスレーブの能力を示すため
、第４サイクル（データ２）はスレーブによる５ＴＡＬ
Ｌの送出により遅らされたものとして示しである。これ
は例えば、その時点でスレーブが第２のデータワードを
受入れ不能なときに行われる。このサイクル中、スレー
ブはＢＳＹとＮ０ＡＲＢの両方を送出する。このトラン
ザクションにおける最終データサイクルはサイクル５で
ある。

このサイクルの間、マスターはデータ２を再送信するこ
とによって、Ｓ　Ｔ　Ａ　Ｌ’Ｌの送出に応答する。ス
レーブはＣＮＦラインへＡＣＫを送出する一方、ＢＳＹ
とＮＯ＾１１Ｂの両方を取消す、最後のデータサイクル
に続く２サイクルにおいて、スレーブはＡＣＫを送出し
続け、書込データの正しい受信を確認する。

書込み用トランザクションが交信路で生しると、回路に
接続され且つ内部キャシュメモリを存する装置は、書込
みコマンドのアドレス範囲内のいかなるキャシュデータ
も無効化する。“ヰ＋シュ意図を持つ読取り”コマンド
の場合と同じく、“キャシュ意図を持つ書込み”コマン
ドは“無効化”コマンドと共に使われると、一定のシス
テムにおいて性能上の顕著な利点をもたらす。

書込みマスクは、１つ以上の４ビット位置に送出された
ビットの存在によって、書込むべき対応する８ビツトバ
イトの選択を示す４ビツトコードである。つまりコード
ｆｏｏｌは、４バイト（３２ビツト）のうち（それぞれ
Ｄ　（７：　０）とＤ（３１：２４）と対応する）第１
及び第４バイトだけが書込まれるべきことを示している
。

“キャシュ意図を持つ書込みマスクアンロツタ”コマン
ドは“インターロック読取り”コマンドと一緒に使われ
、読取り一変更−書込み動作等不可分の動作を実行する
。

第４Ｂ図から明らかなごとく、書込み用トランザクショ
ンの間、パリティがそのトランザクションの全サイクル
中マスターによって発生される。

パリティは、コマンド／アドレス及び埋込み調停サイク
ルの間は全装置で、データサイクルの間はスレーブでチ
ェックされる。

車力ｊユ」トタ眠久之工ｌ 無効化トランザクションは、付属のキャシュメモリを有
するシステムによって使われる。これは一定条件下の装
置によって、別の装置のキャシュ中に存在する古いデー
タが使われないことを保証するために発せられる。第４
Ｃ図に示すごとく、このトランザクションのコマンド／
アドレスサイクルで、カレントマスターは無効化コマン
ドを情報ラインＩ（３：Ｏ）へ、又無効にされるべきデ
ータのスタートアドレスをデータラインＤ（２９：０〕
へ送出する。無効にすべきキャシュメモリ中の連続位置
の数は、ラインＤ（３１：３０）上のデータ長コードに
よって指示される。コマンド／アドレスサイクルの後に
、通常の埋込み調停サイクルと、情報が一切送られない
データサイクルとが続く。他のマルチ応答者コマンドと
同じく、指定された可能な応答はＡＣＫとＮｏ　ＡＣＫ
である。

割゛み　び　１トランザノシツン 割込みトランザクションを第４Ｄ図に示す、このトラン
ザクションの目的は、別の措置を行うため現在の活動を
中断する必要のあることを他の装Ｗ（一般にはプロセッ
サ）へ知らせることにある。

割込まれた装置はＩＤＥＮＴコマンドに応答し、割込み
ベクトルをめる。このベクトルは、必要な措置を与える
メモリ中に格納された割込みルーチンのアドレスに対す
るポインターとなる。

割込みトランザクションは、コマンド／アドレスサイク
ル、埋込み調停サイクル、及び情報が一切送られないデ
ータサイクルから成る。コマンド／アドレスサイクルの
間、割込みをめている装置によって、割込みコマンドコ
ードが情報ラインＩ（３：Ｑ）へ送出される。このサイ
クル中、割込みする装置も１つ以上の割込み優先順位レ
ヘ”ルをデータラインＤ（１９：１６）へ送出し、要求
されている処理の緊急度を確認する。又割込む装置も、
割込み目的マスクをデータラインＤ（１５：０〕上へ置
く。このマスクが、割込みの向けられるべき装置を指定
する。交信路上の全装置がそのマスクを受信する。マス
ク中に送出されたピントが装置のデコード化ＩＤに対応
していると、その装置が選択される。この装置は後に、
識別トランザクションで応答する。

割込みで選ばれた装置は、コマンド／アドレスサイクル
から２サイクル後にＡＣＫ信号を送ることによって応答
する。他の全てのマルチ応答者コマンドと同じく、ＡＣ
ＫとＮＯＡＣＫだけが許容された応答である。

割込み用に選ばれた装置は、割込ゐプロセスを完遂する
ため、次のトランザクションで割込み要求装置と交信す
ることが見込まれる。従って、各応答装置は各側込みレ
ベルに関するレコードを保持し、割込みが対応レベルで
受入れられたかどうかを示す。一般にこの“レコード”
は、フリップフロップ（以下割込みペンディングフリソ
プフロソブと呼ぶ）のフラグビットから成る。対応する
割込みの処理が終るまで、各ビットはセント状態にとど
まる。

第２．３サイクルは、前述した通常の埋込み調停サイク
ルと、情報は何ら送られないデータサイクルから成る。

確認は、マルチ応答者コマンドにとって可能な確認コー
ドの１つ、つまりＡＣＫかＮｏ　ＡＣＫによって成され
る。

第４図は識別トランザクションを示している。

このトランザクションは、割込みトランザクションに応
答して生ずる。コマンド／アドレスサイクルの間、カレ
ントマスターが、識別コマンドコードを情報ラインｌ（
３：Ｏ）へ、又処理されるべき１つ以上の割込みレベル
に対応したコードをデータラインＤ（１９：１６）へ送
出する。又、ＢＳＹも送出して、ＮＯＡＲＩＩを取消す
。その次のサイクルは、通常の埋込み調停サイクルであ
る。

次のサイクルで、カレントマスターはこの時点でデコー
ド化された形の自らのＩＤ番号をデータラインＤ（３１
：１６）へ再送出する。コマンド。

アドレスサイクルで指定された割込みレベルで処理を要
求する各装置は、デコード化マスター■Ｄと先に送られ
ていた割込み目的マスクと比較し、自らが識別コマンド
の向けられるべき装置の１つであるかどうかを決定する
。そうと決定されると、装置はその状態を、割込み調停
サイクルに参加している潜在的スレーブとして明示する
。デコード化マスター及び割込み調停両サイクルの間、
中断しているスレーブもＢＳＹとＮＯＡＲＢを送出する
。

又割込み調停サイクルの間、割込みベクトルを送るため
に調停中の装置は、各自のデコード化ＩＤ番号をデータ
ラインＤ（３１：３６）のうち該当する一方へ送出する
。調停は前述の方法で生じる。

つまり、最高優先順位（最低ＩＤ番号）を持つ装置が調
停に“勝ち”、スレーブとなる。次いでこのスレーブが
、割込ベクトルをデータラインへ送出する。このベクト
ルが、割込み処理ルーチンのスタートを識別する別のベ
クトルを含むメモリ中の位置を指し示す。同時に、スレ
ーブは情報ライン１（１０）上へ、読取りトランザクシ
ョン中にこれらライン上にデータ状態を読取データの状
態として示したのとほとんど同じ方法でベクトルの状態
を示すベクトル状態コードを送る。

前述のトランザクションにおけるのと同様、第１サイク
ルから最終見込みサイクルへのトランザクション中ＢＳ
Ｙ信号がマスターから送出されるー・方、埋込み調停サ
イクルから最終見込みサイクルまでの間Ｎｏ　ＡＲＢが
送出される。

Ａ　ＣＫ、　Ｎｏ　ＡＣＫ、　ＳＴ八しＬ及びＲＥＴＲ
Ｙが、識別コマンドに応答してスレーブから送出し得る
。この応答は、他の全てのトランザクションより２サイ
クル後のサイクル５で生ずる。ベクトルサイクルに続く
２サイクルの間、マスターがＡ　ＣＫ　ｆｉｔ認コード
を送出し、トランザクションの好首尾な完了を指示する
。識別コマンドのスレーブからのアクルジメントを受信
すると、マスターは割込みベクトルが送られた割込みレ
ベルに対応する割込みベンディングフリップフロップを
リセツトする。

スレーブが割込みベクトルの送信に対するマスターのア
クルジメントを受取らないと、スレーブは割込みトラン
ザクションを再送信する。

コマンド／アドレス又はデコード化マスター１０サイク
ルでパリティエラーを検知すると、その装置は割込み調
停サイクルに加わらない。

割込み調停サイクル中に調停に入ったが調停で負けた装
置は、割込みコマンドを再び発する必要がある。これに
よって、先に成された割込みのロスを防ぐ。

プロセッサ日割゛みトラｙＩｊ−ン”１７１プロセツサ
が１以上のプロナフサへの割込みをめていると、単純化
した形の割込みがマルチプロセッサ用に与えられる。第
４Ｆ図に示すプロセッサ開割込みトランザクションは、
コマンド／アドレスサイクル、埋込み調停サイクル、及
び情報が何ら送られないデータサイクルから成る。

本相互接続手段を示すための特定の実施例において、こ
のトランザクションは次の３レジスタを使用する一つま
りプロセッサ開割込みマスク、宛先及び発信地の各レジ
スタ２１２．２１４．２１６である。マスクレジスタは
、プロセッサ開割込みコマンドがそこから受取られるプ
ロセッサを識別するフィールドを含む。宛先レジスタは
、プロセッサ開割込みコマンドがそこへ指し向けられる
べきプロセッサを識別するフィールドを含む。発信地レ
ジスタは、プロセッサによって受信されるブロセノサ開
割込みトランザクションの発信地を識別するフィールド
を含む。

コマンド／アドレスサイクルの間、割込むプロセッサが
プロセッサ開割込みコマンドコードを情報ラインＩ（３
：Ｏ）に送出する。同時に、そのデコード化マスターｆ
ＤをデータラインＤ（３１：１６〕へ、宛先コードをデ
ータラインＤ（１５：Ｏ）へ（プロセッサ開割込み宛先
レジスタ等から）それぞれ送出する。次の埋込み調停サ
イクル中、割込むプロセッサがそのＩＤを情報ラインＩ
（３；０〕へ送出し、調停が通常通り進行する。

第３サイクルの間、コマンド／アドレスサイクルで送出
された宛先コードでアドレスされた装置が、デコード化
マスターＩＤをマスクレジスター内のマスクと比較し、
マスターが応答してよい装置であるかどうかを決定する
。そうなら、割込み装置の識別を維持するため、デコー
ド化マスターＩＤはプロセッサ開割込み発信地レジスタ
ー内に格納されるのが好ましい。これは後にプロセッサ
が、割込みトランザクションで成された割込みベクトル
を捜す際のオーバヘッドを節約する。許容されるスレー
ブの確認信号は、他のマルチ応答者コマンドと同じ＜　
ＡＣＫとＮｏ　ＡＣＫである。

ストップトランザクション ストップトランザクションを第４Ｇ図に示す。

これは、所定装置がスレーブとして応答し続けるのを許
容しながら、それら装置によるトランザクションのそれ
以上の発生を停止することによって、故障システムの診
断を容易化する。ストップトランザクションで選ばれた
装置は、すべてのベンディングマスター状態を中断し、
Ｎｏ　ＡＲＢを取消さねばならない。エラー診断を容易
化するため、かかる装置はストップトランザクションの
時点で存在するエラー状態に関連した一定の最小情報を
少くとも維持するのが好ましい。例えば、交信路エラー
レジスタ２０４　（第７Ｄ図）に含まれた情報は、その
後の解析用に維持されるのが望ましい。

コマンド／アドレスサイクルの間、スト・７ブトランザ
クシヨンを行うカレントマスターが該当コマンドを情報
ラインＩ（３：Ｏ）へ、宛先マスクをデータラインＤ（
３１：Ｏ）へ送出する。マスクは、セントされると停止
されるべき装置を識別する多数のビットから成る。コマ
ンド／アドレスサイクルの後に、通常の埋込み調停サイ
クルと、情報が何ら送られないデータサイクルが続く。

コマンド／アドレスサイクル中に送られた情報は、スト
ップトランザクションで選ばれた全装置によって２サイ
クル後に確認される。

ブロードカストトランザクション 第４Ｈ図に示すブロード力ストトランザクションハ、割
込みトランザクションのオーバヘットコストを避けなが
ら、交信路上の各装置へ重大な出来事を広く通知する便
利な手段を与える。このトランザクションのコマンド／
アドレスサイクル中、ブロードカストトランザクション
を開始するカレントマスターが８亥当コードを情報ライ
ン■　〔３：０〕へ、２ビツトのデータ長コードをデー
タラインＤ（３１：３０）へ送出する。同時に、宛先マ
スクをデータラインＤ（１５：０）上へ置く。このマズ
クが同トランザクションで選ばれる装置を指定する。例
えば、データライン２．３．５．９．１２．１３及び１
４に送出されたｌ”ビットは、ブロードカストの受信の
ため装置２．３．５．９．１２．１３及び１４を選ぶ。

コマンド／アドレスサイクルの後に通常の埋込み調停サ
イクルが続き、更にその後に１つ以上のデータサイクル
が続く。

図示の目的としてのみ、２つのデータサイクルが示しで
ある。データ自体は、マスターによってデータラインＤ
（３１：０）へ送出される。書込み用トランザクション
の場合と同じく、スレーブは２サイクル後にＡＣＫ又は
ＮＯＡＣにを発する。

ｙノ入久二獲足 第７Ａ図は、相互接続手段の本実施例に含まれるレジス
タファイルを示している。このファイルは、装置型式レ
ジスタ２００、制ｍ／状態レジスタ２０２、パスエラー
レジスタ２０４、エラー割込み制御レジスタ２０６、エ
ラーベクトルレジスタ２０８、割込み宛先レジスタ２１
０、プロセッサ開割込みマスクレジスタ２１２、プロセ
ッサ開割込み宛先レジスタ２１４、及びプロセッサ間割
込み発信元レジスタ２１６を含む。これらレジスタは、
３２ビツトのレジスタ（２００，２０４等）と１６ビツ
トのレジスタ（２０２，２０６，２０８，２１０，２１
２，２１４，２１６等）から成る。

装置型式レジスタ２００（第７Ｂ図）において、装置型
式用コードがレジスタの下位半分（ＤＴＰ（１５：　０
）　）に格納されている。装置型式は、システムの電源
投入時か又はその後のシステム初期化時にこのレジスタ
へ格納される。最適化、動的な再配置及びシステム構成
の目的上どんな装置がシステムに接続されているかをめ
るため、このレジスタはシステム中の別のエレメントか
らも間合せできる。修正コードフィールド（ＤＴＲ（３
１：　１６）　）が、装置型式レジスタの上位半分に設
けられている。

制御／状態レジスタ２０２は、装置及びそれに取付けら
れた相互接続手段内における各種条件の状態を示す多数
のビットを含む。又同レジスタは、交信路の制御調停で
使われる情報も格納している。

つまり、ビーノドＣ３Ｒ（３：　Ｏ）はコード化された
形の装置ＩＤを格納しており、これも電源投入時又はそ
の後の初期化時にレジスタへ格納される。

ビットＣ３Ｒ（５：　４）は、装置が調停に入る調停モ
ードを推定する。前述のごとくこのモードは、“デュア
ル・ラウンド・ロビン”、固定高、固定低及び調停不能
の各モードから成る。電源投入又はその後の初期化時に
、調停モードが“デュアル・ラウンド・ロビン”に設定
される。但しこのモードは、システムの動作中これらビ
・７トへ書込むことによって変更できる。

Ｃ３Ｒ（７）とＣ３Ｒ’（６）は、それぞれノ＼−ドエ
ラー割込み可能ピントとソフトエラー割込み可能ビット
である。これらはセントされると、ハードエラーサマリ
ピントＣ３Ｒ（１５）又はソフトエラーサマリビットＣ
３Ｒ（１４）がそれぞれセントされていれば必ず、装置
が割込みトランザクション（以後エラー割込みトランザ
クションと称す）を発生するのを可能とする。上記後者
の各ビットは、ハード又はソフトエラーがそれぞれ検知
されるとセットされる。“ハード”エラーとは、システ
ム内のデータの完全性に影響するエラーのことで、例え
ば、データ伝送中にデータラインで検知されるパリティ
エラーがそうでそう。一方”ソフト”エラーとは、シス
テム内のデータの完全性に影響しないエラーのことで、
例えば、埋込み調停サイクルの間に識別ラインＩ（３：
０）上で検知されたパリティエラーは装置による誤った
演算を生ずるが、交信路上のデータの完全性は損わない
。従って、これはソフトエラーである。

書込みペンディングアンロックビットＣ３Ｒ〔８〕は、
インターロック読取りトランザクションが装置によって
首尾よく送られたが、その後の“キャシュ意図を持った
書込みマスクアンロンク”コマンドがまだ送られてない
ことを示す。スタートセルフテストビットＣ’５Ｒ（１
０）は、それがセントされると、相互接続ロジックの動
作をチェックするセルフテストを開始する。セルフテス
ト状態ビットＣ３Ｒ（１１）は、ＳＴＳビットがセント
されてテストの支障ない完了を示す時点まで、つまりセ
ルフテストが支障なく完了するまで、リセント状態にと
どまっている。プローグビットｃｓＲ（１２）は、装置
がそのセルフテス１で不良を生じたをきセットされる。

初期化ピント装置〔１３〕は、システムの初期化に合わ
せて使われる。例えばこれは、装置が初期化を行ってい
る間の状態インジケータとして使われる。Ｃ３Ｒ（２３
：１６）は、相互接続手段の特定の設計を指定する。ビ
ｙ　トＣ３Ｒ（３１：２４）はここで使われない。

パスエラーレジスタ２０４は、システムの動作中に各種
のエラー状態を記録する。ゼロパリティエラービットＢ
ＥＲ（０）　、修正読取データビ・７）ＢＥＲ（１）及
びＩＤパリティエラービットＢＥＲ（２）がソフトエラ
ービットを記録する一方、残りのビットがハードエラー
を記録する。ゼロパリティエラービットは、Ｎｏ　ＡＩ
？ＢとＢＳＹが取消されている２サイクルシーケンス中
の第２サイクルノ間に正しくないパリティが検知される
とセットされる。修正読取データビットは、読取り用ト
ランザクションに応答して修正読取りデータ状態コ−ド
が受信されるとセントされる。ＩＤパリティエラービソ
トは、埋込み調停サイクルの間にコード化マスターＩＤ
を搬送するラインＩ（３：０）上でパリティエラーが検
知されるとセントされる。

不当確認エラービットＢＥＲ（１６）は、トランザクシ
ョン中における不当な確認コードの受信を示す。不在ア
ドレスビットＢＥＲ（１７）は、読取り又は書込みコマ
ンドに応答してＮｏ　ＡＣＫを受信するとセットされる
。バスタイムアウトビットＢＥＲ（１８）は、相互接続
の制御を支配するためベンディングマスターが所定サイ
クル数以上持ち続けるとセントされる。ここに記す実施
例では、４０９６サイクルのタイムアウトが使われてい
る。

５ＴＡＬＬタイムアウトビツトＢＥＲ（１９）は、所定
サイクル数以上応答（スレーブ）装置が応答ラインＣＮ
Ｆ　（２：　Ｏ）上に５ＴＡＬＬを送出するとセントさ
れる。本実施例において、遅れのタイムアウトは１２８
サイクル後に生ずる。ＲＥＴＲＹタイムアウトビットＢ
ＥＲ（２０）は、カレントマスターが交信中のスレーブ
から所定薮の連続するＲＥＴＲＹ応答を受取るとセント
される。本実施例において、このタイムアウトは１２８
個の連続するＲＥＴＲＹ応答に対してセントされる。

読取データ代用ビットＢＥＲ（２１）は、読取り用又は
識別トランザクション中に読取データ代用又は修正状態
コードを含むデータ状態が受信され且つこのサイクル中
にパリティエラーが存在しないとセットされる。スレー
ブパリティエラービットＢＥＲ（２２）は、書込み用又
はブロードカストトランザクションのデータサイクル中
にスレーブが交信路上でパリティエラーを検知するとセ
ットされる。コマンドパリティエラービットＢＥＲ〔２
３〕は、コマンド／アドレスサイクル中にパリティエラ
ーが検知されるとセントされる。

識別ベクトルエラーピントＢＥＲ（２４）は、マスター
識別トランザクションからのＡＣＫ以外の確認コードを
受信したスレーブによってセントされる。発信側故障中
ピントＢＥＲ（２５）は、ＳＰＥ、ＭＰＥ、ＣＰＥ又は
ＩＰＥピントの設定を住するサイクル中に装置がデー・
夕及び情報ライン（埋込み調停中は情報ラインだけ）へ
情報を送出し続けているとセットされる。インターロソ
クシーケンスエラービソトＢＥＲ（２６）は、対応スル
インターロック読取りトランザクションを先に送らずに
、マスターが書込みアンロックトランザクションを送っ
た場合にセットされる。マスターパリティエラービット
ＢＥＲ（２７）は、ラインＣＮＦ　（２：　０）上にＡ
ＣＫを有するデータサイクル中にマスターがパリティエ
ラーを検知するとセントされる。制御送信エラービット
ＢＥＲ〔２８〕は、装置がＮＯＡＲＢ、　Ｂ　Ｓ　Ｙ又
はＣＮＦの各ラインへ送出を試みている時、それらのラ
イン上で取消し状態を検知するとセットされる。最後に
、マスター送信チェックエラービットＢＥＲ〔２９〕は
、マスターがデータ、情報又はパリティの各ラインへ送
出し続けているデータがこれらのライン上に現在あるデ
ータと一致しない場合にセットされる。但し、埋込み調
停中におけるマスターＩＤの送出はチェックされない。

次に第７Ｅ図を参照すると、エラー割込み制御レジスタ
２０６の構成が詳しく示しである。パスエラーレジスタ
に１ビツトが七ノＩ・され且つ１亥当するエラー割込み
可能ビットが制御／状態レジスタにセントされるか、又
はフォースビットがエラー割込み制御レジスタにセント
されると、エラー割込みが生ずる。ビットＦ、ＩＣＲ（
１３：　２）はエラー割込みベクトルを含む。フォース
ビットＥＩＣＲ〔２０〕がセットされると、相互接続手
段がビットＥＩＣＩ＋　（１９：　１６）で指定された
レベルでエラー割込みトランザクションを生ずる。送り
ビットＥＩＣＲ（２１）は、エラー割込みが送られた後
セットされる。これがセントされると、このレジスタに
よるそれ以上の割込み発生が防がれる。このビットは、
エラー割込みに関する割込み調停が終るとりセントされ
る。割込み完了ビットＥＩＣＲ（２３）は、エラー割込
みベクトルが首尾よく送られるとセットされる。

割込み中止ピッ）ＥＩＣＲ（２４）は、エラー割込みト
ランザクションが首尾よくいかないとセットされる。

第７Ｆ図を参照すると、割込み宛先レジスタ２１０は、
前述のごとく発せられた割込みコマンドによ；てどの装
置が選ばれるべきかを指定する割込み宛先フィールドＩ
ＤＲ（１５：０）を含む。

プロセッサ開割込みマスクレジスタ２１２を第７Ｇ図に
示す。このレジスタは、プロセッサ開割込みがそこから
構成される装置を指定するマスクフィールドＩＩＭＲ（
３１：　１６）を含む。同じく、プロセッサ開割込み宛
先レジスタ２１４は、プロセッサ開割込みコマンドが指
し向けられるべき装置を指定する宛先フィールドＩＩＤ
Ｒ（１５：　０）を含む。最後にプロセッサ開割込み発
信元レジスタ２１６は、発信装置のＩＤがそのプロセッ
サ開割込みマスクレジスタ中のビットと一致するとして
、プロセッサ開割込みコマンドを送る装置のデコード化
ＩＤを格納する発信元識別フィールドＩ　ｌ３１１（３
１：１６）を含む。

２．１１　ロジックの　に日細な量゛■第８図は、ここ
に記す発明に基いた優先順位調停ロジックを示すブロッ
ク／ラインダイアグラムである。議論を解り易くするた
め、ロジ、りは正のロジックとして、つまり各信号が高
”かさもなければ存在しないで、入力が存在し、出力が
発生されているものとして示す。交信路上の信号は実際
は負のロジン、り、つまり“低“のとき存在するので、
各信号は第８図のロジックへ入る前にインバータに通さ
れたものと見なされるべきである。

サイクル制御器３００がライン７８中の制御ライン９０
．９２からＮｏ　ＡＲＢ、！：　Ｂ　Ｓ　Ｙ信号をそれ
ぞれ受信し、又ローカルタロツク信号ＴＣＬＫ、　ＲＣ
Ｌｌｔも受信する。これらの信号は、トランザクション
のスタートを決定するのに使われる。特に、ＮＯＡＲＢ
が送出されたサイクルに続＜　Ｂ　Ｓ　Ｙの送出を検知
することによってコマンド／アドレスサイクルにおける
検知に応答して、制御器３００は遅延信号ＩＡＲＢを発
生し、埋込み調停サイクルを決定する。

又制御器は、埋込み調停サイクルの継続中に送出（つま
り低）された調停サイクルを区切るのに使わる信号ＡＲ
Ｂ　（第７Ａ図では“＾ｒｂ’　）も発生する。

トランザクションを実行するためハスライン７８へのア
クセスをめる装置は、ハスライン７８のデータライン８
２を構成する２グループのラインの一方における各自の
ＩＤ番号に対応した単一ラインの専用を主張する。特に
装置は、高優先順位レベルでの調停に入るならライン中
高優先順位グループＤ（１５：Ｏ）の中の単一ラインを
専用し、又低優先順位レベルでの調停に入るならライン
中低優先順位グループＤ（３１：１６）の中の単一ライ
ンを専用する。装置のＩＤ番号が■Ｄレジスタ３０２か
らのこれらラインに与えられる。このレジスターは制御
／状態レジスタ（第７Ｃ図）のビットＣ３Ｒ（３：　Ｏ
）と同じか、又はそのレジスターから格納されるか、又
は電源投入時の装置のＩＤプラグから格納される別のレ
ジスタから成る。レジスタ３０２の実施態様に関わりな
く、これは対象装置のＩＤ番号を示す４ビツトコードを
含む。

レジスタ３０２の出力は４：１６デコーダ３０４に与え
られ、これが４ビツトコード（°コード化”ＩＤ）をラ
イン３０６へ加えられる１６中の１コード（“デコード
化”ＩＤ）へ変換する。これらライン３０６はマルチプ
レクサ３０８へ導かれ、マルチプレクサは更にライン３
０６、をエネーブル入力端３１０に加わるエネーブル信
号の状態に応じて高又は低優先順位データラインのグル
ープへ接続する。エネーブル人力３１０は、モード選択
３１２と比較器３１４によりＡＮＤゲー＋−３ｉｓ、３
１８、ＯＲゲート３２０．３２２を介して駆動される。

モード選択レジスタ３１２は、調停が生ずべきモードを
指定する。前述したように、指定されるモードは、固定
高優先順位における調停、“デュアル・ラウンド・ロビ
ン”ヘース又は誹）停不能”のうち１つである。これら
のモードを選択するには２ビツトコードが適している。

これらのピントは、制御／状態レジスタのビットＣ３Ｒ
（５：４）（第７Ｃ図）に格納される。従って、レジス
タ３１２は制御／状態レジスタのそれらのビットで構成
されてもよいし、又はそのレジスターの上記ビットから
格納されてもよい。

２；４デコーダ３２４が（コード化された）２ビツトの
バイナリ表示を（デコードされた）４中１の表示へ変換
し、これが１つ以上のゲート３１６．３１８．３２０及
び３２２へ加えられる。ライン３２６．３２８．３３０
及び３３２は、デコーダ３２４の出力がそれぞれ；調停
が生じないこと（“調停不能”）；固定低優先順位で調
停が生じること（”ＦＬ”）；固定高優先順位で調停が
生じること（“ＦＨ”）；又は６デユアル・ラウンド・
ロビン”ヘースで調停が生じるこ（！：（”ＲＲ’）を
示したときに付勢される。ライン３２６が付勢されると
、ドライバ３３４を消勢し、装置ＩＤのデータライン８
２への送信を防ぐ。これが生じると、装置はいずれの調
停にも加われない。ライン３２８が付勢されると、ＯＲ
ゲート３２２を介してマルチプレクサ３０８の低優先順
位３１０ｂをエネーブルし、ライン３０６中の１つに与
えられた優先順位送出信号をマルチプレクサの入力にお
いて低優先順位データラインＤ（３１：１６）の１つへ
切換える。同様に、ライン３３０が４−Ｊ勢されると、
マルチプレクサ３０８の人力３］Ｏａをエネーブルし、
ライン３０６の所定の１つをデータライン８２中の高優
先順位データラインＤ　（１５：０〕へ切換える。

“デュアル・ラウンド・ロビン”モードでの調停は、装
置のＩＤ番号と直前トランザクションにおけるカレント
マスターのＩＤ番号との比較を必要とする。これは、入
力ゲート３４８を介し１＾１？ＢとＲｃＬＯｃＫでクロ
ックされる受信レジスタ３４０によって行われる。

比較器３１４が、それ自身の装置（つまり比較器が含ま
れている装置）のＩＤを先行マスターのＩＤと比較する
。装置のＩＤが先行マスターのＩＤ以下だと、比較器３
１４はライン３１５を付勢し、マルチプレクサ３０８の
入力３１０ｂをエネーブルして、その装置の調停を低優
先順位のデータライン上で確立する。一方、装置の１０
が先行マスターのＩＤより大きいと、比較器３１４はラ
イン３１７を付勢し、ゲート３１８．３２２を介してマ
ルチプレクサ３０８の入力３１０ａをエネーブルし、こ
の装置の調停をデータライン８２中の高優先順位ライン
上で確立する。

第８図は、ある装置が調停に”勝った”と決定される方
法も示している。すなわち、相互接続手段中の使先順位
決定装置３８０が調停の勝ち／負は結果を決定する。受
信ドライバ３４１が、サイクル制御器３００からのＡＲ
Ｂ信号送出によってエネーブルされると、データライン
７８から調停サイクルビットパターンを受取る。ドライ
バ３４１の出力は、１６ライングループＤ（１５：Ｏｊ
、高優先順位上））Ｄ　（３１：１６）及び低優先順位
セットへ分割される。ラインＤ（１５１）とＤＣ３１：
１６）はそれぞれ、優先順位エンコーダ３７０．３７２
へ入力する。各優先順位エンコーダは、１６ビツトの入
カバターン中最高優先順位レベルを送出している装置の
コード化ＩＤを決定する回路を含み、調停サイクルの間
その結果をライン３６２へ出力する。

マルチプレクサ３６７は次のようにエネーブルされる。

信号３６４はＯＤＥＴＥＣＴ”で、これは調停サイクル
の間り白５：ｏ〕に送出されるべきビットがエンコーダ
３７０で検知されないと生ずる。信号３６４の送出は、
入力３６２ａのビットパターンを３６８へ導く。一方、
信号３６４の取消しは入力３６２ｂのビットパターンを
３６８へ出力する。これによって比較器３６６がエネー
ブルされ、装置自身のＩＤだけを最高優先順位のＩＤと
比較ず゛る。

そして比較器３６６の出力−ＯＲＡＲＢが次のように送
出される： ＋Ｄ３６Ｂ−当装置のＩＤ ＷＯＮ　ＡＲＢは、比較器３６６の入力がその他どんな
状態の場合にも取消される。従って、最高優先順位を持
と判断された１又は複数の装置だけが、その相互接続制
御器内で“調停勝利”信号を発生ずる。この信号が発生
されると、その装置は次のサイクルでベンディングマス
ターの状態を取り、カレントマスターとして次のトラン
ザクションの制御を支配するまでその状態を保つ。

効　果 以上から、交信路等限定された装備の制御をそれぞれめ
る一群の装置に優先順位を効率的に割当てるためのシス
テムが得られたことが明らかであろう。システム中の各
装置は、固定優先順位や１デユアル・ラウンド・ロビン
ゝモードを含め、異った優先順位モードで動作し得る。

これらのモードは、システム全体の性能を最適化するた
め、オペレーティングシステム又は装置自身によって変
更可能である。極で、極めて多様的なシステムが得られ
る。

又、各装置は、交信路に接続されている装置又はその制
御をめている装置の総数に関係な（、交通路の制御が許
容されるのかどうか及びそれがいつなのかを自ら決定で
き、交信路におけるその物理的配置は制限されない。こ
れは、すでに交信路へ接続されている装置を変更したり
、交信路そのものを変更する必要なく、装置の交信路へ
の追加又は除去を可能とする。

更に本システムは、必要な調停を行うのに、他の目的の
ために設けられた以外１本の追加ラインしか必要とせず
、従って現在の技術により単一集積回路上で相互接続手
段を実現するのを容易化する。この結果、相互に接続さ
れてデジタルコンピュータシステムを形成するコンビヱ
ータ装置間での交信を制御するための極めて経済的な制
御機構が得られる。

【図面の簡単な説明】

第１Ａ〜ＩＣ図はここに記す相互接続手段で実施される
各種プロセッサ及び装置構成のブロック／ラインダイア
グラム； 第２図は相互接続手段の信号構成を示す；第３Ａ〜３０
図は相互接続手段の特定実施例で使われる各種のタイミ
ング信号、ローカルタイミング信号が発生される方法、
及び相互接続手段に接続された装置間での“トランザク
ション“決定におけるそれら信号の使われ方を示す；第
３Ｄ図は調停機能のシーケンスを示す；第３Ｅ図はＢＳ
ＹとＮＯ＾ＲＢのシーケンスを示す；第４Ａ〜４Ｈ図は
相互接続手段で使われる各トランザクションの構造を示
すテーブル；第５Ａ図は相互接続手段のコマンドコード
を要約して示すテーブル、第５Ｂ図は相互接続手段のデ
ータ状況コードを要約して示すテーブル；第５Ｃ図は相
互接続手段のデータ長コードの要約図； 第６図は応答コード要約のテーブル； 第７Ａ〜７■図は相互接続手段で使われる基本レジスタ
セントのダイアグラムで、各レジスタ内における各種ビ
ットの特定使用例を示す図；及び第８図は相互接続手段
の調停機能を実施するためのロジック回路を示すブロッ
ク／ラインダイマグラムである。 図面の浄書（内容１．：ａにぴしり Ａ　１３ Ｆ／ｆ、　ｌ’ Ｆ／ｆＪ８ ８光取り（キャンユ意図ド庁つりリメリ、インターロッ
ク１髪収り）書込み（キヤ１図を丹つ畜１べみ、キャラ
５東図摂）畜蓼玖りアンロづ１込黴ヱズク）無効化 Ｆｉｇ、４Ｃ 冨り　込　ａ冑 Ｆｉｇ、４０ 識別 フ０ロ℃ス間別込み ストップ Ｆ／ｆ、　４に ブロードカスト Ｆ／ｇ、　４Ｈ コマンドコード データ状態コード Ｆ／ｇ、５Ｂ デ−タ状コード　局否コード Ｆ／ｆ、　６ 削込み宛先レジスター ３１　１６　Ｉｓ　２＋ＯＯ ３１１６１ｓ２１２　０ プ０ζツサ間割込み宛先レジスター ３１　１６　Ｉｓ　２１４　０ プロＣツサ間釣込みソースレジスター ３１　１６　Ｉｓ　２１６　０ ｒ−一ノーーー） 手　Ｍ　補　正　１１Ｆ（方式） ％式％ ３、補正をする者 事件との関係　出願人 ４、代理人 ５、補正命令の日付　昭和６０年１月２９日第１頁の続
き ０発　明　者　スチーブン　アール ジエンキンス アメリカ合衆国　マサチューセッツ州　アクトン　モへ
ガン　ロード　２１

Claims (1)

1. 【特許請求の範囲】 １、　データ処理システム内で交信路の別の装置へ接続
   した装置で、相互間の交信のため上記装置間で選択を行
   う手段を各装置に備えたものにおいて、上記手段が、 Ａ、　上記装置を相互接続する交信路の別々の路上にデ
   ータ及び制御信号を送出する手段；Ｂ、　コマンド／ア
   ドレスサイクルと交信路を介し所定のシーケンスで情報
   を送るための少なくとも１つのデータサイクルとから成
   るトランザクションを形成する複数の連続サイクルを決
   定するため、上記制御路の信号に応答する手段； Ｃ０次のトランザクションの制御を所定の装置へ許容す
   るため上記装置間での優先順位を確立すべく、各装置に
   識別番号を割当てる手段；Ｄ、　次のトランザクション
   の制御を所定の装置へ許容するため上記装置間での優先
   順位を確立すべく、トランザクションの間交信路を制御
   する装置の識別に応答する手段； Ｅ、　次のトランザクションにおける交信路の制御を要
   求するため、上記優先順位に従い上記データ路へ信号を
   送出する手段；及び Ｆ、所定時に最高優先順位を送出する装置によって次の
   トランザクションにおける交信路の制御が支配されるべ
   く、少くとも１つの装置で自己選択信号を発生するため
   、上記データ路上の上記優先順位信号の送出に応答する
   手段；を備えている装置。 ２、　前記優先順位がユーザによって割当てられた識別
   番号によって確立される特許請求の範囲第１項記載の装
   置。 ３、・前記識別番号が装置アドレスの一部を形成する特
   許請求の範囲第２項記載の装置。 ４、　上記装置が調停のためそこに入るべき複数の異な
   った調停モードの１つを確立するモード選沢手段を含む
   特許請求の範囲第２項記載の装置。 ５．　前記モード選択手段が、上記装置が調停のために
   入るべきモードを変えるため、システム内の１つ以上の
   装置へアクセス可能で且つそれらによって変更可能なデ
   ータストレージレジスタを備えた特許請求の範囲第４項
   記載の装置。 ６、　システム内の所定条件に応じ、上記装置の調停優
   先順位を少くとも２つの異った優先順位間で切換えるた
   めの手段を備えた特許請求の範囲第２項記載の装置。 ７、　前記優先順位切換手段が、次のトランザクション
   の優先順位レベルを選択するため、直前トランザクショ
   ンの優先順位に応答する手段を備えた特許請求の範囲第
   ６項記載の装置。 ８、前記優先順位切換手段が、直前トランザクションを
   制御する装置の優先順位よりその優先順位が低いときは
   必ず、高優先順位レベルにある調停装置の優先順位を送
   出し、そうでなければ低優先順位レベルにある調停装置
   の優先順位を送出する手段を備えた特許請求の範囲第７
   項記載の装置。 ９．１１１　上記装置が調停サイクルに参加していると
   きは必ず、少くとも２つの異った優先順位レベルのうち
   一方にある装置の優先順位を送出する手段；及び （２）　所定時にどの調停優先順位レベルで装置が調停
   に入れるかの決定を行う少くとも複数の調停動作モード
   のうちの１つを確立する手段；を備えた特許請求の範囲
   第１項記載の装置。 １０、　システム内の装置によってアドレス可能である
   と共に変更可能であり、更に上記装置の調停モードを決
   定する情報を記憶するストレージレジスタを備えた特許
   請求の範囲第９項記載の装置。 １１、少くとも前記装置の優先順位が所定レベルに固定
   されている第１の優先順位モード及び装置の優先順位が
   システムの動作中ダイナミックに変化可能な第２の優先
   順位モードにおいて、装置による優先順位の送出を行う
   手段を備えた特許請求の範囲第１０項記載の装置。 １２、前記第１の優先順位モードが少くとも２つの異っ
   た固定優先順位レベルでの動作を含む特許請求の範囲第
   １１項記載の装置。 １３、相互間での交信のため複数の装置を相互に接続す
   る相互接続手段であって、 ＾、接続された各装置間でユーザデータ、制御情報及び
   その他の情報を送るため装置を接続する少くとも第１、
   第２及び第３の路からなる交信路を限定する手段； Ｂ、　その間上記交信路を介して情報が送信可能な連続
   する複数のサイクルの形から成るトランザクションシー
   ケンスを確立する手段；Ｃ交信路へ接続された装置によ
   る交信路へのアクセスを制御するため各装置に設けられ
   た手段で、 （１）交信路へ接続されるべき各装置へ識別番号を割当
   てる手段； （２）各トランザクションの所定サイクル中、交信路へ
   のアクセスをめている各装置の識別番号をめる信号を上
   記データ路へ送出する手段； （３）識別番号の送出に応じ、所定のトランザクション
   牛歩くとも１つの装置がその識別番号を送出しているこ
   とを示す選択信号を与える手段；及び （４）上記選択信号に応答し、次のトランザクションの
   間交信路の制御を最高優先順位の装置にまかす手段； を備えた相互接続手段。 １４、現行トランザクションで交信路の制御を支配して
   いる装置の識別番号に応答し、次のトランザクションに
   おいて選択された装置の優先順位を決定する手段を更に
   備えた特許請求の範囲第１項記載の装置。 １５、前記優先権確立手段が、 （１）識別番号送出サイクルの間、現在交信路を制御し
   ている装置を示す装置識別番号を送信する手段； （２）　次のトランザクションまで上記の装置識別番号
   を記憶する手段；及び （３）　交信路に接続された装置のうち少くとも１つの
   優先順位を、装置に対応した識別番号と記憶されている
   識別番号との関係に基いて決定する手段； を備えた特許請求の範囲第１４項に記載の装置相互接続
   手段。 １６、プログラムの実行中、選択的に変更可能な複数の
   優先順位モードの１つで各装置の優先順位を確立するた
   めの手段をそれぞれの装置内に更に備えた特許請求の範
   囲第１５項記載の装置相互接続手段。 １７、前記優先順位モード選択手段が、装置の優先順位
   モードを識別するデータフラグを記憶するためのモード
   制御レジスタを備えた特許請求の範囲第１６項記載の装
   置相互接続手段。 １８、データ処理システム内で他の装置と接続され、通
   信路を介した別の装置との交信を制御するための手段を
   内部に備えた装置において、上記手段が、 Ａ、　交信路に接続された装置間で情報及びデータ信号
   を送信するため、通信路内に別々の路を限定する手段； Ｂ、）ランザクジョン中各種の形の情報を送信するため
   、連続時間の固定した複数の連続サイクルから成る交信
   トランザクションを確立する手段； Ｃ１上記トランザクションの第１サイクル中、実行され
   ているトランザクションの種類を特徴付けるコマンドを
   上記情報路へ送出する手段；及び り、　上記トランザクションの第２サイクル中、上記コ
   マンドを送出する装置を識別する信号を上記情報路へ送
   信する手段； を備えた装置。 １９、前記第２サイクル中に、次のトランザクションで
   コマンドを送出しようとしている各装置を識別する信号
   を前記データ路へ送信する手段を備えた特許請求の範囲
   第１８項記載の装置。 ２０、前記第１サイクル中に、トランザクションに参加
   すべき装置のアドレスを識別する信号を前記データ路へ
   送出する手段を備えた特許請求の範囲第１９項記載の装
   置。 ２１　前記トランザクションのデータサイクル中に、デ
   ータ路上で同時に送信されているデータの所定特性を限
   定する信号を情報路へ送出する手段を備えた特許請求の
   範囲第２０項記載の装置。 ２２、前記トランザクションのデータサイクル中に、第
   １サイクルでデータ路上のアドレスによって指定された
   別の装置により前記装置へ戻されるデータの状態を識別
   する信号を情報路へ送出する手段を備えた特許請求の範
   囲第２１項記載の装置。 ２３、データサイクル中に、第１サイクルでデータライ
   ン上のアドレス信号によって指定された位置へ書込まれ
   るべき１以上のバイトを選択する信号を情報路へ送出す
   る手段を備えた特許請求の範囲第２２項記載の装置。