JPH04184217A

JPH04184217A - 高分解能位置検出器

Info

Publication number: JPH04184217A
Application number: JP31265090A
Authority: JP
Inventors: Tetsuro Sakano; 哲朗坂野; Takayuki Sato; 貴之佐藤
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 1990-11-20
Filing date: 1990-11-20
Publication date: 1992-07-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、回転軸の回転位置や移動体の移動位置を検出
する位置検出器に関する。

従来の技術従来の位置検出器は、光学的若しくは磁気的にコードが
付されたコード板を回転軸若しくは移動体に取り付け、
該コード板のコードを検出する検出回路を設け、上記回
転軸、移動体が移動することによって上記検出回路から
発生する９０度位相差のある正弦波信号を波形整形器で
矩形波に整形し、該矩形波の立ち上がり、立ち下がりを
カウンタで計数することによって正弦波１周期内を４分
割した単位で上記回転軸若しくは移動体の位置を検出す
るようにしている。

また、上記９０度位相差のある正弦波ｓｉｎθ。

ｃｏｓθの値を縦軸、横軸に取り、リサジュー図形を描
かせると円を描くことになるので、この２つの正弦波ｓ
ｉｎθ、ｃｏｓθの値より、正弦波１サイクル中の回転
角が分かることになる。そこで、この２つの正弦波の値
によって正弦波１サイクルの内挿位置信号に基づいて位
置を検出するものも公知である。

発明が解決しようとする課題正弦波信号を！形波に波形整形し、この矩形波の立ち上
がり、立ち下がり、をカウントして正弦波１周期内を４
分割した単位で位置を検出する場合で、分解能を上げよ
うとすると、正弦波の波長を短いものにしなければなら
ない。しかし、波長を短くしようとすれば、コード板の
コード配列を短い幅にしなければならず、コード板の作
成が非常に困難になり、短い正弦波波形を作ることは非
常に困難である。

さらに、従来の位置検出器では、−変電源を切ると位置
情報が失われ、電源を再度投入したとき、正しい位置情
報を得ることができないという問題もあった。

そこで、本発明の目的は、コード板のコード配列を変え
ることなく高分解能の位置検出器を提供することにある
。さらに、電源を切っても、位置情報が失われない位置
検出器を提供することにある。

課題を解決するための手段検出回路によって光学的若しくは磁気的にコードを形成
したコード板の移動により９０度位相差のある二つの正
弦波信号を検出してコード板の移動位置を検出する位置
検出器において、本発明は、上記各正弦波を波形整形回
路で波形整形して矩形波に変換し、上記矩形波をカウン
タで計数し、上記二つの正弦波より正弦波１サイクル内
の内挿位置を内挿位置検出手段で検出し、上記カウンタ
の値と上記内挿検出手段で検出された内挿位置から合成
位置検出手段によって高分解能の位置を検出するように
した。

特に、タイミングパルス発生器を設け１、該タイミング
パルス発生器から出力されるタイミングパルスに同期し
て上記カウンタの値をラッチするラッチ回路と、上記２
つの正弦波信号をサンプルホールドするサンプルホール
ド回路とを設け、該サンプルホールド回路の出力をアナ
ログ／ディジタル変換器でディジタル信号に変換し、該
アナログ／ディジタル変換器の出力によって内挿位置検
出手段で正弦波１周期内の内挿位置を検出し、カウンタ
値と検出された内挿位置から高分解能の位置を求めるよ
うにした。

さらに、９０度位相差のある矩形波の立ち上がり、立ち
下がりを上記カウンタで計数する場合には、上記合成位
置検出手段は上記カウンタの下位２ビットで示される値
が「０」で上記内挿位置が設定された値以上のときには
、上記カウンタの下位２ビット以外のビットで示される
値から「１」減じた値と上記内挿位置を合成して位置を
検出し、上記カウンタの下位２ビットで示される値が「
３」で上記内挿位置が設定された値以下のときには、上
記カウンタの下位２ビット以外のビットで示される値に
「１」加算した値と上記内挿位置を合成して位置を検出
し、他の場合には上記カウンタの値と上記内挿位置を合
成して位置を検出するようにし、内挿位置とカウンタで
の計数位置とのずれを補正するようにした。

また、内挿位置を求める基準となる正弦波を整形した矩
形波の立ち上がり、立ち下がりを上記カウンタで計数す
る場合には、上記合成位置検出手段は上記カウンタの下
位１ビットで示される値が「０」で上記内挿位置が設定
された値以上のときには、上記カウンタの下位１ビット
以外のビットで示される値から「１」減じた値と上記内
挿位置とを合成して位置を検出し、上記カウンタの下位
１ビットで示される値が「１」で上記内挿位置が設定さ
れた値以下のときには、上記カウンタの下位１ビット以
外のビットで示される値に「１」加算した値と上記内挿
位置とを合成して位置を検出し、他の場合には上記カウ
ンタの値と上記内挿位置を合成して位置を検出するよう
にし、内挿位置とカウンタでの計数位置戸のずれを補正
するようにした。

さらに、上記検出回路、波形整形回路およびカウンタを
バッテリバックアップして、電源停止中でも位置を検出
するようにした。

作　　　　用検出回路から出力される正弦波の数は上記カウンタで計
数され、該正弦波内の内挿位置は上記内挿位置検出手段
で検出し、このカウンタの値と検出された内挿位置によ
って高い分解能の位置を検出する。さらに、９０度位相
差のある矩形波の立ち上がり、立ち下がりを上記カウン
タで計数するようにした場合には、上記合成位置検出手
段は上記カウンタの下位２ビットで示される値が「０」
で上記内挿位置が設定された値以上のときには、上記カ
ウンタの下位２ビット以外のビ・ソトで示される値から
「１」減じた値と上記内挿位置を合成して位置を検出し
、上記カウンタの下位２ビットで示される値が「３」で
上記内挿位置が設定された値以下のときには、上記カウ
ンタの下位２ビット以外のビットで示される値に「１」
加算した値と上記内挿位置を合成して位置を検出し、他
の場合には上記カウンタの値と上記内挿位置を合成して
位置を検出することにより、また、内挿位置を求める基
準となる１つの正弦波を整形した矩形波の立ち上がり、
立ち下がりを上記カウンタで計数する場合には上記合成
位置検出手段は上記カウンタの下位１ビットで示される
値が「０」で上記内挿位置が設定された値以上のときに
は、上記カウンタの下位１ビット以外のビットで示され
る値から「１」減じた値と上記内挿位置とを合成して位
置を検出し、上記カウンタの下位１ビットで示される値
が「３」で上記内挿位置が設定された値以下のときには
、上記カウンタの下位１ビット以外のビットで示される
値に「１」加算した値と上記内挿位置合成して位置を検
出し、他の場合には上記カウンタの値と上記内挿位置を
合成して位置を検出するようにし、内挿位置とカウンタ
での計数位置とのずれを補正して位置を検出する。

また、上記検出回路、波形整形回路およびカウンタをバ
ッテリバックアップすることによって電源停止時におい
ても、位置を検出するようにしている。

実施例第１図は本発明の一実施例のブロック図である。

第１図中、１はコード板で、該コード板１は回転軸等に
固着され、回転軸が回転することによってコード板１も
回転し、このコード板１に配設されたコードを検出する
検出回路２からは従来の位置検出器と同様に、９０度位
相差があるＡ相、Ｂ相の正弦波（疑似正弦波）ｓｉｎθ
、ｃｏｓθを出力する。この２つの正弦波は波形整形回
路３で矩形波に整形され、カウンタ４でこのＡ相、Ｂ相
の矩形波のエツジ、すなわち、立ち上がり、立ち下がり
が計数される。そして、タイミングパルス発生器８から
出力されるタイミングパルスによって該カウンタ４の計
数値はラッチ回路５にラッチされるようになっている。

一方、上記Ａ相、Ｂ相の正弦波はタイミングパルス発生
器８から出力されるタイミングパルスによってサンプル
ホールド回路６でサンプルホールドされ、このサンプル
ホールドされたＡ相、Ｂ相の値は、アナログ／ディジタ
ル変換器（Ａ／Ｄ変換器）７でディジタル値に変換され
る。

上記検出回路２、波形整形回路３、カウンタ４はバッテ
リバックアップされており、電源がＯＦＦになっても、
コード板１の回転を検出できるようになっている。その
ため、電源がＯＦＦの状態で回転軸が回転してもカウン
タ４は回転位置を検出しており、電源復旧時にはこのカ
ウンタ４の値とＡ相、Ｂ相の信号によって得られる内挿
位置によって正確に位置を検出できるようになっている
。

１０は本実施例において内挿位置検出手段および合成位
置検出手段を構成するマイクロコンピュータで、１１は
プロセッサ（ＣＰＵ）、１２は上記ラッチ回路５の出力
を入力する入力回路、１３は上記Ａ／Ｄ変換器７の出力
を入力する入力回路、１４は出力回路、１５は該プロセ
ッサ１１が実施するプログラムや後述するＡ相、Ｂ相の
値より正弦波１周期内の内挿位置を割り出すためのテー
ブル等を記憶するＲＯＭ、および各種演算データの一時
記憶等に利用されるＲＡＭ等で構成されたメモリであり
、これら要素１１．１２．１３．１４゜１５はバス１６
で接続されている。

回転軸およびコード板１が回転し、検出回路２゛　　か
らＡ相、Ｂ相の正弦波信号が出力されると、該各信号は
波形整形回路３で波形整形され矩形波に変換され、この
各矩形波のエツジがカウンタ４で計数されることになる
。そのため、カウンタ４は正弦波１サイクルで４パルス
を計数することになり、１サイクルを４倍の値で検出す
ることになる。

一方、サンプルホールド回路６はタイミングパルス発生
器８からのタイミングパルスによってＡ相、Ｂ相の正弦
波をサンプルホールドしＡ／Ｄ変換器７がこのホールド
値をディジタル値に変換し出力する。また、タイミング
パルスはラッチ回路５にも入力され、上記カウンタ４の
値をラッチしその値を出力する。その結果、同期してカ
ウンタ４およびＡ相、Ｂ相のサンプルホールド値を検出
し入力回路１２．１３に出力するようになる。

Ａ相、Ｂ相の正弦波信号は９０度位相差がある。

そのため、例えばＡ相の正弦波の値を横軸、Ｂ相の正弦
波の値を縦軸に取ってリサジュー図形を描かせると円と
なり、Ａ相、Ｂ相の正弦波の値の組み合わせは正弦波１
サイクル内の位相位置を表すことになる。そこで、正弦
波１サイクルの３６０度をＬ分割し、各Ａ相、Ｂ相の値
の組み合わせに応じて分割位置をメモリ１５のＲＯＭ内
に記憶させておき、Ａ相、Ｂ相の値に応じてメモリ１５
から読み出すことによって、１サイクルを分割した位置
、すなわち内挿位置を検出することができる。

若しくは、従来から行われているニュートン法によって
Ａ相、Ｂ相の値から、１サイクル内の内挿位置を演算す
ることもできる。本実施例では、このニュートン法によ
って内挿位置を演算するようにしている。

本実施例においては、カウンタ４で正弦波の１／４サイ
クル毎計数し、Ａ相、Ｂ相の値より正弦波１サイクルの
内挿位置Ｍを求めて、カウンタの計数値と内挿位置Ｍを
合成して高分解能の位置を検出するようにしているもの
であるが、上記カウンタの下位２ビットをＮＬｌそれ以
外の上位のビットをＮＩＩとすると、下位２ビットが０
〜３まで、変化する間は、正弦波１サイクル内であり、
下位２ビット以外の上位ビットの値によって正弦波の数
を示すことになる。一方、内挿位１１Ｍは正弦波１サイ
クル内をＬに分割した位置を示すことになるので、上記
カウンタの下位２ビット以外の上位ビットの値で示され
る値と内挿位［Ｍによって正弦波１サイクルをＬ分割し
た位置までの高分解能の位置を検出することができる。

すなわち、位置Ｐは次の第１式で求められることになる
。

Ｐ＝Ｎｌｌ　−Ｌ＋Ｍ　　　　　・・・（１）一方、カ
ウンタの下位２ビットの値が「０」でになったとき、す
なわち、正弦波信号１サイクルを計数したとき、内挿位
置Ｍも「０」になっていなければならない。しかし、内
挿位［Ｍの演算遅れやその他の理由で、内挿位［Ｍの「
０」とカウンタ４の下位２ビットの「０」が合致しない
場合がある。第３図および第４図はこのずれが生じたと
きの関係を説明する図である。第３図（ａ）は正弦波を
示し、同（ｂ）は内挿位置Ｍを示し、同（Ｃ）はカウン
タ４の値を示している。カウンタ４の下位２ビットＮＬ
が「０」で、下位２ビット以外の上位ビットの値Ｎｌｌ
がｎであるとき、内挿位置Ｍは本来０〜（Ｌ／４）の値
でなければならない。しかし、第３図（ｂ）に示すよう
に内挿位置Ｍが内挿位置の最大値しに近い値であった場
合、上記第１式で位置を計算すると、Ｐ＝ｎ−Ｌ十Ｍ？　（ｎ＋１）Ｌとなり、約１サイクル大きい値を位置Ｐとして検出して
しまう。

また、第４図に示すように、カウンタ４の下位２ビット
ＮＬが「３」で、下位２ビット以外の上位ビットの値Ｎ
、ｌが（ｎ−１）の時、内挿位置Ｍの値が「０」に近い
値であったとすると（正常で゛あれば、Ｍ＝　（３Ｌ／
４）〜してある）、第１式の演算により、位置Ｐは次の
ようになり、約１サイクル分小さい値となる。

Ｐ＝　（ｎ−１）　　・Ｌ＋Ｍ″＝（ｎ−１）−Ｌそこ
で本発明はカウンタ４の下位２ビットの値ＮＬおよび内
挿位［Ｍが次のような場合には、第２式の演算によって
位１！ＩＰを求める。すなわち、ＮＬ＝ＯＭ＞ｋｌ・Ｌ（ｋｌは「１」に近い設定値で例えば０．９）のとき、Ｐ＝（Ｎｏ　　　１）　　・Ｌ＋Ｍ　　　　　　・・・
（２）また、第４図に示すような場合には、次の第３式
の演算によって位１１ｉＰを求める。すなわち、ＮＬ＝
３Ｍ＜ｋ２＠Ｌ（ｋ２は「０」に近い設定値で例えば０．１）のとき、ｐ　＝　（Ｎｌｌ　＋ｉ　）・Ｌ＋Ｍ　　　　・・・（
３）第２図はマイクロコンピュータ１０のプロセッサ１
１が実施する処理のフローチャートである。

プロセッサ１１はタイミングパルス発生器８が発生する
タイミングパルスの周期と同一の周期でこの第２図に示
す処理を実施している。

まず、ラッチ回路５の出力であるカウンタ４の値を読む
と共に、Ａ／Ｄ変換器７から出力されるＡ相、Ｂ相の値
を読み込み（ステップＳ１）、読み取ったＡ相、Ｂ相の
値よりニュートン法により内挿位ｒＩＩＭを算出する（
ステップＳ２）。このステップＳ２の処理が本実施例に
おける内挿位置検出手段を構成している。

そして、読み取ったカウンタ４の下位２ビットの値ＮＬ
が「０」であるか否か判断しくステップＳ３）、「０」
でなければ、次に「３」が否が判断しくステップＳ８）
、「３」でなければ、第１式の演算を行って位ｆｆ１Ｐ
を求め（ステップＳ７）、この位置Ｐを出力する（ステ
ップＳ６）。

また、ステップＳ３でカウンタ４の下位２ビットの値Ｎ
、が「０」であると検出されたとき、ステップＳ２で算
出された内挿位置Ｍが内挿位置の最大値しに設定定数ｋ
ｌ　（＝０．　９）を乗じた値より大きいか否か判断し
くステップＳ４）、大きくなければ、ステップＳ７に移
行し、第１式の演算を行い位置Ｐを求め、大きいときに
はステップＳ５に移行して第２式の演算を行って位置Ｐ
を求め、求められた位置Ｐを出力する。

また、カウンタ４の下位２ビットの値Ｎｔ、が「３」の
ときステップＳ８からステップＳ９に移行し、内挿位置
Ｍの値が内挿位置の最大値しに設定値に２　（＝０．１
）を乗じた値より小さいか否か判断し、小さくなければ
、ステップＳ７に移行して第１式の演算を行い、小さけ
れば、ステップＳ１０に移行して第３式の演算を行って
位置Ｐを求め出力する。本実施例ではこのステップ８３
〜Ｓ５．ステップＳ７．ステップ８８〜ＳＩＯの処理が
合成位置検出手段を構成する。

上記実施例では、ＮＬ＝０で、Ｍ＞ｋｌ・Ｌのとき位１
ｉ１Ｐを第２式で求めたが、次ぎの第４式で求めてもよ
い。

Ｐ＝Ｎ、−Ｌ　　　　　　　　　・・・（４）この場合
ステップＳ５の処理は上記第４式の処理に変わる。また
、Ｎ、−３で、Ｍ＜ｋ２・Ｌのとき第３式の処理で位置
Ｐを求めたが、次の第５式によって求めてもよい。

Ｐ”　（Ｎｏ　＋１　）・Ｌ　　　・・・（５）また、
上記実施例では、カウンタ４はＡ相、Ｂ相の矩形波より
正弦波１サイクルで「４」計数するようにしたが、人相
かＢ相のどちらか一方の矩形波の立ち上がり、立ち下が
りを計数し、１サイクルで「２」を計数するようにし、
この計数する人相か若しくはＢ相の正弦波１サイクル内
の内挿位置Ｍを求めて、カウンタの計数値と内挿位置Ｍ
で位ｆｆ１Ｐを求めるようにしてもよい。この場合、カ
ウンタの下位１ビット以外のビットで示される値で正弦
波の数を計数することになる。そして、カウンタの下位
１ビットの値をＮＬとし下位から２ビット以上をＮ、と
すると、ＮＬ＝Ｏで、Ｍ〉ｋｌ・してあれば、第２式の
演算若しくは第４式の演算を行い位置Ｐを求め、ＮＬ；
１でＭ＜ｋ２・Ｌのときには第３式の演算若しくは第５
式の演算を行い位置Ｐを求め、他の場合には第１式の演
算を行い値Ｐを求めるようにする。

また、内挿位置の基準となるＡ相若しくはＢ相のどちら
か一方だけ、矩形波に整形し、この矩形波の立ち上がり
信号か若しくは立ち下がり信号かのどちらか一方をカウ
ンタで計数し、この計数値と内挿位置で位置Ｐを求める
ようにしてもよい。

この場合には、内挿位置と計数値のずれ補正はできない
。

また、上記実施例では、タイミングパルス発生器８を設
けるようにしたが、このタイミングパルス発生器８の代
わりに、マイクロコンピュータ１０から所定周期毎（第
２図に示す処理周期毎）信号を出力させ、この信号で、
サンプルホールドさせると共にラッチ回路５でカウンタ
４の値をラッチさせ、その後わずかな遅延をおいて入力
回路１２．１３からデータを読み込み第２図に示す処理
を実施するようにしてもよい。

発明の効果本発明は、正弦波の数を計数するカウンタの値と、該正
弦波内を内挿する内挿位置によって位置を求めるように
したので、高分解能の位置検出器を得ることができる。

さらに、カウンタの計数値と内挿位置にずれが生じた場
合にもそれを補正するようにしたので、正確な位置を検
出することができる。

さらに、バッテリバックアップすること給電停電時にお
いても位置を検出保持し、電源復旧時に正確な位置を検
出することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は同実
施例におけるマイクロコンピュータのフロセッサが実施
する処理のフローチャート、第３図、第４図は同実施例
におけるカウンタの値と内挿位置のずれを説明する説明
図である。１・・・コード板、２・・・検出回路、３・・・波形整
形回路、４・・・カウンタ、５・・・ラッチ回路、６・
・・サンプルホールド回路、７・・・アナログ／ディジ
タル変換器、１０−・・マイクロコンピュータ。 −〇 −〇１−　　　　　　ｚ

Claims

【特許請求の範囲】

（１）検出回路によって光学的若しくは磁気的にコード
を形成したコード板の移動により９０度位相差のある二
つの正弦波信号を検出してコード板の移動位置を検出す
る位置検出器において、上記各正弦波を波形整形し矩形
波に変換する波形整形回路と、上記矩形波を計数するカ
ウンタと、上記二つの正弦波より正弦波１サイクル内の
内挿位置を検出する内挿位置検出手段とを有し、上記カ
ウンタの値と上記内挿検出手段で検出された内挿位置か
ら高分解能の位置を求める合成位置検出手段によって位
置を検出する高分解能位置検出器。
（２）検出回路によって光学的若しくは磁気的にコード
を形成したコード板の移動により９０度位相差のある二
つの正弦波信号を検出してコード板の移動位置を検出す
る位置検出器において、上記各正弦波を波形整形し矩形
波に変換する波形整形回路と、上記矩形波を計数するカ
ウンタと、タイミングパルス発生器と、該タイミングパ
ルス発生器から出力されるタイミングパルスに同期して
上記カウンタの値をラッチするラッチ回路と、上記タイ
ミングパルスに同期して上記２つの正弦波信号をサンプ
ルホールドするサンプルホールド回路と、該サンプルホ
ールド回路の出力をディジタル信号に変換するアナログ
／ディジタル変換器と、該アナログ／ディジタル変換器
の出力によって正弦波１周期内の内挿位置を検出する手
段とを有し、上記カウンタの値と上記内挿検出手段で検
出された内挿位置から高分解能の位置を求める合成位置
検出手段によって位置を検出する高分解能位置検出器。
（３）上記カウンタは９０度位相差のある２つの矩形波
の立ち上がり、立ち下がりを計数し、上記合成位置検出
手段は上記カウンタの下位２ビットで示される値が「０
」で上記内挿位置が設定された値以上のときには、上記
カウンタの下位２ビット以外のビットで示される値から
「１」減じた値と上記内挿位置を合成して位置を検出し
、上記カウンタの下位２ビットで示される値が「３」で
上記内挿位置が設定された値以下のときには、上記カウ
ンタの下位２ビット以外のビットで示される値に「１」
加算した値と上記内挿位置を合成して位置を検出し、他
の場合には上記カウンタの値と上記内挿位置を合成して
位置を検出する請求項１若しくは請求項２記載の高分解
能位置検出器。
（４）上記カウンタは内挿位置を求める基準となる正弦
波を整形した矩形波の立ち上がり、立ち下がりを計数し
、上記合成位置検出手段は上記カウンタの下位１ビット
で示される値が「０」で上記内挿位置が設定された値以
上のときには、上記カウンタの下位１ビット以外のビッ
トで示される値から「１」減じた値と上記内挿位置を合
成して位置を検出し、上記カウンタの下位１ビットで示
される値が「１」で上記内挿位置が設定された値以下の
ときには、上記カウンタの下位１ビット以外のビットで
示される値に「１」加算した値と上記内挿位置を合成し
て位置を検出し、他の場合には上記カウンタの値と上記
内挿位置を合成して位置を検出する請求項１若しくは請
求項２記載の高分解能位置検出器。
（５）上記検出回路，波形整形回路およびカウンタはバ
ッテリバックアップされている請求項１，請求項２，請
求項３若しくは請求項４記載の高分解能位置検出器。