JPH04184244A - プリント基板のパターン検査方法 - Google Patents

プリント基板のパターン検査方法

Info

Publication number
JPH04184244A
JPH04184244A JP2315503A JP31550390A JPH04184244A JP H04184244 A JPH04184244 A JP H04184244A JP 2315503 A JP2315503 A JP 2315503A JP 31550390 A JP31550390 A JP 31550390A JP H04184244 A JPH04184244 A JP H04184244A
Authority
JP
Japan
Prior art keywords
hole
pattern
image
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2315503A
Other languages
English (en)
Other versions
JPH0786468B2 (ja
Inventor
Hiroyuki Onishi
浩之 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2315503A priority Critical patent/JPH0786468B2/ja
Priority to US07/792,354 priority patent/US5398291A/en
Publication of JPH04184244A publication Critical patent/JPH04184244A/ja
Publication of JPH0786468B2 publication Critical patent/JPH0786468B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント基板のパターン検査方法、特に配
線パターンのランドとラインとのネック切れを検出する
方法に関する。
〔従来の技術〕
電子部品の小形軽量化、高性能化に伴なって、プリンI
・基板回路のパターンも微細化、高密度化が進んでおり
、パターンの細線化、スルーホールの小径化が要求され
ている。特に、多層基板の導通用スルーホールとしては
、過去の0.8w径から、さらに小径化された0、5m
m〜0 、1 mm径のミニバイアホールと呼ばれるス
ルーホールが、現在用いられている。
スルーホールの小径化に伴い、スルーホールのメツキ技
術、ドリル加工、信頼性検査などの各方面において新し
い技術が望まれる。
一般に、ドリル加工は、フォトエツチングプロセスに比
べて精度が悪く、スルーホールがパターンからずれるこ
とが多い。0.Ill+e+e径程度のスルーホールに
おいては、その周囲に充分大きなランドが設けられてお
り、スルーホールの多少の位置ずれが起きても、基板の
電気的信頼性への影響は軽微であった。
しかし、スルーホールの小径化が進むと、ランドも小さ
くなり、ドリル加工において、ランド内に確実にスルー
ホール用の穴を設ける精度が保証されなくなってきた。
そのため、穴の位置ずれによるプリント基板の電気的信
頼性の低下が問題となり、スルーホールの穴の位置ずれ
検査の重要性が増大する。
穴の位置ずれ検査においては、電気式検査および外観検
査の両面からのアプローチが必要となる。
外観検査においては、メツキのクラックからの漏洩光を
検出する方式の検査機が知られているが、基板の高多層
化が進むにつれて、様々な課題が指摘されている。また
、スルーホールとパターンとの相対的な位置ずれによっ
て生じるパターン切れの検査に対しては、適用できない
第18A図、第18B図は、ランドRとスルーホールH
との相対的位置関係を示す図である。第18A図におい
て、ランドRの中心にスルーホールHの中心Oが一致し
ており、良好なパターンとなっている。第18B図にお
いては、ランドRの中心とスルーホールHの中心0がず
れており、スルーホールHの一部が、ランドRの外側に
突出している。この突出部分の大きさは開口角θによっ
て求められる。開口角θが所定の基準より大きい時には
、そのパターン切れは不良と判定される。
以上のように、開口角θを求めることによって、パター
ン切れの良否を判定することができ、判定の自動化を意
図した技術も提案されている。
〔発明が解決しようとする課題〕
しかし開口角θを測定した良否判断では、第19図に示
すようにランドRとラインLとが切れたいわゆる「ネッ
ク切れ」の判定が困難であるという問題点があった。例
えば本出願人による特願平1−82117号に開示され
ている開口角θのδ1 ’定方性は、スルーホールHの
輪郭を拡大して拡大輪郭RPを求め、これとランドRと
の重なり具合を観察し、重なっていない部分の角度の開
口角θ(−01+θ2)を測定していた。しかしこれで
は、良否判断は行えてもネック切れか否かの判断をなし
得ず、配線パターンの製造工程管理上ネック切れか否か
の判断を得ることが望まれていた。
〔発明の目的〕
この発明は上記の事情に鑑みてなされたもので、配線パ
ターンのネック切れを自動的に判定するプリント基板の
検査方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明は、プリント基板を光電走査して、画素ごとに
読取った画像データに基づいて、プリント基板上の配線
パターンとスルーホールとの間の相対的位置関係を判定
する、プリント基板のパターン検査方法であって、読み
取った画像データに基づいて、配線パターンを示すパタ
ーンイメージと、スルーホールを示すホールイメージと
を求め、パターンイメージに細線化処理を施して細線化
パターンイメージを求め、ホールイメージを含むウィン
ドウを設定し、ウィンドウ内において細線化パターンイ
メージの端点の個数を求め、この端点の個数から配線パ
ターンのネ・〉り切れを検出するものである。
〔作用〕
この発明において細線化されたパターンイメージは元の
配線パターンの「切れ」を端点として呈示し、ホールイ
メージを含んで設定されたウィンドウ内での端点の個数
はネック切れか否かについの情報を含んでおり、これを
数えることでネック切れが生じているか否かを判断する
〔実施例〕
A、全体構成と概略動作 第2A図は、この発明の一実施例を適用するパターン検
査装置の全体構成を示すブロック図である。
ステージ10上には、検査対象となるプリント基板11
が配置される。プリント基板11は、ライン方向Xごと
に、そのイメージを読取装置2゜によって読みとられな
がら、搬送方向Yに送られる。読取装置20は、数千素
子を有するCCD複数個をライン方向Xに直列配列した
ものであり、画素ごとにプリント基板11のパターンを
読み取る。読み取られた画像データは、2値化回路21
a、21bに送られる。2値化回路21aは、後述する
ホールイメージ原信号H1soを生成し、2値化回路2
1bは後述するパターンイメージ原信号PIS  を生
成する。信号H1s  、PIS0は共に、パターン検
査回路30に入力される。
パターン検査回路30は、後述する機能を有し、配線パ
ターン(ランドを含む)や、これとスルーホールとの相
対的位置関係を検査し、その結果を中央演算装置I (
MPU)50に与える。
MPU50は、制御系51を介して、装置全体を制御す
る。制御系51は、パターン検査回路30において得ら
れたデータのアドレスを特定するためのX−Yアドレス
などを生成する。また、このX−Yアドレスをステージ
駆動系52にも与えて、ステージ10の搬送機構を制御
する。
CRT60は、MPU50からの指令を受けて、各種の
演算結果、例えばホールイメージなどを表示する。キー
ボード70は、MPU50に対して種々の命令を入力す
るために用いられる。
オプション部80には、欠陥確認装置e81.欠陥品除
去装置82および欠陥位置マーキング装置83などが配
置される。欠陥確認袋[81は、検出された欠陥を、例
えばCRT60上に拡大して表示するための装置である
。また、欠陥品除去装置82は、欠陥を有するプリント
基板11を検出したら、そのプリント基板11を不良品
用トレーなどに搬送するための装置である。また、欠陥
位置マーキング装置83は、プリント基板11上の欠陥
部分に直接、または、その部分に該当するシ 。
−ト上の点にマーキングを行うための装置である。
これらの装置は必要に応じて取り付けられる。
B、読取り光学系 第3A図は、第2A図に示すステージ10.プリント基
板11および読取装!20などによって構成される読取
り光学系の一例を示す図である。
第3A図において、光源22からの光は、ハーフミラ−
23で反射されてステージ10上のプリント基板11上
に照射される。プリント基板11上には、°下地となる
ベースB、配線パターンL。
スルーホールHおよびそのまわりのランドRが存在する
。プリント基板11からの反射光はハーフミラ−23を
通過し、さらにレンズ25を介して、読取装置20内に
設けられたCCD24に入射される。CCD24は、搬
送方向Yに送られるプリント基板11上のベースB、配
線パターンL、スルーホールH,ランドRなどからの反
射光を線順次に読取っていく。
第4図は第3A図のA−A’線において読み取られた信
号波形を示すグラフと、この信号波形を合成して得られ
るパターンの一例を示す図である。
第4図の信号波形に示すように、ベースBにおいては反
射光は比較的少く、閾faTHI、TH2(THI<T
H2)の間のレベルの信号が生成される。ランドRは、
銅などの金属によって形成されているので、この部分で
の反射光は多く、閾値TH2以上のレベルの信号が生成
される。なお、配線パターンLにおいても、同じレベル
の信号が生成される。また、スルーホールHにおいては
、反射光はほとんど無く、閾iT’H1以下のレベルの
信号が生成される。さらに、通常スルーホールHとラン
ドRとの間には、穴あけ時に形成されるエツジ(開口縁
部)Eが存在する。この部分にはガタつきや傾斜が存在
し、この部分での反射光レベルは、特に一定の値を取ら
ないが、はぼ閾値TH1と閾値TH2との間にある。
読取装置!20からの信号は、第2A図の2値化回路2
1a、21bにおいて、例えば閾値THI。
TH2をそれぞれ用いて2値什される。2値化回路21
aは、スルーホールHを示すホールイメージH!を生成
し、2値化回路21bはランドRおよび配線パターンP
を示すパターンイメージPIを生成する。この2つのイ
メージH1,PIが、後述する処理に必要な信号として
用いられる。
第3B図は、読取光学系の他の例を示す図である。光源
22aからの光は、第3A図に示す例と同様に、反射光
としてハーフミラ−23およびしンズ25を介して読取
装置20内のCCD24上に照射される。この例におい
ては、さらにステージ10の裏側に光源22bが備えら
れており、スルーホールHを通過した光もCCD24上
に照射される。従って、スルーホールHにおいて、信号
レベルが最も高く、ランドR1配線パターンLにおいて
、信号レベルが中程度、ベースBおよびエツジEにおい
て信号レベルが比較的低くなる。
さらに、他の例として、CCD24を2列以上用意し、
光源22aによって、ランドRおよび配線パターンLを
検出し、光源22bによってスルーホールHのみを検出
し、それらのデータを別々に後段の2値化回路に出力す
るように構成してもよい。
C,パターン検査回路 第2B図は、第2A図に示すパターン検査回路30の内
部構成を示すブロック図である。
第2A図の2値化回路21a、21bで生成されたホー
ルイメージ原信号1(1so、パターンイメージ原信号
PISoは、インターフェース31を介してノイズフィ
ルタ32a、32bにそれぞれ与えられる。ノイズフィ
ルタ32a、32bは平滑化処理などを行って、ノイズ
を除去し、ホールイメージ信号H1s、パターンイメー
ジ信号PIsをそれぞれ生成する。
ホールイメージ信号HISとパターンイメージ信号PI
Sはどちらも、比較検査回路33.DRC(Deslg
n Ru1e Check)回路34.スルーホール検
査回路35のすべてに与えられる。
比較検査回路33は、ホールイメージ信号HIS及びパ
ターンイメージ信号PISと、あらかじめ準備された基
準プリント基板について得られたイメージ信号とを比較
照合し、それらが相互に異なる部分を欠陥として特定す
る回路である。基準プリント基板としては、検査対象と
なるプリント基板11と同一種類で、かつあらかじめ良
品であると判定されたプリント基板が用いられる。この
方法(比較法)はたとえば本出願人による特開昭60−
263807号公報に開示されている。
DRC回路34はプリント基板11上のパターンPの特
徴、例えば線幅やパターン角度、連続性などを抽出し、
それらが設計上の値から逸脱しているかどうかを判定す
ることによってプリント基板11の良否検査を行う回路
である。このDRC法については、たとえば特開昭57
−149905号公報に開示されている。
D、スルーホール検査回路 (D−1)、概要 スルーホール検査回路の各部の詳細な構造・動作の説明
をする前に、その概要について以下に述べる。
第1A図は、第2B図に示すスルーホール検査回路35
の内部構成を示すブロック図であり、第1B図は第1A
図に示された構成で行われるプリント基板のパターン検
査方法の流れを示すフローチャートである。
第1A図の中心判定及び径測定回路36はホールイメー
ジH1の中心位置に関する情報CP(以下「中心CPJ
)と径に関する情報、例えば直径りを出力する回路であ
り、第1B図のステップS11に対応する。
中心CPは座標(X、Y)の値であってもよいし、ある
いは位置情報行列[X、Y]の中てビットを立てる形式
であってもよい。いずれにしても、後述する様に本発明
においては中心CPを必ずしも正確に求める必要はない
上記回路36の構成としては、例えば十字オペレークを
構成するものが挙げられる。第5図において、ホールイ
メージ信号HISから得られるホールイメージH1に対
して十字型の空間オペレータ(十字オペレータ)OPを
作用させ、オペレータOPの4つの腕とホールイメージ
H1とが重なる部分の長さd  −d4を比較すること
により、ホールイメージH1の中心とその径についての
情報を得ることができる。かかる空間オペレータの手法
については例えば本出願人による特願平2−19134
3号の出願において開示されている。
あるいは後述する膨張処理を用いてホールイメージH1
の背景を膨張させ、等価的にホールイメージH1を縮小
させていって中心CPを求め、要した縮小段数から直径
りを求めてもよい。
このようにして求められたホールイメージH1の中心C
Pと直径りはウィンドウ設定回路38に入力される。こ
の回路においては中心CPからネック切れ判定に必要な
大きさ、例えばj法が4Dx4DのウィンドウWを設定
する。具体的には例えばCP−(x、y)として、 CC W l−(xc ” 2 D、y c +2 D )W
2−  (xo+2D、yo−2D)W3  ”  (
xQ   2D、  y、+2D)W4−  (x、−
2D、yo−2D)の4点で規定される矩形状領域をも
ってウィンドウWとする。この処理は第1B図ではステ
ップS12に対応する。
ホールイメージ信号HISはラベリング処理回路37に
も入力される。ここでホールイメージ信号HISから生
成される各ホールイメージ)IIに異なるラベルLAB
が付され、それぞれが互いに識別される。この処理は第
1B図のステップS13に対応する。
一方、パターンイメージ信号PISは細線化回路39に
入力され、細線化信号PILとなる。これは第1B図の
ステップ514に対応する。細線化については公知の手
法、例えば第6図に示す3X3マスクを用いることがで
きる。即ち画像データの注目する画素の3×3近勃が同
図(a)のパターンに一致したら、その画素を1から0
へ置き換えることで左から右へ一画素網くすることがで
きる(同図(b))。これと同様の処理を上下左右4方
向からすべての画素について行えばよい。また例えば本
出願人による特開平2−14383号公報に開示された
ようなベクトル化を伴う細線化を行ってもよい。
第1A図に戻って、ウィンドウW及び細線化信号PIL
は、端点抽出回路41に入力される。ここではステップ
S15の処理、即ち端点Qの個数Nを求める。ネック切
れの判定は、ランドR(スルーホールH)の近傍を検査
すれば充分であるので、ウィンドウW内で端点の個数N
を数えれば足りる。
端点抽出には公知の手法、例えば第7図に示す3×3マ
スクを用いることができる。即ち、細線化された画像デ
ータの注目する画素の3×3近傍が同図の8種のパター
ンのいずれかに一致したら、その画素を端点Qと認識す
ることとする。
このようにして求められた端点の個数Nは、ラベリング
処理S12や端点抽出処理S15での遅延が位相調整回
路40によって補正されたラベルLABをアドレスとし
て端点個数メモリ42に記憶される。第1B図ではステ
ップS16が対応する。
一方、座標メモリ43には中心CPがラベルLABをア
ドレスとして記憶されるので、例えばプリント基板11
の全部のホールHについてその端点Qの個数Nを数えた
後で、ある位置にあるホールHと個数NとをラベルLA
Bを介して関連づけることができる。ネック切れ判定回
路44ではこのようにして関連づけられた個数Nをその
値によってネック切れか否かを判断しくステップ517
)、ネック切れと判断されたホールHの座標は欠陥座標
メモリ45に記憶される(ステップ518)。
具体的な判別方法については後述する。
以上のようにして、スルーホ□−ル検査回路35ては配
線パターンのネック切れを検出し、欠陥か否かを判定す
る。
次にネック切れの検出の具体的な例について説明する。
(D−2) 、ラベリング処理 第8図にラベリング処理の概要を、第9図にラベリング
処理回路37のブロック図を、第10図に同回路37の
フローチャートをそれぞれ示す。
ホールイメージ信号HISにより生成されるホールイメ
ージH1は膨張回路37aに入力され、膨張したホール
イメージHFが求まる(ステップ521)。この膨張処
理については公知の手法、例えば第11図に示す様に画
像データの注目する画素が1の時、その3X3近傍の画
素を全て1とするなどすればよい。
次に膨張したホールイメージHFをラベル付は回路37
bに入力し、ラベルL、 A Bを付ける(スチップ5
22)。このラベル付けに前記膨張処理は必ずしも必要
ではないが、ある程度の大きさまで膨張させた方が処理
上容易となって望ましい。
ラベル付けには公知の手法、例えば第12図に示すよう
に、膨張した各ホールイメージHFに固有の番号が割当
てられ、かつ背景をもラベル番号0として含むラベルL
、(非負整数)を考え、画像データの注目する画素の3
×3近傍のラベルのうち、正の最も小さいラベルをその
画素のラベルとして付けなおし、ラベルの値が収束する
までくりかえす等すればよい。
なお第8図はラベルLABとの対応のため、ウィンドウ
Wの様子をも示した。
(D−!l) 、端点抽出回路 第13図に端点抽出回路41の構成のブロック図を、9
IA14図に同回路41のフローチャートをそれぞれ示
す。端点判別回路41aにおいては(D−1)で説明し
たように、例えば第6図に示す3×3マスクを用いて細
線化処理されたパターンPLのウィンドウW内での端点
Q、Q2.・・・を第7図に示す3×3マスクを用いて
求める(ステップ531)。端点個数カウント回路41
bにおいては端点Q、Q2.・・・の個数Nを求める(
ステラプ532)。
第15A図及び第15B図に端点抽出の様子を示す。い
ずれの図においても上段は実際の配線パターンPとスル
ーホールHの関係を、下段は細線化処理されたパターン
PL及び端点Q、Q2゜・・・(図中ムで示した)をそ
れぞれ示しており、Nの鎖はその上に示したパターンの
端点の個数を表わしている。
(D−4)、ネック切れ判定回路 第16図にネック切れ判定回路44の構成のブロック図
を、第17図に同回路44のフローチャートをそれぞれ
示す。比較回路44aは端点の個数Nを入力し、ある基
準値と比較することでネック切れか否かを判断するもの
で、ステップS41およびS42に対応する。また川内
回路44bは上記判断に応してOK / E rror
を出力する回路であり、ステップS43及びS44が対
応する。
第15A図はネック切れがない場合を、第15B図はネ
ック切れがある場合を示す。第15A図かられかる様に
、配線パターンPが正常であって、しかもスルーホール
Hがほぼ正しく配線パターンPに合っている場合にはN
−0となり、スルーホールHがネックから離れて位置ず
れを起こした場合にはN−2となる。更にスルーホール
Hの位置ずれ以外の要因によってネック切れでないパタ
ーン切れが生じた場合には、必ず偶数個の端点の生成を
伴うので、原則としてNが奇数でなければ、ネック切れ
が生じていないと判定できる(ステップ541)。また
N−1の場合にもネック切れは生じていないのでOKを
出力する(ステップS42.544)。
ネック切れが生じる場合は例えば第15B図のN−3の
場合の様に、ネック付近をスルーホールHが覆う場合で
あり、更にスルーホールHの位置ずれ以外の要因によっ
てパターン切れが生じた場合には必ず偶数個の端点の生
成を伴うので、原則としてNが3以上の奇数であればネ
ック切れが生じているとみなすことができる。但し同図
中のN−4の場合の様に、理論的にはNが偶数であって
かつネック切れが生じている場合も考えられるが、紅験
上このような場合は殆ど無く、考慮する必要はない。従
ってNが3以上の奇数であればIErrorを出力する
(ステップ843)。
E、変形例 (1)  ウィンドウWとしては、上記の矩形状領域に
限らず例えば円形上領域でもよく、また、この円形上領
域として、膨張処理したホールイメージWFを利用して
もよい。
(2)  上記ネック切れ判定基準は任意に設定するこ
ともできる。
(3)  スルーホール検査全体としては、上記のネッ
ク切れ検査の他に、上述の本出願人による特願平1−8
2117号の開口角θにもとづく検査を使用することが
できる。
〔発明の効果〕
以上説明したように、この発明のプリント基板の検査方
法は、プリント基板の配線パターンを読みとり、このパ
ターンイメージを細線化し、スルーホール近傍に設定し
たウィンドウ内で細線化されたパターンイメージの端点
を数え、ネック切れか否かを判断するので、ホールイメ
ージにおける円の中心判定も厳密に行う必要がなく、比
較的簡単な手段で配線パターンのネック切れを自動的に
判定することができる。
【図面の簡単な説明】
第1A図はこの発明の一実施例を示すブロック図、 第1B図はこの発明の一実施例を示すフローチャート、 第2A図はこの発明を適用する装置の構成を示すブロッ
ク図、 第2B図はこの発明を適用する回路の構成を示すブロッ
ク図、 第3A図乃至第3B図は光電走査による読取を示す概念
図、 第4図は第3A図によって読み取られた信号波形及びそ
れを合成して得られるパターンを示す図、第5図は十字
オペレータの概念を示す図、第6図は細線化の一例を示
す図、 第7図は端点検出の一例を示す図、 第8図はラベル付けの一例を示す図、 第9図はラベリング処理回路の構成を示すブロック図、 第10図はラベリング処理回路の流れを示すフローチャ
ート、 第11図は膨張処理の一例を示す図、 第12図はラベリングの一例を示す図、第13図は端点
抽出回路の構成を示すブロック図、 第14図は端点抽出回路の流れを示すフローチャート、 第15A図はネック切れを生じていない配線パターンの
細線化を示す図、 第15B図はネック切れを生じた配線パターンの細線化
を示す図、 第16図はネック切れ判定回路の構成を示すブロック図
、 第17図はネック切れ判定回路の流れを示すフローチャ
ート、 第18A図〜第18B図及び第19図は従来の技術の問
題点を示す図である。 11・・・プリント基板、 38・・・ウィンドウ設定回路、 39・・・細線化回路、 41・・・端点抽出回路、4
4・・・ネック切れ判定回路、 P・・・配線パターン、 PI・・・パターンイメージ
、H・・・スルーホール、 Hl・・・ホールイメージ
、PL・・・細線化処理されたパターン、W:ウィンド
ウ、

Claims (1)

    【特許請求の範囲】
  1. (1)プリント基板を光電走査して、画素ごとに読取っ
    た画像データに基づいて、前記プリント基板上の配線パ
    ターンとスルーホールとの間の相対的位置関係を判定す
    る、プリント基板のパターン検査方法であって、 (a)前記画像データに基づいて、前記配線パターンを
    示すパターンイメージと、前記スルーホールを示すホー
    ルイメージと、を求める工程と、(b)前記パターンイ
    メージに細線化処理を施して、細線化パターンイメージ
    を求める工程と、(c)前記ホールイメージを含むウィ
    ンドウを設定する工程と、 (d)前記ウィンドウ内において前記細線パターンイメ
    ージの端点の個数を求める工程と、(e)前記端点の個
    数から前記配線パターンのネック切れを検出する工程と
    、を含むプリント基板のパターン検査方法。
JP2315503A 1990-11-19 1990-11-19 プリント基板のパターン検査方法 Expired - Lifetime JPH0786468B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2315503A JPH0786468B2 (ja) 1990-11-19 1990-11-19 プリント基板のパターン検査方法
US07/792,354 US5398291A (en) 1990-11-19 1991-11-14 Method and apparatus for detecting neck disconnection between land and line of wiring pattern on printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2315503A JPH0786468B2 (ja) 1990-11-19 1990-11-19 プリント基板のパターン検査方法

Publications (2)

Publication Number Publication Date
JPH04184244A true JPH04184244A (ja) 1992-07-01
JPH0786468B2 JPH0786468B2 (ja) 1995-09-20

Family

ID=18066140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2315503A Expired - Lifetime JPH0786468B2 (ja) 1990-11-19 1990-11-19 プリント基板のパターン検査方法

Country Status (1)

Country Link
JP (1) JPH0786468B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003065971A (ja) * 2001-08-21 2003-03-05 Ibiden Co Ltd パターン検査方法および検査装置
CN105279757A (zh) * 2015-10-19 2016-01-27 广州视源电子科技股份有限公司 一种焊点定位方法及装置
CN105911065A (zh) * 2015-02-23 2016-08-31 株式会社思可林集团 图案检查装置及图案检查方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234639B2 (ja) * 2009-01-31 2013-07-10 株式会社メガトレード スルーホールの検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003065971A (ja) * 2001-08-21 2003-03-05 Ibiden Co Ltd パターン検査方法および検査装置
CN105911065A (zh) * 2015-02-23 2016-08-31 株式会社思可林集团 图案检查装置及图案检查方法
CN105911065B (zh) * 2015-02-23 2018-11-30 株式会社思可林集团 图案检查装置及图案检查方法
CN105279757A (zh) * 2015-10-19 2016-01-27 广州视源电子科技股份有限公司 一种焊点定位方法及装置
WO2017067320A1 (zh) * 2015-10-19 2017-04-27 广州视源电子科技股份有限公司 一种焊点定位方法及装置
CN105279757B (zh) * 2015-10-19 2018-10-16 广州视源电子科技股份有限公司 一种焊点定位方法及装置

Also Published As

Publication number Publication date
JPH0786468B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
JP5234639B2 (ja) スルーホールの検査装置
KR20230126163A (ko) 교사 데이터 생성 장치, 교사 데이터 생성 방법 및 기록 매체에 기록된 프로그램
JPH0769155B2 (ja) プリント基板のパターン検査方法
JP4071866B2 (ja) 配線パターン検査装置
JPH04184244A (ja) プリント基板のパターン検査方法
JPH1086322A (ja) クリームハンダ印刷検査方法およびその装置
US5398291A (en) Method and apparatus for detecting neck disconnection between land and line of wiring pattern on printed board
JP3049488B2 (ja) パターン検査方法及びパターン検査装置
TW202338745A (zh) 檢查系統、教師資料生成裝置、教師資料生成方法以及程式
JP2536745B2 (ja) 基板のカツト状態検査方法
JP3189488B2 (ja) プリント配線基板の検査装置
JPH07218343A (ja) プリント基板外観検査装置
JP3283866B2 (ja) 回路パターンの欠陥検査方法及びその装置
JP2000012628A (ja) テープキャリアの欠陥検出装置および欠陥検査システム
JPH0328744A (ja) プリント基板のパターン検査方法
JP2559921B2 (ja) プリント基板のパターン検査方法
JPH10141930A (ja) パターン検査方法及びパターン検査装置
JPH0619252B2 (ja) 印刷配線基板のはんだ付検査装置
JP2001183119A (ja) パターン検査装置
JP2002372502A (ja) プリント回路板の検査方法
JP2003270171A (ja) プリント回路板検査装置
KR19990087848A (ko) 검사영역작성방법및외관검사방법
WO2001013333A1 (fr) Dispositif de controle de motifs et procede de controle de motifs
JPH076924B2 (ja) プリント基板のパターン検査方法
JPH02310406A (ja) プリント基板のパターン検査方法