JPH0769155B2 - プリント基板のパターン検査方法 - Google Patents
プリント基板のパターン検査方法Info
- Publication number
- JPH0769155B2 JPH0769155B2 JP2327165A JP32716590A JPH0769155B2 JP H0769155 B2 JPH0769155 B2 JP H0769155B2 JP 2327165 A JP2327165 A JP 2327165A JP 32716590 A JP32716590 A JP 32716590A JP H0769155 B2 JPH0769155 B2 JP H0769155B2
- Authority
- JP
- Japan
- Prior art keywords
- operator
- line
- printed circuit
- circuit board
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30141—Printed circuit board [PCB]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Geometry (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント基板のパターン検査方法に関す
る。
る。
電子部品の小形軽量化、高性能化に伴なって、プリント
基板回路の配線パターンも微細化、高密度化が進んでお
り、ラインの細線化、スルーホールの小径化等が要求さ
れている。
基板回路の配線パターンも微細化、高密度化が進んでお
り、ラインの細線化、スルーホールの小径化等が要求さ
れている。
このような細線化されたラインについては、以前と比較
して一層その幅や断線、又は短絡等の検査、管理が重要
になっている。
して一層その幅や断線、又は短絡等の検査、管理が重要
になっている。
この配線パターンの検査、管理に際しては、プリント基
板を後述する様に光電走査し、配線パターンを二値化し
たパターンイメージをデータとして用い、このデータに
種々の処理をおこなって良否判断を行なう。
板を後述する様に光電走査し、配線パターンを二値化し
たパターンイメージをデータとして用い、このデータに
種々の処理をおこなって良否判断を行なう。
このような二値化されたパターンイメージの処理として
は従来より画素オペレータによる処理が行なわれてお
り、例えば特開昭59−74627号公報に開示されている。
は従来より画素オペレータによる処理が行なわれてお
り、例えば特開昭59−74627号公報に開示されている。
第14図乃至第18図に、画素オペレータの例として十字オ
ペレータOPを用いた場合を示す。
ペレータOPを用いた場合を示す。
第14図はパターンとしてのラインＬに欠陥MISが生じた
場合を示しており、この場合にはオペレータOPの、ライ
ンＬに平行な腕がラインＬ上にあり、ライン幅はライン
Ｌと直交する腕が測定する。ここでは、５画素の幅であ
ると測定され、このライン幅が所定の値を下まわってい
ればこれを欠陥MISとして検知する。
場合を示しており、この場合にはオペレータOPの、ライ
ンＬに平行な腕がラインＬ上にあり、ライン幅はライン
Ｌと直交する腕が測定する。ここでは、５画素の幅であ
ると測定され、このライン幅が所定の値を下まわってい
ればこれを欠陥MISとして検知する。
しかし、第14図に示すような欠陥MISが必ずしも現実の
ラインＬにおける欠陥を意味しない場合がある。後述す
るように、光電走査によってパターンを二値化する際
に、このエッヂ部分は不安定となり、量子化誤差により
これをもラインＬの欠陥MISであると判別してしまう場
合である。
ラインＬにおける欠陥を意味しない場合がある。後述す
るように、光電走査によってパターンを二値化する際
に、このエッヂ部分は不安定となり、量子化誤差により
これをもラインＬの欠陥MISであると判別してしまう場
合である。
また、第15図乃至第17図に示す様に、縦方向に走る２つ
のラインＬの間に短絡SCが斜めに生じていた場合には、
十字オペレータOPがどの位置にあっても横方向の腕の画
素が全て“1"となることがなく、短絡SCを検知すること
ができない。同様に第18図に示すように、ラインＬにお
ける斜めの断線をも検出できない。
のラインＬの間に短絡SCが斜めに生じていた場合には、
十字オペレータOPがどの位置にあっても横方向の腕の画
素が全て“1"となることがなく、短絡SCを検知すること
ができない。同様に第18図に示すように、ラインＬにお
ける斜めの断線をも検出できない。
即ち従来の十字オペレータOPによる処理では、ラインＬ
などのパターン異常についていわゆる虚報を得ることが
あるという問題点があった。
などのパターン異常についていわゆる虚報を得ることが
あるという問題点があった。
この発明は以上の問題点を解消するためになされたもの
で、ラインなどのパターン異常における虚報をなくし、
信頼性の高いプリント基板のパターン検査方法を得るこ
とを目的とする。
で、ラインなどのパターン異常における虚報をなくし、
信頼性の高いプリント基板のパターン検査方法を得るこ
とを目的とする。
この発明のプリント基板のパターン検査方法は、配線パ
ターンを有するプリント基板を光電走査して画素ごとに
読取った画像データに基づいて、上記配線パターンの検
査を行う、プリント基板のパターン検査方法であって、
上記画像データに基づいて、上記配線パターンのイメー
ジを求める工程と、複数列からなる腕を複数有するオペ
レータを上記配線パターンのイメージに作用させ、前記
腕上のそれぞれの位置につき、前記複数列を横切る方向
に配列している各画素についての作用結果中に、前記オ
ペレータ内の特定画素における作用結果と同じものがあ
る場合には、当該位置における演算結果として前記特定
画素の前記作用結果を採用するような論理演算を行い、
それによって、前記オペレータのそれぞれの腕における
複数列を１列に圧縮した見かけ上のオペレータを求める
工程と、上記見かけ上のオペレータのデータが所定の範
囲内にあるか否かを求める工程とを備える。
ターンを有するプリント基板を光電走査して画素ごとに
読取った画像データに基づいて、上記配線パターンの検
査を行う、プリント基板のパターン検査方法であって、
上記画像データに基づいて、上記配線パターンのイメー
ジを求める工程と、複数列からなる腕を複数有するオペ
レータを上記配線パターンのイメージに作用させ、前記
腕上のそれぞれの位置につき、前記複数列を横切る方向
に配列している各画素についての作用結果中に、前記オ
ペレータ内の特定画素における作用結果と同じものがあ
る場合には、当該位置における演算結果として前記特定
画素の前記作用結果を採用するような論理演算を行い、
それによって、前記オペレータのそれぞれの腕における
複数列を１列に圧縮した見かけ上のオペレータを求める
工程と、上記見かけ上のオペレータのデータが所定の範
囲内にあるか否かを求める工程とを備える。
この発明においては、パターンイメージに作用させたオ
ペレータの腕のそれぞれについて、その複数の列を横切
る方向に配列している各画素についての作用結果中に、
そのオペレータ内の特定画素における作用結果と同じも
のがある場合には、その位置における演算結果としてそ
の特定画素の作用結果を採用するような論理演算を行う
ことにより、このオペレータのそれぞれの腕における複
数列を１列に圧縮した見かけ上のオペレータを求める。
この見かけ上のオペレータのデータを処理することによ
り、周囲の状況をも考慮したパターン異常を検出する。
ペレータの腕のそれぞれについて、その複数の列を横切
る方向に配列している各画素についての作用結果中に、
そのオペレータ内の特定画素における作用結果と同じも
のがある場合には、その位置における演算結果としてそ
の特定画素の作用結果を採用するような論理演算を行う
ことにより、このオペレータのそれぞれの腕における複
数列を１列に圧縮した見かけ上のオペレータを求める。
この見かけ上のオペレータのデータを処理することによ
り、周囲の状況をも考慮したパターン異常を検出する。
A.全体構成と概略動作 第2A図は、この発明の一実施例を適用するパターン検査
装置の全体構成を示すブロック図である。
装置の全体構成を示すブロック図である。
ステージ10上には、検査対象となるプリント基板11が配
置される。プリント基板11は、ライン方向Ｘごとに、そ
のイメージを読取装置20によって走査線順次に読みとら
れながら、搬送方向Ｙに送られる。読取装置20は、数千
素子を有するCCD複数個をライン方向Ｘに直列配列した
ものであり、画素ごとにプリント基板11のパターンを読
み取る。読み取られた画像データは、２値化回路21a,21
bに送られる。２値化回路21aは、後述するホールイメー
ジ原信号HIS0を生成し、２値化回路21bは後述するパタ
ーンイメージ原信号PIS0を生成する。信号HIS0,PIS0は
共に、パターン検査回路30に入力される。
置される。プリント基板11は、ライン方向Ｘごとに、そ
のイメージを読取装置20によって走査線順次に読みとら
れながら、搬送方向Ｙに送られる。読取装置20は、数千
素子を有するCCD複数個をライン方向Ｘに直列配列した
ものであり、画素ごとにプリント基板11のパターンを読
み取る。読み取られた画像データは、２値化回路21a,21
bに送られる。２値化回路21aは、後述するホールイメー
ジ原信号HIS0を生成し、２値化回路21bは後述するパタ
ーンイメージ原信号PIS0を生成する。信号HIS0,PIS0は
共に、パターン検査回路30に入力される。
パターン検査回路30は、後述する機能を有し、配線パタ
ーン（ランドを含む）や、これとスルーホールとの相対
的位置関係を検査し、その結果を中央演算装置（MPU）5
0に与える。
ーン（ランドを含む）や、これとスルーホールとの相対
的位置関係を検査し、その結果を中央演算装置（MPU）5
0に与える。
MPU50は、制御系51を介して、装置全体を制御する。制
御系51は、パターン検査回路30において得られたデータ
のアドレスを特定するためのＸ−Ｙアドレスなどを生成
する。また、このＸ−Ｙアドレスをステージ駆動系52に
も与えて、ステージ10の搬送機構を制御する。
御系51は、パターン検査回路30において得られたデータ
のアドレスを特定するためのＸ−Ｙアドレスなどを生成
する。また、このＸ−Ｙアドレスをステージ駆動系52に
も与えて、ステージ10の搬送機構を制御する。
CRT60は、MPU50からの指令を受けて、各種の演算結果、
例えばホールイメージなどを表示する。キーボード70
は、MPU50に対して種々の命令を入力するために用いら
れる。
例えばホールイメージなどを表示する。キーボード70
は、MPU50に対して種々の命令を入力するために用いら
れる。
オプション部80には、欠陥確認装置81,欠陥品除去装置8
2および欠陥位置マーキング装置83などが配置される。
欠陥確認装置81は、検出された欠陥を、例えばCRT60上
に拡大して表示するための装置である。また、欠陥品除
去装置82は、欠陥を有するプリント基板11を検出した
ら、そのプリント基板11を不良品用トレーなどに搬送す
るための装置である。また、欠陥位置マーキング装置83
は、プリント基板11上の欠陥部分に直接、または、その
部分に該当するシート上の点にマーキングを行うための
装置である。これらの装置は必要に応じて取り付けられ
る。
2および欠陥位置マーキング装置83などが配置される。
欠陥確認装置81は、検出された欠陥を、例えばCRT60上
に拡大して表示するための装置である。また、欠陥品除
去装置82は、欠陥を有するプリント基板11を検出した
ら、そのプリント基板11を不良品用トレーなどに搬送す
るための装置である。また、欠陥位置マーキング装置83
は、プリント基板11上の欠陥部分に直接、または、その
部分に該当するシート上の点にマーキングを行うための
装置である。これらの装置は必要に応じて取り付けられ
る。
B.読取り光学系 第3A図は、第2A図に示すステージ10,プリント基板11お
よび読取装置20などによって構成される読取り光学系の
一例を示す図である。
よび読取装置20などによって構成される読取り光学系の
一例を示す図である。
第3A図において、光源22からの光は、ハーフミラー23で
反射されてステージ10上のプリント基板11上に照射され
る。プリント基板11上には、下地となるベースB,ライン
L,スルーホールＨおよびそのまわりのランドＲが存在す
る。プリント基板11からの反射光はハーフミラー23を通
過し、さらにレンズ25を介して、読取装置20内に設けら
れたCCD24に入射される。CCD24は、搬送方向Ｙに送られ
るプリント基板11上のベースB,ラインL,スルーホールH,
ランドＲなどからの反射光を線順次に読取っていく。
反射されてステージ10上のプリント基板11上に照射され
る。プリント基板11上には、下地となるベースB,ライン
L,スルーホールＨおよびそのまわりのランドＲが存在す
る。プリント基板11からの反射光はハーフミラー23を通
過し、さらにレンズ25を介して、読取装置20内に設けら
れたCCD24に入射される。CCD24は、搬送方向Ｙに送られ
るプリント基板11上のベースB,ラインL,スルーホールH,
ランドＲなどからの反射光を線順次に読取っていく。
第４図は第3A図のＡ−Ａ′線において読み取られた信号
波形を示すグラフと、この信号波形を合成して得られる
パターンの一例を示す図である。
波形を示すグラフと、この信号波形を合成して得られる
パターンの一例を示す図である。
第４図の信号波形に示すように、ベースＢにおいては反
射光は比較的少く、閾値TH1,TH2（TH1＜TH2）の間のレ
ベルの信号が生成される。配線パターンＰ（ラインＬ及
びランドＲ）は、銅などの金属によって形成されている
ので、この部分での反射光は多く、閾値TH2以上のレベ
ルの信号が生成される。また、スルーホールＨにおいて
は、反射光はほとんど無く、閾値TH1以下のレベルの信
号が生成される。さらに、通常スルーホールＨとランド
Ｒとの間や、ラインＬと下地Ｂとの間には、エッジＥが
存在する。この部分にはガタつきや傾斜が存在し、この
部分での反射光レベルは、ほぼ閾値TH1と閾値TH2との間
にあり、特に一定の値を取らないので量子化誤差が生じ
やすい。
射光は比較的少く、閾値TH1,TH2（TH1＜TH2）の間のレ
ベルの信号が生成される。配線パターンＰ（ラインＬ及
びランドＲ）は、銅などの金属によって形成されている
ので、この部分での反射光は多く、閾値TH2以上のレベ
ルの信号が生成される。また、スルーホールＨにおいて
は、反射光はほとんど無く、閾値TH1以下のレベルの信
号が生成される。さらに、通常スルーホールＨとランド
Ｒとの間や、ラインＬと下地Ｂとの間には、エッジＥが
存在する。この部分にはガタつきや傾斜が存在し、この
部分での反射光レベルは、ほぼ閾値TH1と閾値TH2との間
にあり、特に一定の値を取らないので量子化誤差が生じ
やすい。
読取装置20からの信号は、第2A図の２値化回路21a,21b
において、例えば閾値TH1,TH2をそれぞれ用いて２値化
される。２値化回路21aは、スルーホールＨを示すホー
ルイメージH1を生成し、２値化回路21bは配線パターン
Ｐ（ラインＬ及びランドＲ）を示すパターンイメージPI
を生成する。この２つのイメージHI,PIが、後述する処
理に必要な信号として用いられる。
において、例えば閾値TH1,TH2をそれぞれ用いて２値化
される。２値化回路21aは、スルーホールＨを示すホー
ルイメージH1を生成し、２値化回路21bは配線パターン
Ｐ（ラインＬ及びランドＲ）を示すパターンイメージPI
を生成する。この２つのイメージHI,PIが、後述する処
理に必要な信号として用いられる。
第3B図は、読取光学系の他の例を示す図である。光源22
aからの光は、第3A図に示す例と同様に、反射光として
ハーフミラー23およびレンズ25を介して読取装置20内の
CCD24上に照射される。この例においては、さらにステ
ージ10の裏側に光源22bが備えられており、スルーホー
ルＨを通過した光もCCD24上に照射される。従って、ス
ルーホールＨにおいて、信号レベルが最も高く、配線パ
ターンＰ（ラインＬ及びランドＲ）において、信号レベ
ルが中程度、ベースＢおよびエッジＥにおいて信号レベ
ルが比較的低くなる。
aからの光は、第3A図に示す例と同様に、反射光として
ハーフミラー23およびレンズ25を介して読取装置20内の
CCD24上に照射される。この例においては、さらにステ
ージ10の裏側に光源22bが備えられており、スルーホー
ルＨを通過した光もCCD24上に照射される。従って、ス
ルーホールＨにおいて、信号レベルが最も高く、配線パ
ターンＰ（ラインＬ及びランドＲ）において、信号レベ
ルが中程度、ベースＢおよびエッジＥにおいて信号レベ
ルが比較的低くなる。
さらに、他の例として、CCD24を２列以上用意し、光源2
2aによって、配線パターンＰ（ラインＬ及びランドＲ）
を検出し、光源22bによってスルーホールＨのみを検出
し、それらのデータを別々に後段の２値化回路に出力す
るように構成してもよい。
2aによって、配線パターンＰ（ラインＬ及びランドＲ）
を検出し、光源22bによってスルーホールＨのみを検出
し、それらのデータを別々に後段の２値化回路に出力す
るように構成してもよい。
C.パターン検査回路 第2B図は、第2A図に示すパターン検査回路30の内部構成
を示すブロック図である。
を示すブロック図である。
第2A図の２値化回路21a,21bで生成されたホールイメー
ジ原信号HIS0,パターンイメージ原信号PIS0は、インタ
ーフェース31を介してノイズフィルタ32a,32bにそれぞ
れ与えられる。ノイズフィルタ32a,32bは平滑化処理な
どを行って、ノイズを除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。
ジ原信号HIS0,パターンイメージ原信号PIS0は、インタ
ーフェース31を介してノイズフィルタ32a,32bにそれぞ
れ与えられる。ノイズフィルタ32a,32bは平滑化処理な
どを行って、ノイズを除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。
ホールイメージ信号HISとパターンイメージ信号PISはど
ちらも、比較検査回路33,DRC（Design Rule Check）回
路34,スルーホール検査回路35のすべてに与えられる。
ちらも、比較検査回路33,DRC（Design Rule Check）回
路34,スルーホール検査回路35のすべてに与えられる。
比較検査回路33は、ホールイメージ信号HIS及びパター
ンイメージ信号PISと、あらかじめ準備された基準プリ
ント基板について得られたイメージ信号とを比較照合
し、それらが相互に異なる部分を欠陥として特定する回
路である。基準プリント基板としては、検査対象となる
プリント基板11と同一種類で、かつあらかじめ良品であ
ると判定されたプリント基板が用いられる。この方法
（比較法）はたとえば本出願人による特開昭60−263807
号公報に開示されている。
ンイメージ信号PISと、あらかじめ準備された基準プリ
ント基板について得られたイメージ信号とを比較照合
し、それらが相互に異なる部分を欠陥として特定する回
路である。基準プリント基板としては、検査対象となる
プリント基板11と同一種類で、かつあらかじめ良品であ
ると判定されたプリント基板が用いられる。この方法
（比較法）はたとえば本出願人による特開昭60−263807
号公報に開示されている。
スルーホール検査回路35はプリント基板11上のランドＲ
とホールＨとの相対的位置関係を検出し、これが設計上
の値から逸脱しているかどうかを判定することによって
プリント基板11の良否検査を行う回路である。この検査
方法については、たとえば本出願人による特願平１−82
117号に開示されている。
とホールＨとの相対的位置関係を検出し、これが設計上
の値から逸脱しているかどうかを判定することによって
プリント基板11の良否検査を行う回路である。この検査
方法については、たとえば本出願人による特願平１−82
117号に開示されている。
D.DRC回路 （Ｄ−１）．概要 DRC回路34の各部の構造・動作の説明をする前に、その
概要について以下に述べる。
概要について以下に述べる。
第1A図はDRC回路34の概要を示すブロック図、第1B図は
同回路34の動作の流れを示すフローチャートである。
同回路34の動作の流れを示すフローチャートである。
複数列オペレータ処理部36はステップS100,S101に対応
し、パターンイメージPIに複数列オレペータMOPを作用
させることにより、見かけ上、従来の十字オペレータと
同一であるオペレータDOP（請求項（１）の（ｂ）の
「見かけ上のオペレータ」に相当）を求める。
し、パターンイメージPIに複数列オレペータMOPを作用
させることにより、見かけ上、従来の十字オペレータと
同一であるオペレータDOP（請求項（１）の（ｂ）の
「見かけ上のオペレータ」に相当）を求める。
エラー判定部37はステップS102に対応し、上記オペレー
タDOPを受けてパターンの異常を検出する処理を行な
う。エラー判定部37に送られるのは見かけ上の十字オペ
レータDOPであるから、従来のオペレータOPに対応する
ものと同構成のものを用いることができる。
タDOPを受けてパターンの異常を検出する処理を行な
う。エラー判定部37に送られるのは見かけ上の十字オペ
レータDOPであるから、従来のオペレータOPに対応する
ものと同構成のものを用いることができる。
（Ｄ−２）．複数列オペレータによる処理 第５図に複数列オペレータ処理部36の構成を示す。パタ
ーンイメージ信号PISをシフトレジスタ群で２次的に展
開し（第1B図のステップS100）、これら展開された画素
上に複数列オペレータMOPを作用させる。
ーンイメージ信号PISをシフトレジスタ群で２次的に展
開し（第1B図のステップS100）、これら展開された画素
上に複数列オペレータMOPを作用させる。
第６図にオペレータMOPの概念を示す。ここではX,Y方向
共に長さが11画素、列幅が３画素のものを例示した。便
宜上各画素を指定するために、Ｘ方向に平行なｕ軸、Ｙ
方向に平行なｖ軸を考え、それぞれの単位を１画素と
し、原点を中心Ｏに合わせる。そしてオペレータMOP中
の画素をＡ（u,v）の形で表わす。例えば中心ＯからＸ
方向へ＋２画素、Ｙ方向へ＋１画素の位置にある画素は
Ａ（＋2,＋１）と、又中心ＯからＸ方向へ−１画素、Ｙ
方向へ＋４画素の位置にある画素はＡ（−1,＋４）と表
わすことにする。中心ＯはＡ（0,0）と表わすこともで
きる。
共に長さが11画素、列幅が３画素のものを例示した。便
宜上各画素を指定するために、Ｘ方向に平行なｕ軸、Ｙ
方向に平行なｖ軸を考え、それぞれの単位を１画素と
し、原点を中心Ｏに合わせる。そしてオペレータMOP中
の画素をＡ（u,v）の形で表わす。例えば中心ＯからＸ
方向へ＋２画素、Ｙ方向へ＋１画素の位置にある画素は
Ａ（＋2,＋１）と、又中心ＯからＸ方向へ−１画素、Ｙ
方向へ＋４画素の位置にある画素はＡ（−1,＋４）と表
わすことにする。中心ＯはＡ（0,0）と表わすこともで
きる。
処理部36は上記複数列オペレータMOPにおいて演算を行
ない、見かけ上の十字オペレータDOPを求める。そこで
このオペレータDOPも同様に表記を行なう。第７図に示
すように、中心ＯからＸ方向へ−３画素の位置にある画
素はDA（−3,0）、中心ＯからＹ方向へ＋３画素の位置
にある画素はDA（0,＋３）と表記する。MOPの場合と同
様、中心DOはDA（0,0）と表わすこともできる。
ない、見かけ上の十字オペレータDOPを求める。そこで
このオペレータDOPも同様に表記を行なう。第７図に示
すように、中心ＯからＸ方向へ−３画素の位置にある画
素はDA（−3,0）、中心ＯからＹ方向へ＋３画素の位置
にある画素はDA（0,＋３）と表記する。MOPの場合と同
様、中心DOはDA（0,0）と表わすこともできる。
以下、複数列オペレータMOPから十字オペレータDOPを求
める手法について説明する。第８図は第1B図のステップ
S101の詳細である。まず複数列オペレータMOPの中心Ｏ
（請求項（１）の（ｂ）の「特定画素」に相当）が作用
している画素が“0"か“1"かを調べる（ステップS20
1）。例えば第10図に示す場合（ラインＬ上に量子化欠
陥MISがある場合）には、 Ｏ（＝Ａ（0,0））＝１ ……（１） である。よってステップS202へと流れ、あるｕに対して Ａ（u,＋１）＋Ａ（u,0） ＋Ａ（u,−１）＝１ ……（２） （演算は論理和） が成立するか否かを調べ、（２）式を満足すれば、見か
け上の十字オペレータDOPの、位置ｕにある画素につい
て DA（u,0）＝１ ……（３） とする（ステップS203）。
める手法について説明する。第８図は第1B図のステップ
S101の詳細である。まず複数列オペレータMOPの中心Ｏ
（請求項（１）の（ｂ）の「特定画素」に相当）が作用
している画素が“0"か“1"かを調べる（ステップS20
1）。例えば第10図に示す場合（ラインＬ上に量子化欠
陥MISがある場合）には、 Ｏ（＝Ａ（0,0））＝１ ……（１） である。よってステップS202へと流れ、あるｕに対して Ａ（u,＋１）＋Ａ（u,0） ＋Ａ（u,−１）＝１ ……（２） （演算は論理和） が成立するか否かを調べ、（２）式を満足すれば、見か
け上の十字オペレータDOPの、位置ｕにある画素につい
て DA（u,0）＝１ ……（３） とする（ステップS203）。
第10図においては、下地Ｂの部分は例えば Ａ（−4,−１）＝Ａ（−4,0） ＝Ａ（−4,＋１）＝０ ……（４） より DA（−4,0）＝０ ……（５） となる。またラインＬの中心付近では例えば Ａ（−1,−１）＝Ａ（−1,0） ＝Ａ（−1,＋１）＝１ ……（６） より DA（−1,0）＝１ ……（７） となる。
量子化欠陥MISが生じた部分では、 Ａ（−3,−１）＝Ａ（−3,＋１）＝1, Ａ（−3,0）＝０ ……（８） より DA（−3,0）＝１ ……（９） を得て、量子化欠陥MISを修復することができる。
結局得られた見かけ上の十字オペレータDOPは第12図の
様になり、後述する手法によりその走る方向LDがＹ方向
で幅ＷのラインＬを検出したことになる。
様になり、後述する手法によりその走る方向LDがＹ方向
で幅ＷのラインＬを検出したことになる。
また第11図に示すように、２つのラインＬ間で短絡部SC
が存在する場合には、全てのｕに対して DA（u,0）＝１ ……（10） となり、またＹ方向に対しても（ステップS204,S205） DA（0,−１）＝DA（0,0） ＝DA（0,＋１）＝１ ……（11） となり、結局第13図のオペレータDOPを得て、その走る
方向LDがＸ方向で幅ＷのラインＬを検出したことにな
る。
が存在する場合には、全てのｕに対して DA（u,0）＝１ ……（10） となり、またＹ方向に対しても（ステップS204,S205） DA（0,−１）＝DA（0,0） ＝DA（0,＋１）＝１ ……（11） となり、結局第13図のオペレータDOPを得て、その走る
方向LDがＸ方向で幅ＷのラインＬを検出したことにな
る。
以上は中心Ｏが“1"の場合を示したが“0"の場合も同様
である（ステップS206）。
である（ステップS206）。
例えば第19図に示すようにラインＬが断線しており、複
数列オペレータMOPが断線部分に作用している場合に
は、複数オペレータMOPから得られた見かけ上の十字オ
ペレータDOPとしてのデータは全てのｕに対して DA（u,0）＝０ ……（12） となる。
数列オペレータMOPが断線部分に作用している場合に
は、複数オペレータMOPから得られた見かけ上の十字オ
ペレータDOPとしてのデータは全てのｕに対して DA（u,0）＝０ ……（12） となる。
即ち、中心Ｏが“1"の場合にはオペレータMOPの幅方向
に隣接した３つの画素のうち、１つでも“1"のものがあ
れば、対応するオペレータDOPの画素を“1"とし、中心
Ｏが“0"の場合にはオペレータMOPの幅方向に隣接した
３つの画素のうち１つでも“0"のものがあれば、対応す
るオペレータDOPの画素を“0"とするのである。
に隣接した３つの画素のうち、１つでも“1"のものがあ
れば、対応するオペレータDOPの画素を“1"とし、中心
Ｏが“0"の場合にはオペレータMOPの幅方向に隣接した
３つの画素のうち１つでも“0"のものがあれば、対応す
るオペレータDOPの画素を“0"とするのである。
このような処理は第５図の処理ブロックＧで行なわれ
る。処理ブロックＧは、例えば第９図に示すような簡単
な論理回路で構成され、その論理式は ×（M1×M2×M3） ＋Ｏ×（M1＋M2＋M3） ……（13） （演算は論理積又は論理和、M1,M2,M3は幅方向に隣接し
た３つの画素の出力を示す。）で表わされる。
る。処理ブロックＧは、例えば第９図に示すような簡単
な論理回路で構成され、その論理式は ×（M1×M2×M3） ＋Ｏ×（M1＋M2＋M3） ……（13） （演算は論理積又は論理和、M1,M2,M3は幅方向に隣接し
た３つの画素の出力を示す。）で表わされる。
但しオペレータDOPの中心DOの値については処理ブロッ
クＧを通さずにオペレータMOPの中心Ｏの値をそのまま
用いればよい。
クＧを通さずにオペレータMOPの中心Ｏの値をそのまま
用いればよい。
（Ｄ−３）．エラー判定 （Ｄ−２）に述べた処理によって得た見かけ上の十字オ
ペレータDOPのデータを用いてエラー判定を行なう方法
について説明するが、前述の様にこの部分は従来のオペ
レータOPに対応するものと同様であるので簡単に述べ
る。
ペレータDOPのデータを用いてエラー判定を行なう方法
について説明するが、前述の様にこの部分は従来のオペ
レータOPに対応するものと同様であるので簡単に述べ
る。
まず量子化誤差の修復や短絡の場合について述べる。
十字オペレータDOPのうち、 DA（u,v）＝１ ……（14） が全てのｕについて成立するか、あるいは全てのｖにつ
いて成立するかを知る。全てのｕについて（14）が成立
すればラインＬの走る方向LDはＸ方向であり、全てのｖ
について（14）が成立すればラインＬの走る方向LDはＹ
方向であると判定する。いずれの場合にも成立しなけれ
ばラインＬとしての検出はなかったと判定される。
いて成立するかを知る。全てのｕについて（14）が成立
すればラインＬの走る方向LDはＸ方向であり、全てのｖ
について（14）が成立すればラインＬの走る方向LDはＹ
方向であると判定する。いずれの場合にも成立しなけれ
ばラインＬとしての検出はなかったと判定される。
さて、このようにラインＬの走る方向LDが定まったので
これと直交する方向をライン上の幅方向とし、連続する
“1"の数を求める。第12図のようにラインＬの走る方向
LDがＹ方向（ｖ方向）であり、Ｘ方向（ｕ方向）ではDA
（−3,0）からDA（＋3,0）の７画素が連続して“1"であ
るのでラインＬの幅Ｗは７であると判定される。複数列
オペレータMOPを使用した演算処理がなければ、第14図
のように量子化誤差によって幅Ｗが５であると誤判定さ
れる場合もあるが、この実施例においては（Ｄ−２）で
述べた処理により誤判定を回避できる。
これと直交する方向をライン上の幅方向とし、連続する
“1"の数を求める。第12図のようにラインＬの走る方向
LDがＹ方向（ｖ方向）であり、Ｘ方向（ｕ方向）ではDA
（−3,0）からDA（＋3,0）の７画素が連続して“1"であ
るのでラインＬの幅Ｗは７であると判定される。複数列
オペレータMOPを使用した演算処理がなければ、第14図
のように量子化誤差によって幅Ｗが５であると誤判定さ
れる場合もあるが、この実施例においては（Ｄ−２）で
述べた処理により誤判定を回避できる。
第13図の場合には、ラインＬの走る方向LDがＸ方向（ｕ
方向）であると判定され、Ｙ方向（ｖ方向）ではDA（0,
−１）からDA（0,＋１）の３画素が連続して“1"である
のでこのラインＬの幅Ｗは３であると判定される。
方向）であると判定され、Ｙ方向（ｖ方向）ではDA（0,
−１）からDA（0,＋１）の３画素が連続して“1"である
のでこのラインＬの幅Ｗは３であると判定される。
しかし、ここでライン幅の最小許容値Wminを例えば４と
しておき、これよりも小さな幅を有するラインＬは異常
である旨の判断基準を設けておく。するとここでライン
Ｌと判定された部分は異常（ここでは短絡SC）であると
されるので、エラー判定部37はエラー信号ERを出力する
（第1A図）。
しておき、これよりも小さな幅を有するラインＬは異常
である旨の判断基準を設けておく。するとここでライン
Ｌと判定された部分は異常（ここでは短絡SC）であると
されるので、エラー判定部37はエラー信号ERを出力する
（第1A図）。
また、第19図に示される様に微少な断線があった場合に
は、中心DOが“0"の場合の判定により、（12）の成立
と、 DA（0,−２）＝DA（0,＋２）＝１ ……（15） の成立を以て断線であると判断し、エラー信号ERを出力
する。
は、中心DOが“0"の場合の判定により、（12）の成立
と、 DA（0,−２）＝DA（0,＋２）＝１ ……（15） の成立を以て断線であると判断し、エラー信号ERを出力
する。
E.変形例 この発明にかかるパターンの検査方法は上記実施例に限
定されるものではなく、以下の様な変形例においてもそ
の効果を奏する。
定されるものではなく、以下の様な変形例においてもそ
の効果を奏する。
（１）上記実施例においては複数列オペレータMOPはそ
の列幅を３画素としたが、この列幅を５画素などに増し
てもよい。この列幅を増すことにより、特に短絡SCや断
線がＸ方向,Y方向に対して斜めに形成されている場合に
おいてこの発明の効果が大きくなる。また、配線パター
ンＰの特徴に対応して、各腕の延びる方向によって列幅
を異なるようにしてもよい。
の列幅を３画素としたが、この列幅を５画素などに増し
てもよい。この列幅を増すことにより、特に短絡SCや断
線がＸ方向,Y方向に対して斜めに形成されている場合に
おいてこの発明の効果が大きくなる。また、配線パター
ンＰの特徴に対応して、各腕の延びる方向によって列幅
を異なるようにしてもよい。
（２）上記実施例においては複数列オペレータはＸ方
向,Y方向にのみその腕を延ばしていたが、第20図に示す
ようにこれらの方向と45゜,135゜の角度を成す方向に腕
を有していてもよい。これにより、ラインＬや短絡SCや
断線が、Ｘ方向に対して45゜,135゜の角度を成して走っ
ている場合においてこの発明の効果が大きくなる。ま
た、配線パターンＰの特徴により、各腕の延びる方向に
よって列幅を異なるようにしてもよい。
向,Y方向にのみその腕を延ばしていたが、第20図に示す
ようにこれらの方向と45゜,135゜の角度を成す方向に腕
を有していてもよい。これにより、ラインＬや短絡SCや
断線が、Ｘ方向に対して45゜,135゜の角度を成して走っ
ている場合においてこの発明の効果が大きくなる。ま
た、配線パターンＰの特徴により、各腕の延びる方向に
よって列幅を異なるようにしてもよい。
この発明のプリント基板のパターン検査方法では、パタ
ーンイメージに作用させるオペレータとして、複数列か
らなる腕を有するものを使用し、しかも、その腕につい
てその複数の列を横切る方向に配列している各画素につ
いての作用結果中に、そのオペレータ内の特定画素にお
ける作用結果と同じものがある場合には、その位置にお
ける演算結果としてその特定画素の作用結果を採用する
ような論理演算を行うことにより、このオペレータのそ
れぞれの腕における複数列を１列に圧縮した見かけ上の
オペレータを求める。この見かけ上のオペレータに基づ
いて、パターン異常を判定する。そして、見かけ上のオ
ペレータのデータには、複数列のデータすなわち周囲の
状況も考慮されているため、ライン等のパターンの異常
における虚報をなくし、パターン検査の信頼性を高くす
ることができる。
ーンイメージに作用させるオペレータとして、複数列か
らなる腕を有するものを使用し、しかも、その腕につい
てその複数の列を横切る方向に配列している各画素につ
いての作用結果中に、そのオペレータ内の特定画素にお
ける作用結果と同じものがある場合には、その位置にお
ける演算結果としてその特定画素の作用結果を採用する
ような論理演算を行うことにより、このオペレータのそ
れぞれの腕における複数列を１列に圧縮した見かけ上の
オペレータを求める。この見かけ上のオペレータに基づ
いて、パターン異常を判定する。そして、見かけ上のオ
ペレータのデータには、複数列のデータすなわち周囲の
状況も考慮されているため、ライン等のパターンの異常
における虚報をなくし、パターン検査の信頼性を高くす
ることができる。
第1A図はDRC回路34の構成を示すブロック図、 第1B図はDRC回路34の動作の流れを示すフローチャー
ト、 第2A図はこの発明の一実施例を適用するパターン検査装
置の全体構成を示すブロック図、 第2B図はパターン検査回路30の構成を示すブロック図、 第3A図及び第3B図は光電走査による読取を示す概念図、 第４図は第3A図によって読みとられた信号波形及びそれ
を合成して得られるパターンを示す図、 第５図は複数列オペレータ処理部36の構成を示すブロッ
ク図、 第６図は複数列オペレータMOPの概念図、 第７図は見かけ上の十字オペレータDOPの概念図、 第８図は複数列オペレータMOPから見かけ上の十字オペ
レータDOPを得るフローチャート、 第９図は第５図内の処理ブロックＧの構成図、 第10図乃至第13図及び第19図はこの発明の一実施例を示
す図、 第14図乃至第18図は従来の技術の問題点を示す図、 第20図はこの発明の他の実施例のオペレータを示す図で
ある。 11……プリント基板、 36……複数列オペレータ処理部、 37……エラー判定部、 Ｐ……配線パターン、PI……パターンイメージ、 Ｌ……ライン、LI……ラインイメージ、 Ｗ……ライン幅、MOP……複数列オペレータ、 DOP……見かけ上のオペレータ
ト、 第2A図はこの発明の一実施例を適用するパターン検査装
置の全体構成を示すブロック図、 第2B図はパターン検査回路30の構成を示すブロック図、 第3A図及び第3B図は光電走査による読取を示す概念図、 第４図は第3A図によって読みとられた信号波形及びそれ
を合成して得られるパターンを示す図、 第５図は複数列オペレータ処理部36の構成を示すブロッ
ク図、 第６図は複数列オペレータMOPの概念図、 第７図は見かけ上の十字オペレータDOPの概念図、 第８図は複数列オペレータMOPから見かけ上の十字オペ
レータDOPを得るフローチャート、 第９図は第５図内の処理ブロックＧの構成図、 第10図乃至第13図及び第19図はこの発明の一実施例を示
す図、 第14図乃至第18図は従来の技術の問題点を示す図、 第20図はこの発明の他の実施例のオペレータを示す図で
ある。 11……プリント基板、 36……複数列オペレータ処理部、 37……エラー判定部、 Ｐ……配線パターン、PI……パターンイメージ、 Ｌ……ライン、LI……ラインイメージ、 Ｗ……ライン幅、MOP……複数列オペレータ、 DOP……見かけ上のオペレータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/00 (72)発明者 瀬崎 吉功 京都府京都市上京区堀川通寺之内上る４丁 目天神北町１番地の１ 大日本スクリーン 製造株式会社内 (72)発明者 萬代 一郎 京都府京都市伏見区羽束師古川町322番地 大日本スクリーン製造株式会社洛西工場 内 (56)参考文献 特開 平１−112468（ＪＰ，Ａ)
Claims (1)
- 【請求項１】配線パターンを有するプリント基板を光電
走査して画素ごとに読取った画像データに基づいて、上
記配線パターンの検査を行う、プリント基板のパターン
検査方法であって、 （ａ）上記画像データに基づいて、上記配線パターンの
イメージを求める工程と、 （ｂ）複数列からなる腕を複数有するオペレータを上記
配線パターンのイメージに作用させ、前記腕上のそれぞ
れの位置につき、前記複数列を横切る方向に配列してい
る各画素についての作用結果中に、前記オペレータ内の
特定画素における作用結果と同じものがある場合には、
当該位置における演算結果として前記特定画素の前記作
用結果を採用するような論理演算を行い、それによっ
て、前記オペレータのそれぞれの腕における複数列を１
列に圧縮した見かけ上のオペレータを求める工程と、 （ｃ）上記見かけ上のオペレータのデータが所定の範囲
内にあるか否かを求める工程と、 を備えるプリント基板のパターン検査方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327165A JPH0769155B2 (ja) | 1990-11-27 | 1990-11-27 | プリント基板のパターン検査方法 |
| US07/791,063 US5384711A (en) | 1990-11-27 | 1991-11-12 | Method of and apparatus for inspecting pattern on printed board |
| KR1019910020843A KR940006220B1 (ko) | 1990-11-27 | 1991-11-21 | 프린트기판상의 패턴을 검사하는 방법 및 장치 |
| DE69128697T DE69128697D1 (de) | 1990-11-27 | 1991-11-27 | Verfahren und Gerät zur Prüfung von Verbindungen auf einer gedruckten Leiterplatte |
| EP91120263A EP0488206B1 (en) | 1990-11-27 | 1991-11-27 | Method of and apparatus for inspecting connection pattern on a printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327165A JPH0769155B2 (ja) | 1990-11-27 | 1990-11-27 | プリント基板のパターン検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04194608A JPH04194608A (ja) | 1992-07-14 |
| JPH0769155B2 true JPH0769155B2 (ja) | 1995-07-26 |
Family
ID=18196036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327165A Expired - Fee Related JPH0769155B2 (ja) | 1990-11-27 | 1990-11-27 | プリント基板のパターン検査方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5384711A (ja) |
| EP (1) | EP0488206B1 (ja) |
| JP (1) | JPH0769155B2 (ja) |
| KR (1) | KR940006220B1 (ja) |
| DE (1) | DE69128697D1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859923A (en) * | 1992-12-29 | 1999-01-12 | Cognex Corporation | Mark quality inspection apparatus and method |
| JPH09172299A (ja) * | 1995-12-20 | 1997-06-30 | Matsushita Electric Ind Co Ltd | 基板認識装置 |
| US5760893A (en) * | 1996-12-24 | 1998-06-02 | Teradyne, Inc. | Method and apparatus for inspecting component placement and solder connection in printed circuit board manufacture |
| US6072897A (en) * | 1997-09-18 | 2000-06-06 | Applied Materials, Inc. | Dimension error detection in object |
| JP2888829B1 (ja) * | 1998-06-05 | 1999-05-10 | 日本特殊陶業株式会社 | ランド付基板の検査装置 |
| DE19825829C2 (de) * | 1998-06-10 | 2000-07-27 | Leica Microsystems | Verfahren zur Bestimmung des Abstandes P einer Kante eines Strukturelementes auf einem Substrat |
| US6154567A (en) * | 1998-07-01 | 2000-11-28 | Cognex Corporation | Pattern similarity metric for image search, registration, and comparison |
| US7016539B1 (en) | 1998-07-13 | 2006-03-21 | Cognex Corporation | Method for fast, robust, multi-dimensional pattern recognition |
| CN1302280C (zh) * | 2000-04-27 | 2007-02-28 | 精工爱普生株式会社 | 通孔内异物检查方法 |
| DE10043726C2 (de) * | 2000-09-05 | 2003-12-04 | Atg Test Systems Gmbh | Verfahren zum Prüfen von Leiterplatten mit einem Paralleltester und eine Vorrichtung zum Ausführen des Verfahrens |
| US6959112B1 (en) | 2001-06-29 | 2005-10-25 | Cognex Technology And Investment Corporation | Method for finding a pattern which may fall partially outside an image |
| US7190834B2 (en) * | 2003-07-22 | 2007-03-13 | Cognex Technology And Investment Corporation | Methods for finding and characterizing a deformed pattern in an image |
| US7613316B2 (en) * | 2003-07-22 | 2009-11-03 | L-3 Communications Security and Detection Systems Inc. | Methods and apparatus for detecting objects in baggage |
| US8081820B2 (en) | 2003-07-22 | 2011-12-20 | Cognex Technology And Investment Corporation | Method for partitioning a pattern into optimized sub-patterns |
| US8437502B1 (en) | 2004-09-25 | 2013-05-07 | Cognex Technology And Investment Corporation | General pose refinement and tracking tool |
| US20060147707A1 (en) * | 2004-12-30 | 2006-07-06 | Jian Meng | Compacted, chopped fiber glass strands |
| US8103085B1 (en) | 2007-09-25 | 2012-01-24 | Cognex Corporation | System and method for detecting flaws in objects using machine vision |
| US9679224B2 (en) | 2013-06-28 | 2017-06-13 | Cognex Corporation | Semi-supervised method for training multiple pattern recognition and registration tool models |
| CN109142358B (zh) * | 2018-08-22 | 2020-09-29 | 王天骄 | 基于神经网络的金属材料力学性能测试方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8320016D0 (en) * | 1983-07-25 | 1983-08-24 | Lloyd Doyle Ltd | Apparatus for inspecting printed wiring boards |
| JPS60263807A (ja) * | 1984-06-12 | 1985-12-27 | Dainippon Screen Mfg Co Ltd | プリント配線板のパタ−ン欠陥検査装置 |
| IL79098A0 (en) * | 1985-07-15 | 1986-09-30 | Visionetics Corp | Fine flaw detector for printed circuit boards |
| US5011960A (en) * | 1988-05-20 | 1991-04-30 | Fujitsu Limited | Wiring pattern detection method and apparatus |
| JPH0291504A (ja) * | 1988-09-28 | 1990-03-30 | Ricoh Co Ltd | 微細パターンの断面プロファイルの検査方法 |
| US5214712A (en) * | 1990-09-11 | 1993-05-25 | Matsushita Electric Industrial Co., Ltd. | Pattern inspection system for inspecting defect of land pattern for through-hole on printed board |
-
1990
- 1990-11-27 JP JP2327165A patent/JPH0769155B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-12 US US07/791,063 patent/US5384711A/en not_active Expired - Fee Related
- 1991-11-21 KR KR1019910020843A patent/KR940006220B1/ko not_active Expired - Fee Related
- 1991-11-27 EP EP91120263A patent/EP0488206B1/en not_active Expired - Lifetime
- 1991-11-27 DE DE69128697T patent/DE69128697D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5384711A (en) | 1995-01-24 |
| DE69128697D1 (de) | 1998-02-19 |
| JPH04194608A (ja) | 1992-07-14 |
| EP0488206A2 (en) | 1992-06-03 |
| EP0488206B1 (en) | 1998-01-14 |
| KR940006220B1 (ko) | 1994-07-13 |
| EP0488206A3 (en) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0769155B2 (ja) | プリント基板のパターン検査方法 | |
| JP4230880B2 (ja) | 欠陥検査方法 | |
| KR101022187B1 (ko) | 기판 검사 장치 | |
| JP2696000B2 (ja) | プリント基板のパターン検査方法 | |
| JPH0820214B2 (ja) | プリント基板のライン幅検査方法 | |
| EP0488188B1 (en) | Method of and apparatus for inspecting the width of a wiring line on a printed board | |
| US6335982B1 (en) | Method and apparatus for inspecting streak | |
| US6603875B1 (en) | Pattern inspection method, pattern inspection apparatus, and recording medium which records pattern inspection program | |
| JP3260425B2 (ja) | パターンのエッジライン推定方式及びパターン検査装置 | |
| JPH0786468B2 (ja) | プリント基板のパターン検査方法 | |
| JP2002267619A (ja) | 欠陥検査方法及び装置 | |
| JP3509581B2 (ja) | 外観検査方法 | |
| JPH0772909B2 (ja) | 外観検査による溶接状態判定方法 | |
| JP2559921B2 (ja) | プリント基板のパターン検査方法 | |
| JP2003270171A (ja) | プリント回路板検査装置 | |
| JP2843389B2 (ja) | ボンディングボール検査装置 | |
| WO2001013333A1 (fr) | Dispositif de controle de motifs et procede de controle de motifs | |
| JPH0619252B2 (ja) | 印刷配線基板のはんだ付検査装置 | |
| JPH0830643B2 (ja) | プリント基板のライン幅検査方法 | |
| JP2002372502A (ja) | プリント回路板の検査方法 | |
| KR20250127700A (ko) | 추가 검사 장치 및 검사 시스템 | |
| JP2003121381A (ja) | プリント回路板検査装置 | |
| JP2006329679A (ja) | 製品パターン検査方法および装置 | |
| JPH0720060A (ja) | パターン欠陥および異物検査装置 | |
| JP3265144B2 (ja) | リード印刷パターンにおける滲み検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |