JPH04185277A

JPH04185277A - 共振型スイッチング電源回路

Info

Publication number: JPH04185277A
Application number: JP31712090A
Authority: JP
Inventors: Yukio Okada; 幸夫岡田; Yukio Takahashi; 幸雄高橋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-11-20
Filing date: 1990-11-20
Publication date: 1992-07-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は絶縁トランスとコンデンサの直列共振を利用す
るスイッチング電源回路に関する。

（ロ）従来の技術第５図を参照して従来のスイッチング電源回路を説明す
る。

スイッチング電源回路の主回路はその出力ＤＣ０１ＪＴ
を入力電源Ｄ　Ｑ　Ｉ　Ｎから絶縁するトランス　（７
２）、このトランス（７２）の−次コイルＬ＋の電流を
スイッチング制御するスイッチング素子ＳＷ、このスイ
ッチング素子＄Ｗを所定タイミングで駆動する制御回路
（６０）から構成され、大電流スイッチングおよび高圧
スイッチングに基づくノイズの防止、あるいはこのノイ
ズによるスイッチング素子ＳＷ等の破壊防止のために、
抵抗Ｒ２２，コンデンサＣ２□、ダイオードＤ２２から
なるスナバ回路、抵抗Ｒ２０，コンデンサＣ２１からな
るスナバ回路、抵抗Ｒ２３、コンデンサＣ２４からなる
スナバ回路および急峻な立ち上がり、立ち下がりを抑え
、ノイズの発生を抑制する目的でビーズコア（８０）等
のインダクタンスが回路の所定箇所に付加されている。

集積回路として提供されることが多い制御回路（６０）
はパルスジェネレータ（６２）、アンドゲート（６４）
、フリツプフロップ（５６）、バッファ（６８）、比較
器（７０）を備える。パルスジェネレータ（６２）は端
子ＴＰＩＮと接地間にコンデンサが接続され内蔵された
抵抗とのＯＲ時定数で決められる一定の周波数で動作し
、あるいは外部よりトリガパルスを供給すればトリガパ
ルスに同期した周波数で動作する。

次に、このスイッチング電源回路の動作を説明する。

制御回路（６０）は抵抗Ｒ２゜を介して端子Ｖ０゜に供
給される入力電源Ｄ　ＣＩ　Ｎにより起動し、起動後は
ダイオードＤ２゜およびコンデンサＣＩＯにより整流、
平滑されるトランス（７２）の三次コイル上３出力によ
り動作する。

今、比較器（７０）の出力がハイレベルであれば、フリ
ツプフロツプ（６６）はパルスジェネレータ（６２）出
力の立ち上がりでアントゲ−）　（６４）によりセント
され、パルスジェネレータ（６２）出力の立ち下がりで
リセットされる。スイッチング素子ＳＷはこのフリップ
フロップ（６６）のセット出力Ｑに基づいてバッファ（
６８）により駆動される。そこで、トランス（７２）の
−次回路電流はこのスイッチング素子ＳＷのスイッチン
グ動作に基づいて所定の時定数で変化して、トランス（
７２）の−次コイルＬ２および三次コイルし、に電圧を
誘起する。

トランス（７２）の−次回路電流は電流検出抵抗Ｒ１１
！ＩＮにより検出され、比較器（７０）の反転入力端子
に入力されている。

入力電源Ｄ　Ｃ＋　Ｎの電圧が低くなるか、出力ＤＣｏ
ｕアの電流が増加するかして、電流検出抵抗ＲＩＩＩＩ
Ｎにより検出される一次回路電流が設定値１．以上にな
ると、比較器（７０）がアンドゲート（６４）にローレ
ベルを出力し、このアントゲ−）　（６４）によりパル
スジェネレータ（６２）からフリツプフロツプ（６６）
に入力されるセット信号が遮断される。この結果、−次
回路電流の平均値制御が行われる。従って、このような
動作方式のスイッチング電源回路では、起動直後を除い
て、スイッチング素子ＳＷのオン・オフが入力電源ＤＣ
，，の電圧値、出力ＤＣＯＬ＋丁の電流値に基づいて、
ランダムに行われる。

（ハ）発明が解決しようとする課題従来のスイッチング電源回路はスイッチング特性あるい
は周波数特性の良好なダイオード、抵抗、コンデンサに
より構成されるスナバ回路およびビーズコアを複数必要
とするためスイッチング電源回路に対する小型化の要求
、低価格化の要求に応えることができない欠点を有して
いる。そして、このスナバ回路およびビーズコアの付加
によりスイッチング電源回路の動作周波数が制限される
ばかりか、スナバ回路において電力消費されスイッチン
グ電源回路の効率が低下する欠点を有している。

即ち、ノイズを低減させるスイッチング電源回路では又
換効率が低下し、また交換効率を向上させるスイッチン
グ電源回路ではノイズが問題となる。従って、ノイズの
低減と高い交換効率という相反する技術的事項を備える
スイッチング電源回路を実現できなかった。

また、大電流、高電圧をスイッチングするため、有限の
傾斜でオン・オフするスイッチング素子内部で消費され
る電力が大きく、スイッチング電融回路の効率が低下す
る欠点を有している。

（ニ）問題点を解決するための手段本発明は斯る問題点に鑑みてなされ、その出力を入力電
源から絶縁するトランスと、このトランスの一次コイル
電流を制御するスイッチング素子と、このスイッチング
素子を所定タイミングで駆動する制御回路と、前記スイ
ッチング素子の被制御電極間に接続した共振コンデンサ
と、エミッタを基準電圧に接続したＰＮＰ　トランジス
タ、このトランジスタのベースと共振コンデンサの一端
間に接続したダイオードからなる電圧検出回路と、電圧
検出回路出力を遅延する回路から構成され、電圧検出回
路により共振コンデンサの振動電圧が所定値となるタイ
ミングを検出し、このタイミングで前記制御回路をトリ
ガしてスイッチング素子をオンさせることによって、前
記した従来のスイッチング電源回路が有する問題を解決
するものである。

（ホ）作用共振コンデンサの振動電圧を検出し、この共振コンデン
サの電圧が所定値となるタイミングでスイッチング素子
をオンさせるため、スイッチング素子が遮断する電圧レ
ベル、電流レベルを任意の低い値とすることができ、ス
イッチング素子内部で消費される電力が低下する。また
、これにより、スイッチングノイズのレベルが低下する
ためスナバ回路が不要となる。

また、共振コンデンサの充電電荷レベルの極小点でスイ
ッチング素子がオンするため、共振コンデンサの充電エ
ネルギーが有効に二次側に伝達され、スイッチング素子
内部で消費される充電エネルギーが低下する。

さらに、電圧検出回路がトランジスタとダイオードのみ
によって構成され簡素であると共に共振コンデンサの電
圧が所定値以下となるタイミングでトランジスタがオン
する構成であるためトランジスタの飽和による動作速度
の低下がない。

さらにまた、遅延回路によりスイッチング素子をオンさ
せるべきタイミングの微調整が可能であるため最適設定
を行うことができる。

（へ）実施例第１図乃至第４図を参照して本発明の共振型スイッチン
グ電源回路（以下、単にスイッチング電源回路と称する
）を説明する。

第１図を参照すると、本発明のスイッチング電源回路は
その出力ＤＣＯＬＩ７を入力電源ＤＣ，，から絶縁する
トランス（５０）、パワーＭＯ３ＦＥＴ、あるいは高速
タイプのＩＧＢＴ等が使用されるスイッチング素子ＳＷ
、スイッチング素子ＳＷの被制御電極間に接続される共
振コンデンサＣＲ□。

スイッチング素子ＳＷを所定タイミングで駆動する制御
回路（２０）、出力電圧検出回路（５２）、共振コンデ
ンサＣ□８の残留電圧を検出する電圧検出回路（トラン
ジスタＱ０．抵抗Ｒ９、ダイオードＤ２）および抵抗Ｒ
ＩＯおよびコンデンサＣ４からなる遅延回路等から構成
される。なお、スイッチング素子ＳＷの被制御電極間に
スナバ回路としてのコンデンサを並列接続したスイッチ
ング電Ｒ回路が知られているが、本発明のスイッチング
電源回路の動作はその種のものとは明らかに相違するも
のである。

制御回路（２０）は第２図にブロック図が示されている
ように、端子ＶＣＣの電源電圧の立ち上がりを検出する
比較器（２２１，この比較器（２２）の出力に基づいて
それぞれ５Ｖの基準電圧ＶＢＨｐ、ＶＢを出力する基準
電圧回路（３４）、３人力オアゲートｆ２４）、端子Ｃ
□に接続されるコンデンサＣ３と抵抗Ｒ４（第１図参照
）により設定される周波数であって、幅の狭いパルスを
出力するクロックジェネレータ（２６）、プリシブフロ
ツプ（２８）、差動増幅器（３０）、比較器（３２）、
プッシュプル接続されるトランジスタＱ、、Ｑ２から構
成される。

実施例ではトランス（５０）の二次側の出力回路に出力
電圧検出回路（５２）を備え、ホトカブラＰＣを介する
この出力により、電圧検出回路（トランジスタＱ。、抵
抗Ｒ，、ダイオードＤｇ）出力と独立に制御回路（２０
）が制御される。

本実施例では、電圧検出回路（トランジスタＱ。、抵抗
Ｒ９、ダイオードＤ２）によって、パワースイッチ素子
ＳＷのＯＮするタイミング（Ｖｏａの極小点）が決めら
れ、一方、出力回路に接続されている出力電圧検出回路
（５２）により、ホトカブラＰＣを介する制御信号によ
りパワースイッチＳＷのＯＦＦするタイミングが決めら
れる。この結果、大圧力条件並びにトランス（５０）と
コンデンサＣ□３の共振条件に従った周波数で回路が動
作するスイッチング・レギュレータである。

第１図および第２図を参照して実施例の基本的なスイッ
チング動作をまず説明する。

本発明のスイッチング電源回路は抵抗Ｒ１を介して端子
■。０に供給される入力電源Ｄ　ＣＩ　Ｎにより起動す
る。

この端子■。０の電圧が遷移する不安定動作期間では、
端子Ｖ。０の電圧と基準電圧Ｖ　ｇ　７とを比較する比
較器（２２）およびこの比較出力を反転入力する３人力
オアゲー）　（２４）により、トランジスタＱ１がオフ
、トランジスタＱ２がオンして制御回路（２０）の出力
ＯＵＴがローレベルに保たれている。

従って、このタイミングではスイッチング素子ＳＷはオ
フしている。

次に、クロンクジエネレータ（２６）が出力する一定周
期のパルスによりフリップフロフプ（２８）がセットさ
れ、さらにクロンクジエネレータ（２６）の畠ｊ−Ｊ）
＜ルスがローレベルになると、３人カオアゲート（２４
＋は非反転比力としてローレベルを、反転出力としてハ
イレベルを出力する。そして、この３人力オアゲー）　
＋２４）の出力によりトランジスタＱ１がオン、トラン
ジスタＱ２がオフして制御回路（２０）の出力ＯＵＴが
ハイレベルになり、スイッチング素子ＳＷがオンする。

スイッチング素子ＳＷがオンすると、トランス（５０）
の−次コイルＬ１に所定の時定数で立ち上がる電流が流
れる。この電流は電流検出抵抗ＲＢ。

によってＩ　ＩＩＩＩＮとして検出され、比較器（３２
）の基準電圧Ｖ８と比較される。そこで、Ｉ　ＢＩＮが
基準電圧Ｖ８より太き（なるタイミングでフリツプフロ
ツプ（２８）がリセットされ、スイッチング素子ＳＷが
オフする。

スイッチング素子ＳＷがオフすると、この被制御電極間
に並列接続された共振コンデンサＣ□。

に所定の時定数で充電が行われた後、トランス（５０）
の−次コイルし、と共振コンデンサＣＩｌ！Ｉｌｌによ
って直列共振回路が形成されるため回路電流が振動する
。そこで、電圧検出回路（ＰＮＰトランジスタＱ０、抵
抗Ｒ８、ダイオードＤ２）によりこの振動電圧の極小点
を検出し、そのタイミングでスイッチング素子ＳＷが再
びオンされる。

本発明のスイッチング電源回路は直前に説明したスイッ
チング素子ＳＷのオン動作、オフ動作を繰り返すことに
よって二次コイルし２に電圧を誘起する。

第３図（Ａ）（Ｂ）および第４図（Ａ）（Ｂ）を参照し
て本発明をさらに詳細に説明する。なお、第３図（Ａ）
（Ｂ）はそれぞれ従来のスイッチング電源回路と本発明
のスイッチング電源回路のスイッチング素子ＳＷの被制
御電極間電圧Ｖ。８および電流１ｏｓの波形を模式的に
示している。これら波形を参照する上で、スイッチング
素子ＳＷの被制御電極間電圧ＶＤｇと電流１０１１の位
相がずれ、スイッチング素子ＳＷの電圧・電流積が小さ
（なる点に注意が必要である。

スイッチング素子ＳＷを随時、強制的にオン・オフさせ
て、高インダクタンス回路の電流を制御する従来のスイ
ッチング電源回路では、第３図（Ａ）に示されるように
、特にスイッチング素子ＳＷのオフ時（Ｖｏｗの立ち上
がり時）に高レベルのノイズが発生することが理解され
る。また、スイッチング素子ＳＷが有限の速度で動作す
るため、ＶＤＳの立ち上がり、立ち下がりのタイミング
において、被制御電極間電圧ＶＩ）、と電流Ｉ０の積で
表されるスイッチング素子ＳＷの内部損失が大きくなる
ことも理解される。これに対して、トランス（５０）の
−次コイルＬ、と共振コンデンサｃ　■ｓによって直列
共振回路を形成する本発明では、比較的大容量の共振コ
ンデンサＣＲｌｆｉが回路に直列に接続されているため
、スイッチング素子ＳＷのオフ時に高インダクタンス回
路が開路されることがなく、ノイズが抑制される。

第３図（Ｂ）を参照すると、本発明のスイッチング電源
回路では、スイッチング素子ＳＷオフ直後め被制御電極
間電圧Ｖ０、即ち共振コンデンサＣ□８の電圧は充電に
より所定の時定数で上昇し、トランス（５０）の二次コ
イルＬ２へのエネルギー伝達が完了するまで一定レベル
となり、その後振動する（同図面の左端には振動的な減
少傾向のみが示されている）。

ＰＮＰトランジスタＱ０、抵抗Ｒ０、ダイオードＤ２か
ら構成される本発明の電圧検出回路は、そのＰＮＰ　ト
ランジスタが比較的長い時間オフの状態にあり、短時間
だけオンするため飽和による動作速度の低下の問題は回
避されている。この電圧検出回路により前記した振動す
る被制御電極間電圧Ｖ。Ｂの極小点、望ましくは最初の
振動の極小点が検出され、共振コンデンサＣＲｌｌから
トランス（５０）の二次コイル上２ヘエネルギー伝達が
完了したタイミングが検出される。なお、共振コンデン
サＣＲＩＩＩＩの電圧を基準電圧と比較する手法によっ
ては厳密な極小点の検出が困難であるため、本発明では
、抵抗Ｒ１゜およびコンデンサＣ４からなる遅延回路に
よって、タイミングの微調整が行われる。

即ち、大圧力条件の変更等により、ＶＤＳの極小点レベ
ルの変化に対応して、最も効率のよい最適点を任意に選
択できるメリットを有する。

このタイミングによってスイッチング素子ＳＷをオンさ
せるときには、共振コンデンサＣＲｇｓに充電されたエ
ネルギーがスイッチング素子ＳＷ内部で消費されること
が少なく、またＶＤＩ＋の立ち上がり、立ち下がりのタ
イミングにおいて、被制御電極間電圧ＶＯＳと電流Ｉｎ
ｓの積で表されるスイッチング素子ＳＷの内部損失が抑
制される。

次に、この電圧検出回路の検出レベルとトランス（５０
）のコイルの巻数比の関係を第４図（Ａ）（Ｂ）を参照
して説明する。

被制御電極間電圧ＶＯＳは第４図（Ａ）に示されるよう
に振動し、最初の振動の極値■８が極小値となる。第４
図（Ｂ　）に示すように、この極値■８が主としてトラ
ンス（５０）の二次コイルと一次コイルの巻数比Ｒ＝Ｌ
２／Ｌ、に支配されることが本件発明者等の研究によっ
て知られた。

第４図（Ｂ）は５例えば、ＣＴＶやＣＲＴデイスプレィ
等に使用される出力電圧が１２０〜１３０■位の電源回
路におけるコイルの巻数比Ｒ＝Ｌ２／Ｌ＋を示す特性図
である。

第４図（Ｂ）のグラフ■は巻数比Ｒ＝　Ｌ２／　ｘ＝　
＋＝１．０のときの被制御電極間電圧ＶＤＩ＋、即ち共
振コンデンサＣａｔｓの残留電圧ＶＲを示し、グラフ■
は巻数比Ｒ＝Ｌ、／Ｌ、＝０．７５のときの共振コンデ
ンサＣＲｌｌの残留電圧ＶＲを示している。同図より、
スイッチング素子Ｓ、Ｗで消費される電力を低下させる
にはトランス（５０）の巻数比Ｒを小さ（して共振コン
デンサ０ＲＩＩＩＩの残留電圧■８を低（するのが好ま
しいことが容易に理解される。

一方、上記した反作用としてパワースイッチング素子Ｓ
Ｗへの印加電圧は上昇するが、２次側高速ダイオードＤ
、の電圧は減少するため、耐圧の小さいよりスイッチン
グスピードの速い■２の小さい高性能のダイオードが使
用できるメリットが生じる。

かかる、本発明によれば、共振コンデンサの振動電圧を
検出し、この共振コンデンサの電圧が所定値となるタイ
ミングでスイッチング素子をオンさせるため、（スイッ
チング素子が駆動する電圧レベルを任意の低い値とする
ことができ）スイッチング素子内部で消費される電力が
低下する。

また、これにより、スイッチングノイズのレベルが低下
するためスナバ回路およびビーズコアが不要となる。

さらには、共振コンデンサの充電電荷レベルの極小点で
スイッチング素子がオンするため、共振コンデンサの充
電エネルギーが有効に二次側に伝達され、スイッチング
素子内部で消費される充電エネルギーが低下する利点を
有する。

（ト）発明の効果以上述べたように本発明によれば、（１）スイッチング素子のオン・オフが電圧レベル、電
流レベルが低いタイミングで行われるため。

スイッチングノイズのレベルが低下する。

このため、スナバ回路やビーズコアが不要となり、スイ
ッチング電源回路の小型化、低価格化が達成される。

（２）共振コンデンサの充電電荷レベルの極小点でスイ
ッチング素子がオンするため、共振コンデンサの充電エ
ネルギーが有効に二次側に伝達され、スイッチング素子
内部で消責される充電エネルギーが低下する。

（３）スイッチング素子のオン・オフが電圧レベル、電
流レベルが低いタイミングで行われ、且つ互いに時間的
位相関係がずれているため、電圧・電流積であられされ
るスイッチング素子内部損失が低下する。

（４）電圧検８回路がトランジスタとダイオードのみに
よって構成され簡素であると共に共振コンデンサの電圧
が所定値以下となるタイミングでトランジスタがオンす
る構成であるためトランジスタの飽和による動作速度の
低下がない。

（５）遅延回路によってタイミングの微調整が行われる
ため、簡素な回路構成の電圧検出回路を使用することが
できるとと６に、入出力条件の変更等により、ＶＤ！＋
の極小点レベルの変化に対応して、最も効率のよい最適
点を任意に選択できるメリットを有する。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は実施
例で使用される制御回路のブロック図、第３図（Ａ）（
Ｂ）はそれぞれ従来例と本発明の実施例のスイッチング
素子の電圧　電流波形図、第４図（Ａ）（Ｂ）はそれぞ
れ共振コンデンサの残留電圧を説明する図、共振コンデ
ンサの残留電圧と絶縁トランスの巻数比の関係を説明す
る図、第５図は従来例のブロック図。（２０）・・・制御回路、　　（５０）・・トランス、
　　（５２）・・・出力電圧検出回路、　ＳＷ・・・ス
イッチング素子、Ｏｎｍｓ・・・共振コンデンサ、　　
ＰＣ・・・ホトカブラ、ＲＩＩＩＩＮ・・電流検出抵抗
、　　Ｑｏ・・・ＰＮＰ　トランジスタ。

Claims

【特許請求の範囲】

（１）絶縁トランスと、この絶縁トランスの一次コイル電流を制御するスイッチ
ング素子と、このスイッチング素子を所定タイミングで駆動する制御
回路と、前記スイッチング素子の被制御電極間に接続した共振コ
ンデンサと、エミッタを基準電圧に接続したＰＮＰトランジスタ、こ
のトランジスタのベースと共振コンデンサの一端間に接
続したダイオードからなる電圧検出回路と、前記電圧検出回路出力を遅延する回路から構成され、共振コンデンサの電圧が所定値となるタイミングで電圧
検出回路が前記制御回路をしてスイッチング素子をオン
させるようにした共振型スイッチング電源回路。
（２）前記トランジスタのエミッタを制御回路の電源電
圧に接続したことを特徴とする請求項１記載の共振型ス
イッチング電源回路。
（３）前記ダイオードに高耐圧、スイッチングダイオー
ドを使用したことを特徴とする請求項１記載の共振型ス
イッチング電源回路。
（４）前記電圧検出回路出力を遅延する回路を抵抗とコ
ンデンサで構成したことを特徴とする請求項１記載の共
振型スイッチング電源回路。
（５）前記スイッチング素子としてパワーＭＯＳＦＥＴ
を使用したことを特徴とする請求項１記載の共振型スイ
ッチング電源回路。