JPH0418595A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置においてカーソル表示を同時に行
う、液晶表示装置に関する。

従来の技術 近年、コンピュータを中心とする情報機器分野において
大画面で薄型の液晶表示装置の需要が高まっており、そ
の制御方法に関する技術は重要なものになりつつある。

しかし、単純マトリクス方式の液晶表示パネルは応答速
度が遅いためカーソルを移動させながら表示するとカー
ソルが見えなくなることがあった。

以下に従来の液晶表示装置について説明する。

第６図は従来の液晶表示装置の構成を示すブロック図を
示すものである。第６図に示すように構成として、１は
中央演算処理装置（以降ＣＰＵと記す）、２は液晶パネ
ル、３は記憶手段であるＶＲＡＭ　（以降ＶＲＡＭと記
す）、４は従来の液晶表示装置、５はＶＲＡＭ３から表
示データを読みだすＶＲＡＭアドレス発生部、６はＣＰ
ＵＩからデータ設定ができ、カーソルを表示するアドレ
スを記憶しておくカーソルアドレスレジスタ、７はＶＲ
ＡＭアドレス発生部５から出力されるアドレスとカーソ
ルアドレスレジスタ６のデータを比較し、一致すれば一
致信号を発生する比較回路、８はＶＲＡＭ３から読みだ
された表示データと、比較回路７から発生した一致信号
を合成し液晶表示データとする表示合成回路である。

以上のような要素で構成された液晶表示装置について以
下その構成要素の関連動作を説明する。

ＶＲＡＭ３にはカーソル以外の表示データがあらかじめ
ＣＰＵＩなどによって書き込まれており、ＶＲＡＭアド
レス発生部５はＶＲＡＭ３に対して読みだしアドレスを
発生し、表示データを順次読みだし続けている。この動
作によって液晶パネル２には常にカーソル以外の表示デ
ータが表示されている。

カーソルを表示させる場合、ＣＰＵＩはカーソルを表示
するＶＲＡＭａ上のアドレスをカーソルアドレスレジス
タ６に書き込む。比較回路７はＶＲＡＭアドレス発生部
５から発生するアドレス信号とカーソルアドレスレジス
タ６のアドレス信号を常時比較しており、一致すれば比
較回路７から一致信号が発生する。この一致信号はその
ままカーソル表示データとして利用する。そのためには
ＶＲＡＭ３から読みだした表示データと、比較回路７か
らのカーソル表示データを合成する必要があるため表示
合成８で合成を行い最終表示データとして液晶パネル２
にデータを転送する。

カーソルを移動させる場合、ＣＰＵＩからカーソルアド
レスレジスタ６に移動先のＶＲＡＭアドレスを書き込む
ことで比較回路７から発生する一致信号の出力タイミン
グが変わり、カーソル表示位置が変化する。

発明が解決しようとする課題 しかしながら上記従来の構成では、カーソル移動速度を
上げた場合、比較回路７から発生するカーソル表示デー
タは直ちに変化するため応答速度の遅い液晶パネル２は
カーソルを表示させることが困難になり、移動先のカー
ソル表示がされる前につぎの位置へ移動することになり
表示画面からカーソルが消滅してしまうという課題を有
していた。

以上は従来の文字フォントにもとづくキャラクタデイス
プレィとして液晶表示装置が用いられた構成について説
明したが、一般の映像表示用に液晶表示装置が用いられ
、カーソル表示が必要な場合はカーソルの表示手段が映
像表示と同じ扱いで表示される点では異なるが、カーソ
ル移動による上記課題は同様であることは言うまでもな
い。

本発明は上記従来の課題に留意しカーソルの移動速度を
上げてもカーソルの表示を消滅させないで確実に認識で
きる液晶表示装置を提供することを目的としている。

課題を解決するための手段 本発明の上記目的を達成するために、カーソル表示を現
在表示したい位置のカーソル表示と移動する前にカーソ
ルが存在した位置に移動後も一定時間だけカーソル表示
を残すカーソル表示を同時に行うものであり、連続的に
カーソルが移動する場合、新しいカーソル表示位置が設
けられるごとに、その前にカーソル表示がされていた位
置でのカーソル表示が順次一定時間だけ表示信号が継続
された後、表示が停止される液晶表示装置である。

構成としては、第１の発明として表示データを記憶する
第１の記憶手段と、カーソル表示データを記憶する第２
の記憶手段と、この第１．第２の記憶手段からデータを
読み出すために表示アドレスを発生するアドレス発生手
段と、このアドレス発生手段のアドレス出力にしたがい
表示データとカーソルを表示する表示手段を具備し、第
２の記憶手段が、カーソル移動にともない移動先の新し
いカーソル表示データが記憶されるとともに、このカー
ソルが移動する前にカーソルが存在していた位置に継続
して一定時間だけカーソル表示を行うための記憶がなさ
れるカーソル表示制御手段を有する液晶表示装置である
。

第２の発明として、第１の発明と同様の第１の記憶手段
と、第１の記憶手段の表示データを読み出すために表示
アドレスを発生するアドレス発生手段と、カーソルを表
示するアドレスを記憶する第２の記憶手段と、アドレス
発生手段と第２の記憶手段の各々の出力のアドレスを比
較し、一致したとき一致信号を出力する比較手段と、こ
の一致信号と第１の記憶手段からの読み出しデータを合
成して表示する表示手段上を具備し、第２の記憶手段に
は、カーソル移動にともない、移動先の新しいアドレス
が記憶されるとともに、このカーソルが移動する前にカ
ーソルが存在したカーソルアドレスをそのまま一定時間
だけ継続して記憶されるカーソル表示制御手段を有する
液晶表示装置である。

第３の発明として、第１および第２の発明に加えて、カ
ーソル移動後の、カーソルが移動する前に存在したカー
ソル位置に継続して一定時間だけカーソル表示するカー
ソル表示制御手段が、この一定時間の表示の輝度が定常
表示と異なる輝度表示が可能な輝度調整機能を有するも
のである。

第４の発明として、第２の発明の第２の記憶手段が、複
数個のカーソルアドレスレジスタから構成され、複数個
のカーソルアドレスの各々の出力が接続された比較手段
に相当する複数個の比較回路からなる液晶表示装置であ
る。

第５の発明として、第２の発明の第２の記憶手段が複数
個の直列接続されたシフトレジスタから構成され、また
比較手段が、シフトレジスタの各各に接続された比較回
路からなる液晶表示装置である。

第６の発明として、第４の発明に複数個のカーソルアド
レスレジスタの出力を比較し、カーソル表示するタイミ
ングの時間差分を検出するカーソルアドレス比較回路を
付加し、このカーソルアドレス比較回路の出力が所定の
値以下の場合のみ、すなわちカーソル移動速度が速いと
きカーソル表示制御手段が動作する液晶表示装置である
。

第７の発明として、第４の発明の複数個の比較回路と表
示手段の間に各々接続されたゲートと、この複数のゲー
トの各々に接続されたタイマにより制御される液晶表示
装置である。

作用 第１の発明は、カーソル表示データが記憶されている第
２の記憶手段への記憶が、カーソル移動を実施する場合
に、新しくカーソルを移動したい位置のカーソル表示デ
ータを記憶することによりカーソル移動を行い、移動す
る前にカーソルが存在した位置のカーソル表示データを
すじ消去するのではなく、一定時間だけ継続してカーソ
ル表示を行うための記憶がなされるものである。そのた
め、その一定時間だけ同時表示が行われる。このように
カーソル移動先のカーソル表示がなされると同時に、そ
の前にカーソルが存在していた位置のカーソル表示を一
定時間だけ継続表示してから、カーソル表示の停止を行
うものである。これにより、カーソル移動スピードと、
上記一定時間だけ継続表示する時間と、液晶表示遅れ時
間の関連からカーソル移動の際に残像として表示される
ので、カーソル移動軌跡が画かれることになる。

このカーソル表示と、第１の記憶手段にある表示データ
が、アドレス発生手段によるアドレスにしたがい、合成
されて表示手段により表示される液晶表示装置である。

第２の発明は、キャラクタデイスプレィとじて文字フォ
ントによる表示を行う場合であり、第２の記憶手段に記
憶されているカーソルアドレスと表示データのアドレス
を発生するアドレス発生手段の出力のアドレスを比較手
段で比較し、アドレスが一致したときカーソル表示を行
うための一致信号を出力している。この一致信号と第１
の記憶手段からの読み出しデータを合成することにより
、読み出しデータ表示とカーソル表示を同時に行うこと
ができるものである。このカーソルアドレスを記憶して
いる第２の記憶手段が、カーソルが移動する前にカーソ
ルが存在していたカーソルアドレスを、そのまま一定時
間だけ継続して記憶されるものである。これにより第１
の発明同様に残像的なカーソル表示が行われ、カーソル
移動軌跡が画かれることになる。

第３の発明は、第１および第２の発明の残像的なカーソ
ル表示の表示のされ方を調整できるものである。すなわ
ち、カーソルが移動後、移動前にカーソルが存在した位
置のカーソル表示を一定時間だけ行うわけであるが、カ
ーソルの移動スピードによっては、ノ１−ツルが複数個
同時に表示され、移動先の本来表示すべきカーソル位置
が見分けにくくなる場合がある。この場合に一定時間だ
け継続して残像的に表示するカーソル表示については、
たとえば表示輝度を半分にすれば、より残像的なカーソ
ル軌跡が画かれることになる。またカラー表示の場合は
ある色だけ輝度を変えると、残像表示的に残すカーソル
表示部だけ異なった色となり、本来のカーソル表示位置
と明確に区別することができる。

第４の発明は、複数のカーソルアドレスレジスタの各々
にカーソル１つ１つのアドレスが記憶されている。カー
ソルが停止している場合は、全て同じアドレスがＨＩＡ
ｔ、されている。カーソルが移動すると、第１のカーソ
ルアドレスレジスタのアドレスはカーソルを移動すべき
新しいアドレスが記憶され、残りのカーソルアドレスレ
ジスタはカーソル移動前のアドレスが入ったままになっ
ており、この２つのアドレスが同時に表示される。その
後順次カーソルが移動された場合は第１のカーソルアド
レスレジスタには移動すべき新しいアドレスに書き換え
られ、そのときは第２のカーソルアドレスレジスタには
、その前に第１のカーソルアドレスレジスタに記憶され
ていたアドレスが書き込まれる。このように順次、複数
のアカ−ツルアドレスレジスタは新しいアドレスに更新
される。カーソルが停止したときは、現在のカーソル位
置を表わすアドレスをＥｌｆ？、している第１のカーソ
ルアドレスレジスタ以外のカーソルアドレスレジスタは
、順次上記現在のカーソル位置を表わすアドレスに一定
時間をおいて書き換えられることにより、停止した１つ
のカーソル表示きなる。

第５の発明は、第２の記憶手段が複数のシフトレジスタ
で構成されているので、直列接続されたシフトレジスタ
の第１のシフトレジスタに現在のカーソル位置のアドレ
スが記憶され、順次重２゜第３のシフトレジスタに転送
され、第４の発明と同様な動作が行われる。

第６の発明は、カーソルの移動スピードに相当するカー
ソル表示のタイミングの時間差分をカーツルアドレス比
較回路で検出し、このカーソル移動スピードが上り、あ
る位置での表示時間が短くなって、液晶の表示応答速度
が問題となるときに、初めてカーソル表示制御手段によ
る残像的なカーソル表示を行うものである。

第７の発明は、第４の発明の各カーソルアドレスレジス
タで一定時間継続表示後、現在のカーソルアドレスに書
き換える際に、この一定時間を各カーソルアドレスレジ
スタに接続されているタイマで、個々に設定できるもの
である。

実施例 以下本発明の第１の実施例について、図面を参照しなが
ら説明する。

第１図は本発明の第１の実施例における液晶表示装置の
構成を示すブロック図を示すものである。

第１図に示すように、構成要素としては９は本発明の第
１の実施例における液晶表示装置、１０はカーソルを表
示するＶＲＡＭ３のアドレスを記憶しておく第１カーソ
ルアドレスレジスタ、１１はカーソルの残像を表示する
ＶＲＡＭ３のアドレスを工己憶しておく第２カーソルア
ドレスレジスタ、１２は第２カーソルアドレスレジスタ
とは別のｎ番目（ｎは正の整数）のカーソルの残像を表
示するＶＲＡＭ３のアドレスを記憶しておく第ｎカーソ
ルアドレスレジスタ、１３はＶＲＡＭアドレス発生部５
と第１カーソルアドレスレジスタ１０の出力データを比
較して、一致すれば一致信号を発生する第１比較回路、
１４はＶＲＡＭアドレス発生部５と第２カーソルアドレ
スレジスタ】１の出力データを比較して、一致すれば一
致信号を発生する第２比較回路、１５はＶＲＡＭアドレ
ス発生部５と第ｎカーソルアドレスレジスタ１２の出力
データを比較して、一致ずれば一致信号を発生する第ｎ
比較回路、１６はＶＲＡＭ３からの読みだしデータと、
第１比較回路１３、第２比較回路１４、第ｎ比較回路１
５からの一致信号をカーソル表示データとして合成する
表示合成回路である。

また１はＣＰＵ、２は液晶パネル、３はＶＲＡＭ、５は
ＶＲＡＭアドレス発生部でこれらは従来例のものと同じ
ものである。

この実施例は、第２の発明の第２の記憶手段が複数のカ
ーソルアドレスレジスタで構成されたものであり、この
第２の記憶手段のカーソル表示制御手段としては、この
複数のカーソルアドレスレジスタとＣＰＵＩとにより構
成されている。

以上のように構成された本発明の第１の実施例の動作を
説明する。ＶＲＡＭ３にはカーソル以外の表示データが
あらかじめＣＰＵなどによって書き込まれており、ＶＲ
ＡＭアドレス発生部５はＶＲＡＭ３に対して読みだしア
ドレスを発生し、表示データを順次読みだし続けている
。この動作によって液晶パネル２には常にカーソル以外
の表示データが表示されている。

カーソルを表示させる場合、ＣＰＵＩはカーソルを表示
するＶＲＡＭ上のアドレスを第１カーソルアドレスレジ
スタ１０から第ｎカーソルアドレスレジスタ１２に書き
込む。各カーソルアドレスレジスタに同じアドレスが書
き込まれていれば第１比較回路１３から第ｎ比較回路１
５まで同じタイミングの一致信号を発生する。表示合成
回路１６ではＶＲＡＭ３からの読みだしデータと、第１
比較回路１３から第ｎ比較回路１５までの一致信号をカ
ーソルデータとして合成し、液晶パネル２に転送する。

各カーソルアドレスレジスタには同じデータが書き込ま
れているため表示画面には一つのカーソルが表示されて
いることになる。

カーソルを移動させる場合、初めに第１カーソルアドレ
スレジスタ１０を移動先のアドレスに書き換える。この
とき第２カーソルアドレスレジスタ１１から第ｎカーソ
ルアドレスレジスタ１２は移動前のアドレスが書き込ま
れているため、液晶パネルには２つのカーソルが表示さ
れていることになる。移動先のアドレスにおけるカーソ
ルの表示はレジスタを書き換えた直後は液晶の応答速度
が遅いため十分な表示輝度が得られていない。時間の経
過とともに表示輝度が得られるので、その後第２カーソ
ルアドレスレジスタ１１から第ｎカーソルアドレスレジ
スタ１２までのアドレスを移動後のアドレスに書き換え
れば液晶パネルには唯−のカーソルが表示される。

カーソルを発生するカーソルアドレスレジスタおよび比
較回路は複数個存在するため液晶パネルの応答速度に合
わせである一定時間だけ移動前のアドレス表示をする残
像時間差を各カーソルにもたせれば、任意の液晶パネル
に対応したカーソルの残像表示を行なうことができる。

以上のように本実施例によれば、複数個のカーソルアド
レスレジスタと比較回路を持つことにより複数のカーソ
ルを表示させることができ残像表示させることができる
ためカーソルの移動によるカーソルの表示消滅を防ぐこ
とができる。

以下本発明の第２の実施例について、図面を参照しなが
ら説明する。

第２図は本発明の第２の実施例における液晶表示装置の
構成を示すブロック図を示すものである。

第２図に示すように、構成要素として１７は本発明の第
２の実施例における液晶表示装置、１８はカーソルを表
示するＶＲＡＭ３のアドレスを記憶しておく第１シフト
レジスタ、１９は前記第１シフトレジスタ１８の各ビッ
トとシフトレジスタ構成で接続されておりカーソルの残
像を表示するアドレスを記憶しておく第２シフトレジス
タ、２０は第２シフトレジスタとは別のｎ番目（ｎは正
の整数）のカーソルの残像を表示するアドレスを記憶し
ておく第ｎシフトレジスタ、２１はＶ　ＲＡ　Ｍ３から
の読みだしデータと、第１比較回路１３、第２比較回路
１４、第ｎ比較回路１５からの一致信号をカーソル表示
データとして合成する表示合成回路である。

またｌはＣＰＵ、２は液晶パネル、３はＶＲＡＭ、５は
ＶＲＡＭアドレス発生部でこれらは従来例のものと同じ
もので、１３は第１比較回路、１４は第２比較回路、１
５は第ｎ比較回路でこれらは第１の実施例に示すものと
同じである。このように第１の実施例の複数のカーソル
アドレスレジスタに代えて、複数のシフトレジスタを用
いたものである。

以上のように構成された本発明の第２の実施例の動作を
説明する。

ＶＲＡＭ３にはカーソル以外の表示データがあらかじめ
ＣＰＵなとによって書き込まれており、Ｖ　ＲＡ　Ｍア
ドレス発生部５はＶＲＡＭ３に対して読みだしアドレス
を発生し、表示データを順次読みだし続けている。この
動作によって液晶パネル２には常にカーソル以外の表示
データが表示されている。

カーソルを表示させる場合、ＣＰＵＩはカーソルを表示
するＶＲＡＭ上のアドレスを第１シフトレジスタ１８に
書き込む。各シフトレジスタはＣＰＵＩの書き込みパル
スによって順次データが転送され、ｃｐｕｉが第１シフ
トレジスタに対し同じデータを０回書き込み続ければ各
シフトレジスタは同じデータになる。すると第１比較回
路１３から第ｎ比較回路１５まで同じタイミングの一致
信号を発生する。表示合成回路２１ではＶＲＡＭ３から
の読みだしデータと、第１比較回路１３から第ｎ比較回
路１５までの一致信号をカーソルデータとして合成し、
液晶パネル２に転送する。各カーソルアドレスレジスタ
には同じデータが書き込まれているため表示画面には一
つのカーソルが表示されていることになる。

カーソルを移動させる場合、ＣＰＵＩは第１シフトレジ
スタ１８に移動先のアドレスに書き換える。このとき第
２シフトレジスタ１９から第ｎシフトレジスタ２０には
移動前のアドレスが書き込まれているため、液晶パネル
には２つのカーソルが表示されていることになる。移動
先のアドレスにおけるノ１−フルの表示はレジスタを書
き換えた直後は液晶の応答速度が遅いため十分な表示輝
度が得られていない。時間の経過とともに表示輝度が得
られるので、その後第１シフトレジスタ１８に移動後の
アドレスを書き込み続ければ液晶パネルには唯一のカー
ソルが表示される。

カーソルを発生するカーソルアドレスレジスタおよび比
較回路は複数個存在するため第１シフトレジスタ１８に
書き込むアドレスを順次変化させて書き込めばカーソル
が軌跡を残しながら表示される。液晶パネルの応答速度
にあった残像時間差を考慮して第１シフトレジスタ１８
へアドレスの書き込みを行なえば、任意の液晶の液晶パ
ネルに対応したカーソルの残像表示を行なうことができ
る。

以上のように本実施例によれば、複数個のカーソルアド
レスを記憶するシフトレジスタと比較回路を持つことに
より複数のカーソルを表示させることができ残像表示さ
せることができるためカーソルの移動によるカーソルの
表示消滅を防ぐことができる。

以下本発明の第３の実施例について、図面を参照しなが
ら説明する。

第３図は本発明の第３の実施例における液晶表示装置の
構成を示すブロック図を示すものである。

第３図に示すように構成要素として２２は本発明の一実
施例における液晶表示装置、２３は第１カーソルアドレ
スレジスタ１０から第ｎカーソルアドレスレジスタ１２
までのカーソルアドレスレジスタの出力を一定時間間隔
をおいて比較するカーソルアドレス比較回路、２４はＶ
ＲＡＭ３からの読みだしデータと、第１比較回路１３、
第２比較回路１４、第ｎ比較回路１５からの一致信号を
カーソル表示データとして合成する表示合成回路である
。

また１はＣＰＵ、２は液晶パネル、３はＶＲＡＭ、５は
ＶＲＡＭアドレス発生部でこれらは従来例のものと同じ
もので、１０は第１カーソルアドレスレジスタ、１１は
第２カーソルアドレスレジスタ、１２は第ｎカーソルア
ドレスレジスタ、１３は第１比較回路、１４は第２比較
回路、１５は第ｎ比較回路でこれら第１の実施例に示し
たものと同じである。

以上のように構成された本発明の一実施例の動作を説明
する。ＶＲＡＭ３にはカーソル以外の表示データがあら
かじめＣＰＵなどによって書き込まれており、ＶＲＡＭ
アドレス発生部５はＶＲＡＭ３に対して読みだしアドレ
スを発生し、表示データを順次読みだし続けている。こ
の動作によって液晶パネル２には常にカーソル以外の表
示データが表示されている。

カーソルを表示させる場合、ＣＰＵＩはカーソルを表示
するＶ　ＲＡ　Ｍ　Ｓ上のアドレスを第１カーソルアド
レスレジスタ１０から第ｎカーソルアドレスレジスタ１
２に書き込む。各カーソルアドレスレジスタに同じアド
レスが書き込まれていれば第１比較回路１３から第ｎ比
較回路１５まて同じタイミングの一致信号を発生する。

表示合成回路２４ではＶＲＡＭ３からの読みだしデータ
と、第１比較回路１３から第ｎ比較回路１５までの一致
信号をカーソルデータとして合成し、液晶パネル２に転
送する。各カーソルアドレスレジスタには同じデータが
書き込まれているため表示画面には一つのカーソルが表
示されていることになる。このとき、カーソルアドレス
比較回路２３は一定時間間隔ごとに第１カーソルアドレ
スレジスタ１０から第ｎカーソルアドレスレジスタ１２
までのアドレス出力を比較し、同一データであることを
認識している。

カーソルを移動させる場合、初めに第１カーソルアドレ
スレジスタ１０を移動先のアドレスに書き換える。一定
時間間隔ごとに各カーソルアドレスレジスタの出力デー
タを比較しているカーソルアドレス比較回路２３は第１
カーソルアドレスレジスタ１０が書き変わったことを認
識する。一定時間間隔のカーソルアドレスレジスタ１０
のデータ変化量が一定値Ｘ以上になった場合（カーソル
の移動速度が速いとき）、カーソルアドレス比較回路２
３は表示合成回路２４に対し表示合成制御信号を発生す
る。カーソルアドレス比較回路２３から制御信号を受は
取った表示合成回路２４はＶＲＡＭ３からの表示データ
とカーソル信号として利用される第１比較回路１３から
の一致信号と、カーソルの残像表示信号として利用され
る第２比較回路１４から第ｎ比較回路１５までの一致信
号を合成し表示データとして液晶パネル２に転送する。

このとき複数のカーソルアドレスレジスタによる複数の
カーソルが残像表示として液晶パネルに映し出される。

一定時間間隔でカーソルアドレスレジスタの値を比較し
てデータ変化量が一定値Ｘ以下であった場合（カーソル
の移動速度が遅いとき）、カーソルアドレス比較回路２
３は表示合成制御信号を停止する。表示合成回路２４は
ＶＲＡＭ３からの表示データ七カーソル表示データとし
で利用される第１比較回路の一致信号を合成し、表示デ
ータとして液晶パネル２に転送される。そのとき液晶パ
ネル２には表示データと一つのカーソルが表示されてい
る。

残像表示特性に関して第１の実施例の場合と同様で、カ
ーソルを発生するカーソルアドレスレジスタおよび比較
回路は複数個存在するため液晶パネルの応答速度に合わ
せて残像時間差を各カーソルにもたせれば、任意の液晶
パネルに対応したカーソルの残像表示を行なうことがで
きる。

以上のように本実施例によれば、カーソルの表示消滅を
防ぐと同時に、複数個のカーソルアドレスレジスタの比
較回路を設けたことによりカーソルの移動速度を検出す
ることができ、カーソル速度が遅い場合の残像表示制御
が可能になり、不要な残像表示をなくし液晶表示品質を
さらに向上させることができる。

以下本発明の第４の実施例について、図面を参照しなが
ら説明する。

第４図は本発明の第４の実施例における液晶表示装置の
構成を示すブロック図を示すものである。

第４図に示すように構成要素として２５は本発明の第４
の実施例における液晶表示装置、２６はＣＰＵＩにより
動作周期を変えることのできる第１タイマ、２７は第１
タイマ２６とは別にＣＰＬ’１より動作周期を設定する
ことができる第２タイマ、２８は前記第１タイマ２６、
第２タイマ２７とは別にＣＰＵＩより動作周期を設定す
ることのできる第ｎタイマ、２９は第１比較回路１３の
一致信号を第１タイマ２６の制御により出力制御する第
１ゲート、３０は第２比較回路１４の一致信号を第２タ
イマ２７の制御により出力制御する第２ゲート、３１は
第ｎ比較回路１５の一致信号を第ｎタイマ２８の制御に
より出力制御する第ｎゲート、３２はＶ　ＲＡ、　Ｍ　
３からの読みだしデータと、第１ゲート２９、第２ゲー
ト３０、第ｎゲート３１からの一致信号をカーソル表示
データとして合成する表示合成回路である。

また１はＣＰＵ、２は液晶パネル、３１ｔＶＲＡＭ、５
はＶＲＡＭアドレス発生部でこれらは従来例のものと同
じもので、１０は第１カーソルアドレスレジスタ、】１
は第２カーソルアドレスレジスタ、１２は第ｎカーソル
アドレスレジスタ、１３は第１比較回路、１４は第２比
較回路、１５は第ｎ比較回路でこれらは第１の実施例に
示したものと同じである。

以上のように構成された本発明の第４の実施例の動作を
説明する。ＶＲＡＭ３にはカーソル以外の表示データが
あらかじめＣＰＵなどによって書き込まれており、ＶＲ
ＡＭアドレス発生部５はＶＲＡＭ３に対して読みだしア
ドレスを発生し、表示データを順次読みだし続けている
。この動作によって液晶パネル２には常にカーソル以外
の表示データが表示されている。

カーソルを表示させる場合、ＣＰＵＩはカーソルを表示
するＶＲＡＭ上のアドレスを第１カーソルアドレスレジ
スタ１０から第ｎカーソルアドレスレジスタ１２に書き
込む。各カーソルアドレスレジスタに同じアドレスが書
き込まれていれば第１比較回路１３から第ｎ比較回路１
５まで同じタイミングの一致信号を発生する。表示合成
回路３２て・はＶＲＡＭ３からの読みだしデータと、第
１比較回路１３から第ｎ比較回路１５まての一致信号を
カーソルデータとして合成し、液晶パネル２に転送する
。第１タイマ２６から第ｎタイマ２８までの動作周期を
無限大に設定すれば各カーソルアドレスレジスタには同
じデータが書き込まれているため表示画面には一つのカ
ーソルが表示されていることになる。また第１タイマ２
６から第ｎタイマ２８までの動作周期をＯにすれば、カ
ーソルの表示は全く行なわれなくなる。

カーソルを移動させる場合、第１ノ１−ツルアドレスレ
ジスタｌ○に移動先のアドレスに書き詰み、第ｎカーソ
ルアドレスレジスタ１２には移動前のアドレスを書き込
み、第２カーソルアドレスレジスタ１１には移動先と移
動前のアドレスを補完するアドレスを書き込む。第１タ
イマ２６がら第ｎタイマ２８までの動作周期を順番に小
さ（し、さらにＣＰＵＩが各カーソルアドレスレジスタ
を更新すると同時に各タイマが作動するようにすると、
カーソルの移動方向に軌道の残像が残り、古いカーソル
の表示データから徐々に消灯する残像表示が可能となる
。

以上のように本実施例によれば、カーソルの表示消滅を
防ぐと同時に、複数個のカーソルの出力制御を行なう複
数のゲートを設けたことによりカーソルの移動方向がよ
り明確になり、不要な残像表示をなくし液晶表示品質を
さらに向上させることができる。

以下本発明の第５の実施例について、図面を参照しなが
ら説明する。

第５図は本発明の第５の実施例における液晶表示装置の
構成を示すブロック図を示すものである。

第５図に示すように構成要素として３３は本発明の第５
の実施例における液晶表示装置、３４は第１タイマ、３
５は第２タイマ、３６は第ｎタイマ、３７は第１比較回
路１３の一致信号を第１タイマ３４の制御により出力ｉ
ｌ制御し、同時に最も輝度の高い階調処理をする第１階
調処理回路、３８は第１階調処理回路３７よりも輝度の
低い第２階調処理回路、３９は最も輝度の低い第ｎ階調
処理回路、４０はＶＲＡＭ３からの読みだしデータと、
第１階調処理回路３７、第２階調処理回路３８、第ｎ階
調処理回路３９からの一致信号をカーソル表示データと
して合成する表示合成回路である。

また１はＣＰＵ、２は液晶パネル、３はＶＲＡＭ、５は
ＶＲＡＭアドレス発生部でこれらは従来例のものと同じ
もので、１０は第１カーソルアドレスレジスタ、１１は
第２カーソルアドレスレジスタ、１２は第ｎカーソルア
ドレスレジスタ、１３は第１比較回路、１４は第２比較
回路、１５は第ｎ比較回路でこれらは第５の実施例に示
したものと同じである。

以上のように構成された本発明の第５の実施例の動作を
説明する。ＶＲＡＭ３にはカーソル以外の表示データが
あらかじめＣＰＵなどによって書き込まれており、ＶＲ
ＡＭアドレス発生部５はＶＲＡＭ３に対して読みだしア
ドレスを発生し、表示データを順次読みだし続けている
。この動作によって液晶パネル２には常にカーソル以外
の表示データが表示されている。

ツノ−ツルを表示させる場合、ＣＰＵＩはカーソルを表
示するＶＲＡＭ５上のアドレスを第１カーソルアドレス
レジスタ１０がら第ｎカーソルアドレスレジスタ１２に
書き込む。各カーソルアドレスレジスタに同じアドレス
が書き込まれていれば第１比較回路１３から第ｎ比較回
路１５まで同じタイミングの一致信号を発生する。第１
タイマ３４から第ｎタイマ３６までの動作周期を無限大
に設定すれば第１比較回路１３がら第ｎ比較回路１５か
らの一致信号はそれぞれ第１階調処理回路３７から第ｎ
階調処理回路３９までの階調処理回路によって中間処理
されてカーソルデータとなり、表示合成回路４０でＶＲ
ＡＭ３からの表示データと合成されて表示データとして
液晶パネル２に転送され表示される。カーソルアドレス
レジスタには同じデータが書き込まれているため表示画
面には一つのカーソルが表示されていることになる。ま
た第１タイマ３４から第ｎタイマ３６までの動作周期を
Ｏにすれば、カーソルの表示は全く行なわれなくなる。

カーソルを移動させる場合、第１カーソルアドレスレジ
スタ１０に移動先のアドレスに書き込み、第ｎカーソル
アドレスレジスタ１２には移動前のアドレスが書き込み
、第２カーソルアドレスレジスタ１１には移動先と移動
前のアドレスを補完するアドレスを書き込む。第１タイ
マ３４から第ｎタイマ３６までの動作周期を順番に小さ
くし、さらにＣＰＵＩが各カーソルアドレスレジスタを
更新すると同時に各タイマが作動するようにすると、カ
ーソルの移動方向に軌道の残像が残り、古いカーソルの
表示データはど階調の表示輝度が低く、かつ第１タイマ
３４から第ｎタイマ３６の動作周期が異なるため、徐々
に消灯する残像表示が可能となる。

以上のように本実施例によれば、カーソルの表示消滅を
防ぐと同時に、複数個のカーソルの出力制御を行なう複
数のゲートと複数個の階調処理回路を設けたことにより
カーソルの移動方向がより明確になり、不要な残像表示
をなくし液晶表示品質をさらに向上させることができる
。

発明の効果 以上の説明より明らかなように、カーソル表示を行う液
晶表示装置において、カーソル移動の際にカーソルが移
動する先のカーソル表示と同時に、カーソル移動前にカ
ーソルが存在した位置に、定時間だけ継続してカーソル
表示を行うカーソル表示制御手段を設けることにより、
液晶表示パネルの応答速度が遅い場合に、カーソル移動
速度を上げても、確実にカーソルが認識できる液晶表示
装置が実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における液晶表示装置の
構成を示すブロック図、第２図は本発明の第２の実施例
における液晶表示装置の構成を示すブロック図、第３図
は本発明の第３の実施例における液晶表示装置の構成を
示すブロック図、第４図は本発明の第４の実施例におけ
る液晶表示装置の構成を示すブロック図、第５図は本発
明の第５の実施例における液晶表示装置の構成を示すブ
ロック図、第６図は従来の液晶表示装置の構成を示すブ
ロック図である。 １・・・・・・ＣＰＵ、２・・・・・・液晶パネル、３
・・・・・・ＶＲＡＭ、５・・・・・・ＶＲＡＭアドレ
ス発生部、１０・・・・・・第１カーソルアドレスレジ
スタ、１１・・・・・・第２カーソルアドレスレジスタ
、１２・・・・・・第ｎカーソルアドレスレジスタ、１
３・・・・・・第１比較回路、１４・・・・・・第２比
較回路、１５・・・・・・第ｎ比較回路、１６・・・・
・・表示合成回路。

Claims (7)

【特許請求の範囲】
1. （１）表示データを記憶する第１の記憶手段と、カーソ
   ル表示データを記憶する第２の記憶手段と、前記第１お
   よび第２の記憶手段からデータを読み出すために表示ア
   ドレスを発生するアドレス発生手段と、前記アドレス発
   生手段のアドレス出力にしたがい前記表示データおよび
   前記カーソル表示データを表示する表示手段を具備し、
   前記第２の記憶手段には、カーソル移動にともない新し
   いカーソル表示データが記憶されるとともに、前記カー
   ソルの移動する前に前記カーソルが存在した位置に継続
   して一定時間だけカーソル表示を行なうための記憶がな
   されるカーソル表示制御手段を有する液晶表示装置。
2. （２）表示データを記憶する第１の記憶手段と、前記第
   １の記憶手段の表示データを読み出すために表示アドレ
   スを発生するアドレス発生手段と、カーソルを表示する
   アドレスを記憶しておく第２の記憶手段と、前記アドレ
   ス発生手段から出力されるアドレスと前記第２の記憶手
   段のアドレスを比較し、一致信号を出力する比較手段と
   、前記比較手段から出力される一致信号と前記第１の記
   憶手段からの読み出しデータを合成して表示する表示手
   段とを具備し、前記第２の記憶手段には、カーソル移動
   にともない新しいカーソルアドレスが記憶されるととも
   に、前記カーソル移動の前に前記カーソルが存在したカ
   ーソルアドレスを継続して一定時間だけ記憶されるカー
   ソル表示制御手段を有する液晶表示装置。
3. （３）カーソル表示制御手段におけるカーソルが移動す
   る前に前記カーソルが存在した位置での一定時間のカー
   ソル表示が輝度調整された表示である請求項１または２
   記載の液晶表示装置。
4. （４）第２の記憶手段が複数個のカーソルアドレスレジ
   スタからなるとともに、比較手段が前記複数個のカーソ
   ルアドレスレジスタに対応した複数個の比較回路からな
   る請求項２記載の液晶表示装置。
5. （５）第２の記憶手段が複数個の直列接続されたシフト
   レジスタからなるとともに、比較手段が前記複数個のシ
   フトレジスタに対応した複数個の比較回路からなる請求
   項２記載の液晶表示装置。
6. （６）カーソルアドレスレジスタの出力を比較し、カー
   ソル表示タイミングの時間的差分を検出するカーソルア
   ドレス比較回路を付加し、前記カーソルアドレス比較回
   路の出力が所定の値以下の場合のみ、カーソル表示制御
   手段が動作する請求項４記載の液晶表示装置。
7. （７）複数個の比較回路の出力が、前記複数個の比較回
   路に対応した複数個のゲートを介して表示手段に入力さ
   れるとともに、前記複数個のゲートが各々の前記ゲート
   に接続された複数個のタイマにより制御される請求項４
   記載の液晶表示装置。