JPH04186879A - 過電圧自己保護型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は過電圧自己保護型半導体装置に係り、特に、半
導体装置の降伏電圧を越える過電圧か印加された場合に
も安全にターンオンし、半導体装置を過電圧から保護す
ることのできるサイリスタ等の過電圧自己保護型半導体
装置に関する。

［従来の技術］ この種の過電圧自己保護機能付の半導体装置に関する従
来技術として、例えば、特開昭５９−１２３００号公報
等に記載された技術が知られている。

この従来技術は、サイリスタの一部分に他の領域より順
方向阻正電圧が低くなるような電圧降伏領域を設けるも
のであり、そのために、ｐベース層を井戸型に食刻して
、再度ｐ型不純物を熱拡散して新たなｐベース層を形成
したものである。

この従来技術によるサイリスタは、過電圧か印加された
場合、この新たに形成されたｐベース層の湾曲部に電界
が集中し、なだれ降伏が生じ、このときの電流がトリガ
ー電流となってパイロットサイリスタが点弧し、さらに
、サイリスタ全体がオンとなって、サイリスタ自身を保
護するというものである。

また他の過電圧自己保護機能付の半導体装置に関する従
来技術として、例えば、特開昭５９−１５８５６０号公
報等に記載された技術が知られている。

二の従来技術は、ｐベース領域の一部分に凹みを持たせ
て、Ｄベースの厚みを少なくしたサイリスタを形成し、
順方向の過電圧か印加されたとき、このサイリスタの９
５９部分がパンチスルーするようにすることにより、過
電圧から自己保護を行う光サイリスタに関するものであ
る。

「発明か解決しようとする課題］ 前述の従来技術のうち前者は、いわゆる主サイリスタの
阻止電圧より低い阻止電圧を有する箇所を設けることが
できるという長所を有するものであるが、所定の電圧値
を得るために、新たに形成するｐベース拡散層の不純物
濃度分布を最適にし、湾曲部の曲率半径を所定の値にす
る必要があるが、これらを最適に制御することが困難で
あるという問題点を有している。

また、この従来技術は、降伏電圧を決定する動作原理が
アバランシェであるために、降伏電圧の温度変化が大き
く、このため、使用温度か高くなると、保護のための降
伏電圧が本来の降伏電圧にまで達する二とがあり、過電
圧保護機能が高温で達成できないという問題点を有して
いる。

一方、前述の従来技術のうち後者は、いわゆるｐｎｐト
ランジスタ部のパンチスルー現象を利用するものであり
、所定の降伏電圧を得るのに適した構造であるが、高温
になるとリーク電流か増大するためブレークオーバー電
圧が高温において著しく低下するという問題点を有して
いる。

本発明の目的は、前記従来技術の問題点を解決し、所定
の値に設定されるブレークオーバー電圧を精度よく得る
ことができ、また、その温度変化か極めて小さい過電圧
自己保護型半導体装置を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、過電圧を検出する領域と、
半導体装置をトリガするための電流を発生させる領域と
を別々に設けることにより達成される。

過電圧を検出する領域は、ｎベース層に設けられた食刻
領域の底部に形成されたｎ型不純物層により構成され、
食刻領域表面、すなわち、前記ｎ型不純物層には、ｎ型
不純物層が形成されている。

このｎ型不純物層は、食刻領域の近傍でｎベース層表面
に作られた高濃度ｎ型不純物層とｐｎ接合を形成してい
る。

前記ｎ型不純物層と高濃度ｎ型不純物層とで形成される
ｐｎ接合は、過電圧が印加されたときｎ型不純物層がリ
ーチスルーすることによってアバランシェ降伏を起こす
。

本発明による半導体装置は、この降伏電流をトリ力とし
て安全にブレークオーバー・ターンオンすることができ
る。

［作　用コ 本発明による過電圧自己保護型半導体装置において、食
刻領域に設けたｎ型不純物層は、所定の値以上の過電圧
が印加された場合に、隣接するｎ型不純物層に空乏層が
到達するリーチスルー効果により、その電圧を検出する
働きを持つ。

一方、食刻領域に隣接したｎ型不純物層と高濃度ｎ型不
純物層によって形成されるｐｎ接合は、過電圧によりリ
ーチスルーに達したｎ型不純物層の電位によってアバラ
ンシェ降伏を起こし、この降伏電流によって半導体装置
をブレークオーバー・ターンオンさせる作用を有する。

このように、本発明による半導体装置は、過電圧を検出
する領域と、ブレークオーバさせるトリガ電流を発生さ
せる領域とか分離されているため、半導体装置設計上の
自由度が大きくなると共に、リーチスルーおよびアバラ
ンシェ降伏の両方の動作の長所を併用させることができ
るので、ブレークオーバー電圧を希望する値に精度よく
設定することができ、また、その温度変化を極めて小さ
くすることができる。

［実施例コ 以下、本発明による過電圧自己保護型半導体装置の実施
例を図面により詳細に説明する。

第１図（ａ）は本発明の第１の実施例の構成を示す平面
図、第１図（ｂ）はそのＡ−Ａ’断面図、第２図（ａ）
は本発明の第１の実施例の動作原理を説明する図、第２
図（ｂ）は第２図（ａ）のＢ−Ｂ’　、ｃ−ｃ’　の不
純物濃度分布を示す図、第３図は基板濃度１．ｌＸｌ０
”’ｃｍ−”のｎベース層に広がる空乏層の幅と印加電
圧との関係を説明する図である。第１図（ａ）〜第２図
（ｂ）において、１は半導体基体、２はｎエミツタ層、
３はｎベース層、４はｎベース層、５はｎエミツタ層、
６は食刻領域、７は　ｐ＋層、８　、９−−−−・−ｎ
　’″層、１２，１３・・・・・ｎエミツタ層、２０・
・・・・・ｐ′″層である。

第１図（ａ）〜第２図（ｂ）に示す本発明の第１の実施
例は、過電圧自己保護型サイリスタの例であり、第２図
（ｂ）に示すように、過電圧自己保護型サイリスタの主
電流が流される主サイリスタ部Ｍと、補助サイリスタ部
Ａと、パイロットザイリスタ部Ｐと、ブレークオーバー
部下とにより構成されている。

前記主サイリスタ部Ｍは、ｎエミツタ層５、ｎベース層
４、ｎベース層３、ｎエミツタ層２の半導体層から形成
されており、アノード電極２００、ｎベース層４と部分
的に短絡されているカソード電極１００を備えて構成さ
れている。

補助サイリスタ部Ａは、ｎエミッタ層ユ３、ｎベース層
４、ｎベース層３、ｐエミツタ層２の半導体層から構成
されており、さらに、アノード電極２００．ｎベース層
４と部分的に短絡されているカソード電極１２０を備え
て構成されている。

パイロットサイリスタ部Ｐは、ｎエミッタ層］２、ｎベ
ース層４、ｎベース層３、ｐエミッタ層２の半導体層か
ら構成されており、さらに、アノード電極２００．ｎベ
ース層４と部分的に短絡されているカソード電極１１０
を備えて構成されている。

さらに、ブレークオーバー部下は、素子に過電圧が印加
されたときパイロットサイリスタを点弧させる働きを持
つ部分であり、カソード側に開口部をもつ食刻領域６が
形成され、食刻領域６底面がｎベース層４に位置させら
れており、食刻領域６の底部にｎベース層４に隣接して
、ｎベース層４より高不純物濃度の９４層７が形成され
、さらに、ｐ＋層７に隣接して、食刻領域６の表面部に
、その底面部、側面部から表面に連なるｐ＋層７よす高
不純物濃度のｎ゛層８９が形成されて構成されており、
ｎ゛層９ｎベース層４とはｐ゛層２０により連結されて
いる。

第１図（ａ）に示すように、これらブレークオーバー部
下、パイロットサイリスタＩＰ、補助サイリスタ部Ａは
、ターンオン時の電流の拡がりか均一になるように、ブ
レークオーバー部下の中央を中心として、同心円状に配
置されている。

次に、本発明による過電圧自己保護型サイリスタの動作
を、カソード電極１００が負、アノード電極２００が正
となる順方向電圧が印加された場合に素子内部に広がる
空乏層の様子を示している第２図（ａ）、不純物濃度分
布を示している第２図（ｂ）を参照して説明する。

第２図（ｂ）に示すように、本発明の実施例は、食刻領
域６に形成したｐ゛層７濃度勾配かｎベース層４に比べ
て極めて急峻となるように構成されている。

このような構造をもつサイリスタに順方向電圧が印加さ
れたとき、ｐベース層側に広かる空乏層は、ｐ＋層層内
内部はその不純物濃度勾配が大きいため、空乏層の伸び
が、ｐベース４内でのそれよりも小さくなる。そして、
さらに印加電圧が高くなると、ｐ“層７に広がる空乏層
は、第２図（ａ）に点線４１で示すように、ｎ４層８に
到達するようになる。

空乏層がｎ″″″層８達すると、その後、僅かの電圧の
増加だけで、空乏層は、破線４２で示すように、ｎ″″
″層９ベース層４とからなるｐｎ接合の熱平衡状態で存
在している空乏層と接するようになり、ｎ゛層９９１層
２０間との間の電界強度が著しく高くなって、ｎ″″″
層９゛層２０間とによるｐｎ接合は、アバランシェ降伏
を起こす。

このアバランシェ降伏により生じた電流は、トリガ電流
となってパイロットサイリスタ部Ｐをオン状態とする。

パイロットサイリスタ部Ｐがオン状態になると、アノー
ドのｐエミッタ層２がら正孔が多数注入されるが、この
正孔電流がパイロットサイリスタ部Ｐから補助サイリス
タ部Ａに流れるとき補助サイリスタＡ部もターンオンす
る。同様に、補助サイリスタＡ部がオン状態になると、
主サイリスタ部Ｍがオン状態となる。

前述のように構成される自己保護型サイリスタのブレー
クオーバー電圧を決めるのは、ｐ”層７に広がる空乏層
がｎ′″層８に到達する、所謂り一チスルーを起す電圧
でである。このリーチスルー電圧は、ｐ゛層７ｐ型不純
物総量によって一意的に決められる。すなわち、逆バイ
アス電圧が印加されたｐｎ接合に広がる空乏層は、ポア
ソンの方程式によって与えられ、次式に示すように、ｐ
型及びｎ型不純物層に広がる空間電荷領域の電荷量が等
しくなるように分布する。

ｘｐ　　　　　　　０ ＮＡ（ｘ）ｄｘ＝　　ＮＤ（ｘ）ｄｘ Ｏ−Ｘｎ ここで、ＮＡ（Ｘ）はｎ型不純物領域での正味のアクセ
プタ不純物濃度、ＮＤ　（Ｘ）はｎ型不純物領域での正
味のドナー不純物濃度、Ｘ、はｎ型不純物領域に広がる
空乏層の幅、Ｘｏはｎ型不純物領域に広がる空乏層幅で
ある。

基板濃度１．　　Ｉ　Ｘ　１０”ｃｍ−’のｎベース層
に広がる空乏層の幅と印加電圧との関係を説明する第３
図から分かるように、印加電圧が６．０〜６゜６ｋＶの
範囲で変化したとき、空乏層は、７８０〜８２０μｍと
４０μｍ変化する。この場合の空乏層の電荷量は、ｎベ
ース濃度が一定であるため空乏層の幅とｎベース層不純
物濃度の積であり、その値は８．８±０．　２２　Ｘ　
１０”ｃｍ−’になる。

すなわち、リーチスルー電圧を６．３±０．３ｋＶの５
％の範囲にいれるためには、上２゜５％の電荷量の調整
が必要であることが分かる。

ところで、不純物総量を精度よくコントロールしながら
不純物をｐ′″層７内に拡散させる方法としてイオン打
込み法かある。イオン打込み法は、半導体層に打込むイ
オン・ドーズ量をビーム電流として計測することができ
るため、極めて精度か良く、１％程度のドース量の調整
が可能であり、本発明の実施例におけるｐ“層７内への
不純物の拡散は、このイオン打込み法により行われる。

さらに、本発明の実施例は、ｐ゛層７ζ二隣接。

て形成されるｎ゛層８ついてもイオン打込みｃｒ：。

により形成され、その不純物分布を精屈に制御しており
、これにより、リーチスルー電圧を一層正確にコントロ
ールする二とかて′きる。

ユニで、第１図（ｂ）から分るように食刻領域６の底部
を中央接合Ｊ、付近に設定すると、二の領域でのｎベー
ス層４の不純物濃度か小さくなるため、素子のブレーク
オーバー電圧、すなわち、ｐ゛層７リーチスルー電圧を
決めるｐ゛層領域での正味の不純物量は、はぼｐ″層７
みの不純物量で決定される二とになる。すなわち、不発
明の実施例における素子のブレークオーバー電圧は、ｐ
＋層７のみの不純物量をコントロールすれば、正確に設
定することかできる。

前述したように、本発明の第］の実施例は、リーチスル
ーとアバランシェ降伏との組合せによりブレークオーバ
ー動作を行わせるものであるが、次に、リーチスルーと
アバランシェ降伏との組合せによりブレークオーバー動
作を行わせることの長所を説明する。

発明が解決しようとする課題の欄で説明したように、パ
ンチスルーのみを利用した従来技術は、高温でのリーク
電流の増加によりサイリスタか点弧してしまい、ブレー
クオーバー電圧が低下するという問題点があり、また、
アバランシェ降伏のみを利用した従来技術は、雪崩の増
倍係数が正の温度係数を持つため、高温時にブレークオ
ーバー電圧が上昇するという問題点かあった。

これに対し前述した本発明の第１の実施例の構造によれ
ば、ｎ４層８．９は、フローティング状態になっている
ため、空乏層がｎ′″層８に到達してもエミッタとして
動作しない。このため、漏れ電流によって素子が点弧す
ることはなく、高温でブレークオーバー電圧が低下する
という問題点を解消することができる。

また、本発明の第１の実施例の構造は、パイロットサイ
リスタＰをトリ力させるために、ｎ“層９とｐ゛層２ｏ
とのｐｎ接合のアバランシェ降伏による降伏電流を用い
ている。

アバランシェを利用する二とにょζハ雪崩増倍の大きな
電流がトリガ電流として供給されるので、パイロットサ
イリスタＰは、オーバードライブされ、ブレークオーバ
ー・スイッチング時の破壊耐量を大きくする二とかでき
る。また、ｐ゛層２の不純物濃度を高くすることにより
、ｐｎ接合の降伏電圧を数１０Ｖ程度に低くする二とが
でき、数ｋＶの値をもっ９９層７のリーチスルー電圧と
、該リーチスルー電圧とｐｎ接合の降伏電圧との和であ
る素子のブレークオーバー電圧とを殆んと一致させるこ
とができる。

このため、本発明の第１の実施例は、高温での降伏電圧
の上昇を殆んと無視することかでき、ブレークオーバー
電圧の温度変化を棲めて小さなものとすることができる
。

第４図（ａ）は本発明の第２の実施例の構成を示す平面
図、第４図（ｂ）はそのＡ−Ａ’　断面図である。第４
図（ｂ）において、３００は電極であり、他の符号は第
１図の場合と同一である。

図示本発明の第２の実施例は、本発明の第］の実施例に
おけるｎ′層８に代わり、電極３００を、ｎ゛層９比べ
低不純物濃度のｐ゛層７はショットキー接触させ、ｎ゛
層９はオーミック接触させるように設けて構成した変形
例である。

このように構成される本発明の第２の実施例によっても
、その動作は、前述した本発明の第１の実施例の場合と
ほぼ同様であり、ｐ′″層７でリーチスルーした後、ｎ
゛層９ｐ＋層２ｏとのｐｎ接合におけるアバランシェに
よって電流が流れ、その電流がパイロットサイリスタＰ
をトリカーするように動作する。

この場合、電極３００が、ｐ′″層７とショットキー接
触ではなくオーミック接触されていると、９４層７とｎ
゛層９が電極３００により短絡されるため、ｎ′″層９
と９１層２０とで形成されるｐｎ接合はアバランシェ降
伏することがなく、本発明の目的を達成することができ
ない。

第５図（ａ）は本発明の第３の実施例の構成を示す平面
図、第５図（ｂ）はそのＡ−Ａ’　断面図である。第５
図（ｂ）において、５００はライ臣カイトであり、他の
符号は第１図の場合と同一である１この本発明の第３の
実施例は、本発明を光点弧サイリスタの受光部に適用し
た例であり、受光部Ｒの中心に、前述の実施例の場合と
同様に、本発明の特徴をなすリーチスルーおよびアバラ
ンシェ降伏を起こすｎ゛層８９、Ｐ″層２０を備えて構
成されている。また、受光部Ｒに隣接してパイロットサ
イリスタ部Ｐ、その周辺部には補助サイリスタ部Ａ、さ
らに、その外周部には主サイリスタ部Ｎ４が設けられて
いる、 本発明の第３の実施例は、二のような構造とすることに
より、光点弧サイリスタの受光部と過電圧自己保護領域
とを兼用する二とができる。

次に、前述のような構造の本発明の第３の実施例を光信
号により点弧する場合の動作を説明する。

第３の実施例において、カソード電極１００に負、アノ
ード電極２００に正の電圧を印加した順方向電圧の阻止
状態では、中央接合Ｊ２付近に空乏層が広がっている。

この状態で、ライトカイト５００から光信号を入射する
と、半導体内部には電子と正孔の対か発生するが、発生
の割合は、接合ｊ２付近にある空乏層領域で最も太きい
。また、入射された光信号は、半導体内部で吸収され、
減衰する。このため、本発明の第３の実施例は、食刻領
域６を介して、空乏層に近い距離がら光照射することか
できるので、光点弧サイリスタの光点弧感度を高めるこ
とができる。

一方、本発明の第３の実施例は、一般に点弧感度とトレ
ードオフの関係にあるｄ　ｖ　／　ｄ　を耐量を低下さ
せることもない。すなわち、本発明の第３の実施例は、
食刻領域６にあるｎ９層８．９に電極がないため、ｎ′
″層８．９が電位的にフローティング状態になっており
、立上りの急峻な電圧が印加されて素子に変位電流が流
れても、ｎ゛層８９がエミッタとして動作することがな
いため、ｄ　ｖ　／　ｃｌ　ｔにより誤点弧することが
ない。

第６図は本発明による過電圧自己保護型サイリスタを製
作するための主な工程毎の縦断面図であり、以下、この
図を参照して前述した本発明の実施例の製造方法を説明
する。

（１）ます、比抵抗３５００ｃｍのｎ型シ２ノコシ基板
１の両生表面からｐ型ドーパントのアルミニウムを拡散
する。これにより、ｐエミッタ層２及びｐベース層４が
形成される。この場合の表面不純物濃度は約Ｉ　Ｘ　１
０”ＣＴＩ＋−’、拡散深さは約１５０μｍである。こ
のとき、ｐベース層４となるカソード側のｐ型不純物層
は、最終のエミツタ層下のシート抵抗がおよそ８００〜
９００Ω／口となるように、エツチングによりその厚さ
が調整される。

続いて１本発明の特徴をなす食刻領域６を、エツチング
によりカソード側に形成する。食刻領域６は、直径０．
５ｍｍの円形であり、その深さが中央接合Ｊ２より約３
ｏμｍｐベース層４側に達するようにエツチングされる
。

（２）この食刻領域６に、ホロンをイオン打込み法によ
り打込み、ｐ型不純物層７を形成する。イオン打込みの
条件は、加速電圧か８０ｋｅＶ、ドーズ量が２．５　Ｘ
　］　Ｏ”ｃｍ−’である。二の場合、食刻領域６の全
面にｐ型不純物層をイオン打込みによりトープするため
には、食刻領域６を等方性のエツチングを利用して形成
するのかよい。

これは、異方性のニツチフグ法を用いて、トレンチ状の
食刻領域６を形成した場合には、食刻領域６の側壁部に
対する不純物のドープがされにくいためである。

また、ｐ型不純物層７を熱拡散法により形成した場合、
食刻領域全面に均一にドープされるが、その不純物濃度
分布を精密にコントロールすることは難しい。

本発明の目的とするブレークオーバ電圧を精密に調整す
るためには、既に説明したように、ｐ型不純物層７の不
純物総量を厳密にコントロールする必要があり、これを
実現するには、前述のイオン打込み法を利用するのがよ
い。

ｐ型不純物層としてＢ（ホロン）をイオン打込みした後
、打込んたホロンを活性化し、所定の漂さまで引き伸し
拡散させるため、１２５０℃で２０時間のアニール処理
を行う。１２５０’ＣＸ２０Ｈｒのアニールにより、ボ
ロンは、約２０μｍの深さまで拡散される。

（３）その後、ｎニミッタ層５、及び、食刻頭尾６の表
面のｎ″′′層８を、Ｐ（リン）の拡散により同時に形
成する。Ｐ（リン）拡散の熱処理条件は、］１００’Ｃ
Ｘ１００ｍ１ｎであり、拡散深さは約８μｍである。こ
の場合、ｎニミツタ層５及びｎ゛層９ｎ＋層８とを独立
に形成する二ともできる。二のとき、食刻領域にあるｎ
゛層Ｓ直下のｐ″層７シート抵抗は、およそ２０にΩ／
口になっている。

ブレークオーバー電圧を正確にコントロールするには、
ｐ型不純物層７の不純物総量と共に、隣接するｎ型不純
物層８の拡散深さを正確に制御しなければならない。ｎ
゛層８熱拡散で形成するのではなく、イオン打込み法を
利用して形成すれば、より正確な不純物濃度分布の調整
か可能である。

しかし、ｎ゛層８制御パラメータとしては、その謀さの
みをコントロールすればよいから熱拡散法によっても充
分な精度を得る二とができる。

前述の１１００’ＣＸ１００ｍ１ｎの熱処理では、既に
形成されているアルミニウム及びホロンの不純物濃度分
布は殆んと変化しない。

（４）引き続いて、公知のホトリソ技術を用いて、カソ
ード側の平面パターンをエッチダウン法により形成する
。

（５）さらに、ｎ′″層９に隣接する高濃度ｐ型不純物
層２０を、Ｂ（ボロン）を熱拡散する二とにより形成す
る。具体的には、ホロン・ナイトライドをソースとして
、９００’Ｃで３０ｍ１ｎのデポジションを行った後、
１０００℃で５Ｈｒのドライブイン拡散により、ｐ型不
純物層２０が形成される。この場合、９４層２０の表面
不純物濃度を１０”　〜１０”ｃｒｎ−’に設定すると
、ｎ′″層９とｐ“層２０との間に形成されるｐｎ接合
のアバランシェ降伏電圧は、およそ３〜１５Ｖになる。

このことは、Ｓ、Ｍ、Ｓｚｅ著　Ｐｈｙｓｉｃｓ　ｏｆ
　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ（Ｊ　
ｏｈｎ　Ｗｉｌｅｙ　＆　５ｏｎｓ、　５ｅＣｏｎｄ　
ｅｄｉｔｉｏｎ）　ｐ、　１０１、Ｆｉｇ、２６に記載
されて明らかである。

ｐ″′層２０を形成することの利点は、二の層かない場
合に比べて、アバランシェ降伏電圧を低くできる二とで
ある。アバランシェ降伏電圧を低くできれば、素子のブ
レークオーバー電圧は、ｐ゛層７リーチスルー電圧と殆
んど同一となり、ブレークオーバ電圧の制御は、ｐ゛層
７不純物総量のみで正確に予想して行う二とが可能とな
る、前述した工程により、シリコンの全ての接合の形成
を終了した後、アノード側、カッ−［ぐ側にアルミニウ
ムの電極２００．１００を形成する、最後に、シリコン
ウェハの端面を公知のべｌ＼リング技術により加工した
後、表面安定剤を塗布して、本発明による半導体装置か
完成する。

前述のような工程を経て作成された自己保護型サイリス
タのブレークオーバ電圧は、６トーＶであり、そのばら
つきは±３００　Ｖ以内であった、なお、本発明の実施
例は、原理的な説明を容易にするために、便宜上、高不
純物濃度の、４層２０を設けるとして説明したが、通常
、ｐベース層は、拡散法で形成することかでき、その表
面か高不純物濃度になっている二とが多い。従って、ｎ
ベース層の表面か高不純物濃度である場合には、必すし
もｐ゛層２０を特別に設ける必要はなく、表面か高不純
物濃度のｎベース層が、ｐ゛層２０と同等に作用する。

Ｅ発明の効果コ 以上説明したように本発明によれば、食刻領域に形成し
たｐ型不純物層の不純物総量により、素子のブレークオ
ーバ電圧を決定することができ、不純物濃度分布を精度
よくコントロールすることか比較的容易であるので、ブ
レークオーバ電圧のばらつきが小さな過電圧自己保護型
サイリスタ等の半導体装置を実現することができる。

また、本発明は、従来のパンチスルーのみによりブレー
クオーバーさせる構造とは異なり、リーク電流としては
単に空乏層内の発生電流だけであるから極めて小さいた
め、リーク電流によって素子がトリガされることがない
。

さらに、本発明は、素子をトリガするのが、食刻領域に
近接したｐｎ接合のアバランシェ降伏電流であり、降伏
するｐ　ｎ接合の両不純物層は高濃度であるためアバラ
ンシェ降伏電圧か高々５０＼と低いため、ブレークオー
バー電圧の温度による変化が、使用温度範囲で１００Ｖ
以内とする二とができ、数ｋＶのブレークオーバ電圧に
対して殆んと無視することができる変化であり、ブレー
クオーバー電圧の温度変化か極めて小さい。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示す図、第２図
は本発明の第］の実施例の動作を説明する図、第３図は
基板濃度１．　　Ｉ　Ｘ　Ｉ　Ｏ”ｃｍ−’のｎベース
層に広がる空乏層の幅と印加電圧との関係を説明する図
、第４図、第５図は本発明の第２、第３の実施例の構成
を示す図、第６図は本発明の実施例によるサイリスタを
製作する工程を説明する断面図である。 １・・・・・半導体基体、２・・・・ｐエミッタ層、３
・・・・ｎベース層、４・・・・・・ｎベース層、５・
・ｒ】エミツタ層、６・・・・食刻領域、７・・・・ｐ
′″層、８．９・・・・ｎ′″層、１２．１３・・・・
ｎエミツタ層、２０・・ｐ゛層、３１　・・ｎベース層
に広がる空乏層端、４〕、４２・・・・・ｎベース層に
広がる空乏層端、１００、］１０，１２０・・・・・主
サイリスタ、パイロットサイリスタ、補助サイリスタの
カソード電極、２００・・・・・アノード電極、３００
・・・・・・電極、５００・・・・・・ライトカイト。 −／ｊ 第１図 （Ｇ） 第２図 （ｂ） カン−Ｆ’１ｃＩｆ］ｔＪ’ちΦＳ巨ＩＩ（ｕｍ）第３
区 慕４図 （ｂ） ２υ０ 第５図

Claims (1)

1. 【特許請求の範囲】 １、一対の主表面を有し、主表面間に一方の主表面に隣
   接する一方導電型の第１の半導体層と、第１の半導体層
   に隣接する他方導電型の第２の半導体層と、第２の半導
   体層に隣接し他方の主表面に露出する一方導電型の第３
   の半導体層と、第３の半導体層に隣接し他方の主表面に
   露出する他方導電型の第４の半導体層と、第１の半導体
   層にオーミックコンタクトする第１の主電極と、第４の
   半導体層にオーミックコンタクトする第２の主電極とを
   備え、主電流を流す主サイリスタ部と、主サイリスタ部
   よりも低い降伏電圧を持つブレークオーバー部とを有す
   る半導体装置において、前記ブレークオーバー部には、
   他方の主表面に開口し一方の主表面に向って、その底部
   が第３の半導体層に位置するような食刻領域が備えられ
   、該食刻領域には前記第３の半導体層に隣接する、第３
   の半導体層に比べて高不純物濃度の一方導電型の第５の
   半導体層と、第５の半導体層に隣接して食刻領域の表面
   に、第５の半導体層よりも高不純物濃度である他方導電
   型の第６の半導体層と形成されることを特徴とする過電
   圧自己保護型半導体装置。 ２、前記第６の半導体層と前記第３の半導体層とが電位
   障壁を有するように接していることを特徴とする特許請
   求の範囲第１項記載の過電圧自己保護型半導体装置。 ３、前記食刻領域とは離間した外周部に位置し、前記第
   ６の半導体層に接する第３の半導体層の他方の主表面側
   を部分的に高不純物濃度としたことを特徴とする特許請
   求の範囲第１項または第２項記載の過電圧自己保護型半
   導体装置。 ４、一対の主表面を有し、主表面間に一方の主表面に隣
   接する一方導電型の第１の半導体層と、第１の半導体層
   に隣接する他方導電型の第２の半導体層と、第２の半導
   体層に隣接し他方の主表面に露出する一方導電型の第３
   の半導体層と、第３の半導体層に隣接し他方の主表面に
   露出する他方導電型の第４の半導体層と、第１の半導体
   層にオーミックコンタクトする第１の主電極と、第４の
   半導体層にオーミックコンタクトする第２の主電極とを
   備え、主電流を流す主サイリスタ部と、主サイリスタ部
   よりも低い降伏電圧をもつブレークオーバー部とを有す
   る半導体装置において、前記ブレークオーバー部には、
   他方の主表面に開口し一方の主表面に向って、その底部
   が第３の半導体層に位置するような食刻領域が備えられ
   、該食刻領域には前記第３の半導体層に隣接する、第３
   の半導体層に比べて高不純物濃度の一方導電型の第５の
   半導体層と、第５の半導体層に隣接し、食刻領域の外周
   部の他方の主表面に形成される、第５の半導体層よりも
   高不純物濃度である他方導電型の第６の半導体層と、第
   ５の半導体層と第６の半導体層とを電気的に接続する第
   ３の電極とが形成されることを特徴とする過電圧自己保
   護型半導体装置。 ５、前記第３の電極は、第５の半導体層にショットキー
   接触し、第６の半導体層にオーミック接触していること
   を特徴とする特許請求の範囲第４項記載の過電圧自己保
   護型半導体装置。 ６、前記第５の半導体層が、イオン打込み法により形成
   されることを特徴とする特許請求の範囲第１項ないし第
   ５項のうち１項記載の過電圧自己保護型半導体装置。 ７、特許請求の範囲第１項、第２項または第３項記載の
   過電圧自己保護型半導体装置において、ブレークオーバ
   ー部を構成する食刻領域、及び、これに隣接する第４の
   半導体層を受光部として使用することを特徴とする過電
   圧自己保護型光点弧サイリスタ。