JPH04188193A - フォントパターン記憶装置 - Google Patents
フォントパターン記憶装置Info
- Publication number
- JPH04188193A JPH04188193A JP2318980A JP31898090A JPH04188193A JP H04188193 A JPH04188193 A JP H04188193A JP 2318980 A JP2318980 A JP 2318980A JP 31898090 A JP31898090 A JP 31898090A JP H04188193 A JPH04188193 A JP H04188193A
- Authority
- JP
- Japan
- Prior art keywords
- font pattern
- address
- storage device
- font
- pattern storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はコンピュータ等の情報処理装置に組み込まれて
、表示装置や印刷装置等において出力するための文字フ
ォント等のフォントパターンを記憶するフォントパター
ン記憶装置に関する。
、表示装置や印刷装置等において出力するための文字フ
ォント等のフォントパターンを記憶するフォントパター
ン記憶装置に関する。
［従来の技術］
従来、情報処理装置のフォントパターン記憶装置におい
ては、フォントパターンはアドレスに対応して記憶させ
、アドレスデータが与えられて、それに対応したフォン
トパターンが読み出されるよう構成されている。
ては、フォントパターンはアドレスに対応して記憶させ
、アドレスデータが与えられて、それに対応したフォン
トパターンが読み出されるよう構成されている。
そして、フォントパターン記憶装置からフォントパター
ンを読み出すためのアドレスデータはその位が固定され
ていた。
ンを読み出すためのアドレスデータはその位が固定され
ていた。
［発明が解決しようとしている課題］
そのため、上記従来例では、アドレスデータの位が同一
で作動するため、１つのフォントパターンからは１つの
フォントパターンしか読み出せず、回転パターンを得る
場合には、さらに別のアドレスに対応させて回転したフ
ォントパターンを記憶してお（か、あるいはフォントパ
ターンを１度読み出し、ＣＰＵ等で計算により回転パタ
ーンを生成しなければならず、前者ではメモリ容量を多
く使用するという欠点があり、コストアップとなり、後
者では回転のための処理時間が長いために、出力までの
時間を多く費やすといった欠点があった。
で作動するため、１つのフォントパターンからは１つの
フォントパターンしか読み出せず、回転パターンを得る
場合には、さらに別のアドレスに対応させて回転したフ
ォントパターンを記憶してお（か、あるいはフォントパ
ターンを１度読み出し、ＣＰＵ等で計算により回転パタ
ーンを生成しなければならず、前者ではメモリ容量を多
く使用するという欠点があり、コストアップとなり、後
者では回転のための処理時間が長いために、出力までの
時間を多く費やすといった欠点があった。
［課題を解決するための手段（及び作用）］本発明によ
れば、ｌアドレスあたり１ビツトの記憶素子を用いて、
アドレスデータの位を変更する手段を設けることにより
、１フオントパターンより、０°、９０°、１８０’
、２７０’ （７）Ｑｏ転７ オンドパ９−ンをフォン
トパターン記憶装置から直接読み出し可能としたもので
ある。
れば、ｌアドレスあたり１ビツトの記憶素子を用いて、
アドレスデータの位を変更する手段を設けることにより
、１フオントパターンより、０°、９０°、１８０’
、２７０’ （７）Ｑｏ転７ オンドパ９−ンをフォン
トパターン記憶装置から直接読み出し可能としたもので
ある。
［実施例コ
以下、図面に基づいて本発明の１実施例について説明す
る。
る。
第１図は本発明に係るフォントパターン記憶装置の回路
構成を示す図である。
構成を示す図である。
なお同図は２ビツト×２ビツトのフォントパターン記憶
装置であるが、ビット数は２ビツトでなくとも何ら問題
は生じない。第１図において１〜４はｌワード１ビツト
構成のメモリで２×２のマトリクスを形成し、同一アド
レスの４ビツトで１フオントパターンを記憶する。１フ
オントパターンを得るには１ワード、２ビツトで、２ワ
ード読み出す。ｌワードめ“１０”、２ワードめ“００
”のときのフォントパターンを第２図に示す。ｌワード
めの上位ビットは左上、下位ビットは右上、２ワードめ
上位ビットは左下、下位ビットは右下に対応する。
装置であるが、ビット数は２ビツトでなくとも何ら問題
は生じない。第１図において１〜４はｌワード１ビツト
構成のメモリで２×２のマトリクスを形成し、同一アド
レスの４ビツトで１フオントパターンを記憶する。１フ
オントパターンを得るには１ワード、２ビツトで、２ワ
ード読み出す。ｌワードめ“１０”、２ワードめ“００
”のときのフォントパターンを第２図に示す。ｌワード
めの上位ビットは左上、下位ビットは右上、２ワードめ
上位ビットは左下、下位ビットは右下に対応する。
５はデコーダ回路でアドレスをデコードし、６〜１３の
３ステートバツフアの出力をコントロールすることで、
メモリ１〜４の２アドレスを８アドレスに広げ割り当て
る。またバッファ６〜１３の出力は２ビツトでそれぞれ
１５の出力バスに接続されているが、入力側で結線を適
宜に処理し、メモリ１〜４は、上位ビットあるいは下位
ビットに出力可能となっている。以上のアドレスとメモ
リ、上位ビット、下位ビットの関係を第３図に示す。
３ステートバツフアの出力をコントロールすることで、
メモリ１〜４の２アドレスを８アドレスに広げ割り当て
る。またバッファ６〜１３の出力は２ビツトでそれぞれ
１５の出力バスに接続されているが、入力側で結線を適
宜に処理し、メモリ１〜４は、上位ビットあるいは下位
ビットに出力可能となっている。以上のアドレスとメモ
リ、上位ビット、下位ビットの関係を第３図に示す。
今、メモリｌに“１”、メモリ２〜４に“０”が記憶さ
れているとし、第２図のアドレスｏ１アドレスｌを読み
出すと、第２図のフォントパターンが得られる。またア
ドレス２とアドレス３を読み出すと、先のフォントパタ
ーンを９０°回転した第４図のパターンが得られる。同
様にアドレス４．５より１８０゜回転したパターン、ア
ドレス６．７より２７０°回転したパターンが得られる
。
れているとし、第２図のアドレスｏ１アドレスｌを読み
出すと、第２図のフォントパターンが得られる。またア
ドレス２とアドレス３を読み出すと、先のフォントパタ
ーンを９０°回転した第４図のパターンが得られる。同
様にアドレス４．５より１８０゜回転したパターン、ア
ドレス６．７より２７０°回転したパターンが得られる
。
以上の回路は１チツプに構成されていても何ら問題はな
いことは言うまでもない。
いことは言うまでもない。
［発明の効果］
以上説明したように、ｌアドレスあった１ビツトの記憶
素子を用いて、アドレス、データの位の変更手段を設け
ることにより、１つのフォントパターンより０°、９０
’ 、１８０°、２７０ ＠の４つの回転パターンをフ
ォントパターン記憶装置から直接読み出し可能となり、
いたずらにメモリ容量を増やす必要がなく ＣＰＵ等の
演算も不要であり、高速に回転パターンが得られるとい
った効果がある。
素子を用いて、アドレス、データの位の変更手段を設け
ることにより、１つのフォントパターンより０°、９０
’ 、１８０°、２７０ ＠の４つの回転パターンをフ
ォントパターン記憶装置から直接読み出し可能となり、
いたずらにメモリ容量を増やす必要がなく ＣＰＵ等の
演算も不要であり、高速に回転パターンが得られるとい
った効果がある。
第１図は本発明に係るフォントパターン記憶装置の回路
図、 第２図はフォントパターン例を示す図、第３図はアドレ
ス・メモリ・ビットの関係を示す図、 第４図は第２図のフォントパターンを９０″回転したフ
ォントパターンを示す図である。 １〜４・・・メモリ、 ５・・・デコーダ、 ６〜１３・・・バッファ、 １４・・・アドレスバス、 １５・・・データバス。 第２図 第３図 第４図
図、 第２図はフォントパターン例を示す図、第３図はアドレ
ス・メモリ・ビットの関係を示す図、 第４図は第２図のフォントパターンを９０″回転したフ
ォントパターンを示す図である。 １〜４・・・メモリ、 ５・・・デコーダ、 ６〜１３・・・バッファ、 １４・・・アドレスバス、 １５・・・データバス。 第２図 第３図 第４図
Claims (1)
- （１）フォントパターン記憶装置において、１アドレス
あたり１ビットの記憶素子を使用し、前記記憶素子のア
ドレス及び出力データの位を変更する変更手段を有する
ことを特徴とするフォントパターン記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318980A JPH04188193A (ja) | 1990-11-21 | 1990-11-21 | フォントパターン記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318980A JPH04188193A (ja) | 1990-11-21 | 1990-11-21 | フォントパターン記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188193A true JPH04188193A (ja) | 1992-07-06 |
Family
ID=18105146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318980A Pending JPH04188193A (ja) | 1990-11-21 | 1990-11-21 | フォントパターン記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188193A (ja) |
-
1990
- 1990-11-21 JP JP2318980A patent/JPH04188193A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JPS59188764A (ja) | メモリ装置 | |
| JPH04188193A (ja) | フォントパターン記憶装置 | |
| JP2502403B2 (ja) | Ｄｍａ制御装置 | |
| JP2591514B2 (ja) | １チップメモリデバイス | |
| JPS63129438A (ja) | メモリ制御装置 | |
| JP2988426B2 (ja) | 記憶装置 | |
| JPS63255750A (ja) | メモリ・システム | |
| JPS5862685A (ja) | 画像メモリ装置 | |
| JPH05173927A (ja) | アドレス拡張制御方式 | |
| SU455345A1 (ru) | Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины | |
| JPS63298888A (ja) | メモリアクセス方式 | |
| JP2002050172A (ja) | Ｆｉｆｏ制御回路 | |
| JPS62242251A (ja) | ビツトマツプメモリ | |
| JP3349929B2 (ja) | メモリ制御装置 | |
| JPS6325885A (ja) | メモリアクセス方式 | |
| JPS61140986A (ja) | 文字回転装置 | |
| JPH0330036A (ja) | 半導体記憶装置 | |
| JPS6398048A (ja) | 半導体記憶装置 | |
| JPS59191184A (ja) | メモリ装置 | |
| JPS6292051A (ja) | メモリ装置 | |
| JPH1124985A (ja) | 同期式半導体記憶装置 | |
| JPS61222086A (ja) | 半導体記憶素子 | |
| JPS6142047A (ja) | アドレスレジスタ用集積回路 |