JPH04188627A - バイポーラ半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 内部ベース領域並びに外部ベース領域に関する構成を改
善したバイポーラ半導体装置及びそれを製造するのに好
適ダ方法に関し、 外部ベース領域と内部ベース領域とが安定に接続され、
しかも、ベース・エミッタ間の接合逆耐圧の低下がない
浅く且つ薄いベース接合を確実に形成できるようにする
ことを目的とし、一導電型半導体からなるコレクタ層上
にエピタキシャル成長され内部ベース領域と外部ベース
領域をなす反対導電型半導体からなるベース層と、前記
ベース層上にエピタキシャル成長され且つｔＩ！！、縁
膜で囲まれた開口をもつ反対導電型半導体からなるベー
ス引き出し電極層と、前記開口に対応する前記ベース層
表面に形成された一導電型のエミッタ領域とを備えてな
るよう構成する。

〔産業上の利用分野］ 本発明は、内部ベース領域並びに外部ベース領域に関す
る構成を改善したバイポーラ半導体装置及びそれを製造
するのに好適な方法に関する。

近年のバイポーラ・トランジスタに於いては、その高速
動作に関する技術の進歩は大変著しいものがあり、そし
て、その性能向上については、微細加工技術の進歩並び
に浅い接合を形成する技術の進歩に依ってもたらされて
いる。

現在、遮断周波数を更に高める為、ベース及びエミッタ
に於いて、より浅い接合の形成が必要となりつつある。

〔従来の技術］ 従来の技術に於いて、より薄いベース、即ぢ、より浅い
ベースを形成するに際しては、ベース領域を形成する為
のイオン注入時に於けるチャネリングの防止、に主眼を
おき、多結晶シリコン膜を介するイオン注入並びに熱拡
散の制御を適切に組み合わせること、について開発が行
われてきた。

〔発明が解決しようとする課題） 前記した多結晶シリコン膜を介するイオン注入でベース
を形成する方法に於いては、ベースを形成する開口と同
じ開口を利用してエミッタも形成する必要がある為、外
部ベース領域と内部ベース領域とを安定に接続すること
が難しく、エミッタ・コレクタ間のパンチ・スルー不良
が発生したり、或いは、ベース・エミッタ間の接合逆耐
圧が低下する不良が発生する。

第８図及び第９図は従来の技術に於ける問題を説明する
為の工程要所に於けるバイポーラ半導体装置の要部切断
側面図を表し、以下、これ等の図を参照し、つつ解説す
る。

各図に於いて、１はｎ型コレクタ層（基板）、２は多結
晶シリコンからなるベース引き出し層、３は二酸化シリ
コンからなる層間絶縁膜、４は二酸化シリコンからなる
サイド・ウオール絶縁膜、５は内部ベース拡散兼エミッ
タ拡散の為の多結晶シリコン膜、６はｎ型外部ベース領
域、７はｎ型内部ベース領域、８はｎ型エミッタ領域を
それぞれ示している。尚、Ｐ型外部ベース領域６は実際
には高不純物濃度のＰ型、即ち、Ｐ゛であり、また、ｎ
型エミッタ領域８も同様にｎ゛である。

第８図に見られる事例では、内部ベース領域７と外部ベ
ース領域６とは充分な結合がされていないことから、エ
ミッタ領域８とコレクタ層１との間で、矢印Ａに見られ
るように、パンチ・スルーが発生する。

第９図に見られる事例では、内部ベース領域７と外部ベ
ース領域６とが過剰に結合され、高不純物濃度のｎ型で
あるエミッタ領域８と高不純物濃度のｎ型である外部ベ
ース領域６とが衝合し、ベース・エミッタ間の接合逆耐
圧低下が発生する。

前記しまたように、多結晶シリコン膜を介して不純物を
導入する方法では、浅い内部ベース領域を安定に形成す
ることは困難である。

本発明は４．外部ベース領域と内部ベース領域とが安定
に接続され、しかも、ベース・エミ・ツタ間の接合逆耐
圧の低下がない浅く且つ薄いベース接合を確実に形成で
きるようにする。

；課題を解決するだめの手段〕 本発明に依るバイポーラ半導体装置及びその製造方法に
於いては、 （１）一導電型半導体からなるコレクタ層（例えば低不
純物濃度のｎ型シリコン・コレクタ層１３）上にエピタ
キシャル成長され内部ベース領域及び外部ベース領域を
なす反対導電型半導体からなるベースＮ（例えばＰ型シ
リコン・ベース層１８）と、前記ベース層上にエピタキ
シャル成長され且つ絶縁膜（例えば酸化膜１９と窒化膜
２０）で囲まれた開口（例えば開口２３Ａ）をもつ反対
導電型半導体からなるベース引き出し電極層（例えばｐ
型ベース引き出し電極層２２）と、前記開口に対応する
前記ベース層表面に形成された一導電型のエミッタ領域
（例えば高不純物濃度のｎ型エミッタ領域２５）と を備えるか、或いは、 （２）一導電型半導体からなるコレクタ層（例えば低不
純物濃度のｎ型シリコン・コレクタ層１３）上に反対導
電型半導体からなるベース層（例えばＰ型シリコン・ベ
ース［１８）をエピタキシャル成長させ、 次いで、前記ベース層のエミッタ領域形成予定部分を覆
う第一の絶縁膜（例えば酸化膜１９と窒化膜２０と酸化
膜２１）を形成し、次いで、前記第一の絶縁膜上を除く
前記ベース層上に反対導電型半導体からなるベース引き
出し電極層（例えばｐ型ベース引き出し電極層２２）を
エピタキシャル成長させ、次いで、前記ベース引き出し
電極層を覆う第二の絶縁膜（例えば絶縁膜２３）を形成
し、次いで、前記第一の絶縁膜を除去して前記ベース層
の一部表面を露出する開口（例えば開口２３Ａ）を形成
し、次いで、前記開口を介して前記ベース層表面に一導
電型のエミッタ領域（例えば高不純物濃度のｎ型エミッ
タ領域２５）を形成する工程 が含まれている。

［作用］ 前記手段を採ることに依り、ベース層がコレクタ層上に
形成されたエピタキシャル成長層で構成され、外部ベー
ス領域と内部ベース領域とは同じベース層なのであるか
ら本質的に連続して一体であり、両者の接続不充分或い
は接続過剰などの問題は発生しようがなく、また、ベー
ス層はエピタキシャル成長技術で形成されるものである
から、浅く且つ薄いベース接合を高精度で実現すること
ができ、しかも、ベース引き出し電極はエミッタを形成
する為の開口と自己整合的に形成されるので、ベース抵
抗を低減させるのにも有効である。

〔実施例〕

第１図乃至第７図は本発明一実施例を説明する為の工程
要所に於けるバイポーラ半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ解説する。

第１図参照 １−＜１） 通常の技法を適用することに依り、低不純物濃度のｐ型
シリコン半導体基板１１に高不純物濃度のｎ型埋め込み
層１２、低不純物濃度のｎ型シリコン・コレクタｒ＠１
３を形成する。

通常の技法を適用することに依り、ｎ型シリコン・コレ
クタ層１３をメサ・エツチングして所要部分をメサ形状
にする。

メサ化されたｎ型シリコン・コレクタ層１３を個別に分
断する為にトレンチ型式の素子分離領域１４を形成する
。尚、個別に分断されるｎ型シリコン・コレクタ層１３
は、実際にコレクタとして作用する部分とコレクタ引き
出し領域として作用する部分とを組みにして素子分離領
域１４で囲む構成にする。

トレンチ型式の素子分離領域１４は、ｎ型埋め込みＪｉ
ｉ１２からＰ型シリコン半導体基板１１に達するトレン
チを形成し、次いで、全面に薄い二酸化シリコンからな
る絶縁膜１５を形成し、次いで、トレンチを多結晶シリ
コン埋め込み層１６で埋めて完成する。

その後、二酸化シリコンからなるフィールド絶縁膜１７
を形成して平坦化する。

以上、記述したプロセスは、本発明者が発明した技術に
依って容易に実現できる（要すれば、特開昭６１−２２
９３３９号公報を参照）。

この段階から後のプロセスが本発明に於いて特徴的なも
のとなる。

例えば、高真空低温エピタキシャル成長法を適用するこ
とに依り、Ｐ型シリコン・ベース層１８を成長させる。

尚、このＰ型シリコン・ベース層１８を成長させるため
の通用技術としては、分子線エピタキシャル成長（ｍｏ
ｌｅｃｕｌａｒ　　ｂｅａｍ　　ｅｐｉｔａｘｙ：ＭＢ
Ｅ）法、光エピタキシャル成長法などを適宜に採用して
良い。

この場合の主要なデータを例示すると次の通りである。

成長温度８６００：’Ｃ〕 成長膜厚：　５０　（ｎｍ）　〜１００　Ｑｎｍ３不純
物：硼素 不純物ｔＪｊ　：　１　ｘ　１０１ａ、、ｃｍ−”＞〜
５　Ｘ　１０　”　’、ｃ１ｎ−”２ここで形成したｎ
型シリコン・ベース層１８は、当然のことながら、ｎ型
シリコン・コレクタ層１３上では単結晶となり、そして
、二酸化シリコンからなるフィールド絶縁膜１７上では
多結晶となる。

第２図参照 フォト・リソグラフィ技術に於けるレジスト・プロセス
及びエツチング・ガスをＣＦ、或いは！、とする反応性
イオン・エツチング（ｒｅａｃｔｉｖｅ　　ｉｏｎ　　
ｅｔｃｈｉｎｇ：Ｒ１、Ｅ）法を適用することに依り、
ｎ型シリコン・ベース層１８のバターニングを行って、
−素子骨ずつ島状に独立させる。

化学気相堆積（ｃｈｅｍｉｃａｌ　　ｖａｐ。

ｕｒ　　ｄｅｐｏｓｉｔ、ｉｏｎ：ＣＶＤ）法を適用す
ることに依り、厚さ例えば１０（ｎ、ｒｎ’：の酸化膜
１９、厚さ例えば５Ｑ（ｎｒｎ：〜１０１００（ｒｉの
窒化膜２０、厚さ例えば２００　：’ｎｍ’、　〜３０
０　Ｃｎｍ］の酸化膜２１を順に形成する。尚、ここで
、酸化膜は具体的には二酸化シリコン膜であり、また、
窒化膜は窒化シリコン膜である。

フォト・リソグラフィ技術に於けるレジスト・プロセス
及びエツチング・ガスをＣＨＦ３とするＲＹＥ法を適用
することに依って、酸化膜２１、窒化膜２０、酸化膜１
９のバターニングを行って、内部ベース領域及びエミッ
タ領域が形成されるべき部分を覆うもの及びコレクタ引
き出し領域を覆うもののみを残す。この場合、内部ベー
ス領域並びにエミッタ領域が形成されるべき部分に於け
る残しパターンは幅が０．６［μｍ〕乃至０．８〔μｍ
］のストライブ状となる。

第３図参照 ３−（１，） 選択エピタキシャル成長法を適用することに依って、ｎ
型シリコン・ベース層１８上に厚さ３００　（ｎｒｎ：
ｌ　〜４．　ＯＯ（ｎ、ｍ）のｐ型シ↑Ｊコン・ベース
引き出し電極層２２を形成する。この場合、Ｐ型シリコ
ン・ベース引き出し電極層２２が形成されるのはｎ型シ
リコン・ベース層１８の上のみであって、二酸化シリコ
ンからなるフィールド絶縁膜１７や酸化膜２１の上には
形成されない。

この成長は、ｎ型シリコン・ベース層１８に含有されて
いる不純物が再分布を起こさない程度の低温で行い、ま
た、不純物として硼素を添加し、その濃度がＩ　Ｘ　１
０　”　［ｃｍ−３）となるようにする。その添加に際
しては、エピタキシャル成長中にドーピングして良く、
また、成長後にイオン注入しても良い。尚、Ｐ型シリコ
ン・ベース引き出し電極層２２は、Ｐ型シリコン・ベー
ス層１８に於ける単結晶部分上では単結晶となり、多結
晶部分上では多結晶となる。

第４図参照 エッチャントを緩衝フッ酸とする化学的ウェット・エツ
チング法を適用することに依って酸化膜２１を除去し、
窒化膜２０を表出させる。

第５図参照 窒化膜２０を耐酸化性マスクとして選択的熱酸化法を適
用することに依り、ｎ型シリコン・ベース引き出し電極
層２２の表面及び側面とＰ型シリコン・ベース層１８の
側面とを熱酸化して厚さ例えば３００（ｎｍ：ｌ〜４０
０（ｎ、ｍ）の二酸化シリコンからなる絶縁膜２３を形
成する。

第６図参照 エツチング・ガスをＣＦ、とするＲＩＥ法を適用するこ
とに依り、窒化膜２０並びに酸化膜１９の異方性エツチ
ングを行って、エミッタ領域形成用兼エミッタ電極コン
タクト用開口２３Ａを形成すると共にコレクタ引き出し
領域を覆っていた窒化膜２０並びに酸化膜１９を同時に
除去してｎ型シリコン・コレクタ層１３の一部表面を露
出させる。

この場合のエツチングは、ＲＩＥ法のみならず、熱燐酸
（窒化膜用）及び緩衝フッ酸（酸化膜用）をエッチャン
トとする化学的ウェット・エツチング法を適用すること
もできる。

第７図参照 ＣＶＤ法を適用することに依り、厚さ例えば１０１００
（ｎの多結晶シリコン膜２４を形成する。

イオン注入法を適用することに依り、多結晶シリコン膜
２４を介し、ｎ型不純物としてＡｓの導入を行って、ｐ
型シリコン・ベース層１８に高不純物濃度のｎ型エミッ
タ領域２５を形成すると共にコレクタ引き出し領域を高
不純物濃度化してｎ型埋め込み層１２と連結する。

この場合に於ける不純物濃度は、例えば１×１０　”　
（ｃｍ−３）　〜Ｉ　Ｘ　１０　”　［ｃｍ−’３程度
として良く、また、通常の技術を適用して、ｎ型のシリ
コン層を低温エピタキシャル成長させてエミッタを形成
しても良い。

通常の技法を適用することに依り、多結晶シリコン膜２
４を電極形状にパターニングし、その上に金属からなる
電極・配線などを形成して完成させる。尚、多結晶シリ
コン膜２４のバターニングは、前記工程７−（２）で説
明したｎ型不純物を導入する前に行っても良い。

本発明では、前記した実施例の他に多くの改変を行うこ
とができ、例えば、ベース層が一薄膜であることから、
この材料をシリコンに代えて５ｉＸＧｅ、□　（０＜Ｘ
＜１）など、エミッタよりもエネルギ・バンド・ギャッ
プが狭い半導体材料を用いるようにすれば、所謂、ナロ
ー・ギヤツブ・ベース・ヘテロ・バイポーラ・トランジ
スタを得ることができる。

〔発明の効果］ 本発明に依るバイポーラ半導体装置及びその製造方法に
於いては、コレクタ層上にベース層をエピタキシャル成
長させ、そのベース層のエミッタ領域形成予定部分を覆
う第一の絶縁膜を形成し、第一の絶縁膜上を除（ベース
層上にベース引き出し電極層をエピタキシャル成長させ
、ベース引キ出し電極層を覆う第二の絶縁膜を形成し、
第一の絶縁膜を除去してベース層の一部表面を露出する
開口を形成し、開口を介してベース層表面に一導電型の
エミッタ領域を形成している。

前記構成を採ることに依り、ベース層はコレクタ層上に
形成されたエピタキシャル成長層からなっているので、
外部ベース領域と内部ベース領域とは同じベース層であ
るから本質的に連続して一体化されていて、両者の接続
不充分或いは接続過剰などの問題は発生しようがなく、
また、ベース層はエピタキシャル成長技術で形成される
ものであるから、浅く且つ薄いベース接合を高精度で実
現することができ、しかも、ベース引き出し電極層はエ
ミッタを形成する為の開口と自己整合的に形成されるの
で、ベース抵抗を低減させるのにも有効であって、バイ
ポーラ半導体装置の高速化に大きく寄与することができ
る。

【図面の簡単な説明】

第１図乃至第７図は本発明一実施例を説明する為の工程
要所に於けるバイポーラ半導体装置の要部切断側面図、
第８図及び第９図は従来の技術に於ける問題を説明する
為の工程要所に於けるバイポーラ半導体装置の要部切断
側面図をそれぞれ表している。 図に於いて、１１は半導体基板、１２は埋め込み層、１
３はコレクタ層、１４は素子分離領域、１５は絶縁膜、
１６は多結晶シリコン埋め込み層、１７はフィールド絶
縁膜、１８はベース層、１９は酸化膜、２０は窒化膜、
２１は酸化膜、２２はベース引き出し電極層、２３は絶
縁膜、２３Ａは開口、２４は多結晶シリコン膜、２５ば
エミッタ領域をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− １８（ソリコン・ベース層） 実施例を説明するための工程要所に於ける半導体装置の
要部切断側面ン第１図 第２図 ２２（ベース引き出し電檄層） 実施例を説明するだめの工程要所に於ける半導体ｉｆｆ
の要部切断側面図第３図 実施例を説明するための工程要所に於ける半導体装置の
要部切断１ｉ１１面図実施例を説明するための工程要所
に於ける半導体装置の要部切断１ｉ１１６図 ２４（多結晶シリコン＠） 第７図

Claims (2)

【特許請求の範囲】
1. （１）一導電型半導体からなるコレクタ層上にエピタキ
   シャル成長され内部ベース領域と外部ベース領域をなす
   反対導電型半導体からなるベース層と、 前記ベース層上にエピタキシャル成長され且つ絶縁膜で
   囲まれた開口をもつ反対導電型半導体からなるベース引
   き出し電極層と、 前記開口に対応する前記ベース層表面に形成された一導
   電型のエミッタ領域と を備えてなることを特徴とするバイポーラ半導体装置。
2. （２）一導電型半導体からなるコレクタ層上に反対導電
   型半導体からなるベース層をエピタキシャル成長させ、 次いで、前記ベース層のエミッタ領域形成予定部分を覆
   う第一の絶縁膜を形成し、 次いで、前記第一の絶縁膜上を除く前記ベース層上に反
   対導電型半導体からなるベース引き出し電極層をエピタ
   キシャル成長させ、 次いで、前記ベース引き出し電極層を覆う第二の絶縁膜
   を形成し、 次いで、前記第一の絶縁膜を除去して前記ベース層の一
   部表面を露出する開口を形成し、次いで、前記開口を介
   して前記ベース層表面に一導電型のエミッタ領域を形成
   する工程 が含まれてなることを特徴とするバイポーラ半導体装置
   の製造方法。