JPH04188652A - 高周波素子用パッケージの製造方法と高周波素子用パッケージ - Google Patents
高周波素子用パッケージの製造方法と高周波素子用パッケージInfo
- Publication number
- JPH04188652A JPH04188652A JP2313428A JP31342890A JPH04188652A JP H04188652 A JPH04188652 A JP H04188652A JP 2313428 A JP2313428 A JP 2313428A JP 31342890 A JP31342890 A JP 31342890A JP H04188652 A JPH04188652 A JP H04188652A
- Authority
- JP
- Japan
- Prior art keywords
- package
- signal line
- paste
- resistor
- package body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、10〜2QGHz等の高周波信号で動作させ
る半導体チップ等の高周波素子を収容するパッケージの
製造方法と、それを用いて形成した高周波素子用パッケ
ージに関する。
る半導体チップ等の高周波素子を収容するパッケージの
製造方法と、それを用いて形成した高周波素子用パッケ
ージに関する。
1従来の技術]
セラミックからなるパッケージ本体に備えたキャビティ
内に高周波素子を収容して、その素子の電極を、ワイヤ
またはTAB(Tape A、utomated
Bonding)テープ上の導体線路(以下、まとめて
ワイヤ等という)を介して、キャビティ周囲の配線用の
信号線路に接続して用いる高周波素子用パッケージが周
知である。
内に高周波素子を収容して、その素子の電極を、ワイヤ
またはTAB(Tape A、utomated
Bonding)テープ上の導体線路(以下、まとめて
ワイヤ等という)を介して、キャビティ周囲の配線用の
信号線路に接続して用いる高周波素子用パッケージが周
知である。
このパッケージにおいては、近時、そのキャビティ内に
収容する高周波素子の高周波化が進んだのに伴って.パ
ツケージ本体に備えた配線用の信号線路とグランド回路
とを終端抵抗で接続してなるパッケージが開発され、高
周波素子を収納するパッケージに利用されている。
収容する高周波素子の高周波化が進んだのに伴って.パ
ツケージ本体に備えた配線用の信号線路とグランド回路
とを終端抵抗で接続してなるパッケージが開発され、高
周波素子を収納するパッケージに利用されている。
このパッケージは、その信号線路直下のセラミックから
なるパッケージ本体に.パツケージ本体に備えたグラン
ド回路に連なるヴィアホールを設けて、そのヴィアホー
ルに、一端が信号線路に接続され、他端がグランド回路
に接続された終端抵抗用の抵抗体を充填した構造をして
いる。
なるパッケージ本体に.パツケージ本体に備えたグラン
ド回路に連なるヴィアホールを設けて、そのヴィアホー
ルに、一端が信号線路に接続され、他端がグランド回路
に接続された終端抵抗用の抵抗体を充填した構造をして
いる。
このパッケージでは、そのパッケージ本体のキャビティ
周囲の配線用の信号線路とキャビティ内に収容した高周
波素子の電極との間にワイヤ等を通して高周波信号を伝
えた際に、ワイヤ等を接続した信号線路より内側の信号
線路端部に突き当たって反射して信号線路を戻る高周波
信号の反射信号が、上記終端抵抗を通して、グランド回
路に排除されて、その反射信号がワイヤ等を通して高周
波素子の電極に混入するのが防止される。
周囲の配線用の信号線路とキャビティ内に収容した高周
波素子の電極との間にワイヤ等を通して高周波信号を伝
えた際に、ワイヤ等を接続した信号線路より内側の信号
線路端部に突き当たって反射して信号線路を戻る高周波
信号の反射信号が、上記終端抵抗を通して、グランド回
路に排除されて、その反射信号がワイヤ等を通して高周
波素子の電極に混入するのが防止される。
[発明が解決しようとする課題]
しかしながら、上記高周波素子用パッケージにおいては
、終端抵抗を、信号線路端部でなく、信号線路中途部と
グランド回路に亙って備えているため、信号線路端部で
反射して信号線路を戻る高周波信号の反射信号の一部が
、終端抵抗を備えた信号線路中途部まで達せずに、その
途中のワイヤ等を接続した信号線路部分からワイヤ等に
漏れ出して、高周波素子の電極に混入してしまった。
、終端抵抗を、信号線路端部でなく、信号線路中途部と
グランド回路に亙って備えているため、信号線路端部で
反射して信号線路を戻る高周波信号の反射信号の一部が
、終端抵抗を備えた信号線路中途部まで達せずに、その
途中のワイヤ等を接続した信号線路部分からワイヤ等に
漏れ出して、高周波素子の電極に混入してしまった。
なお、上記のような反射信号のワイヤ等への漏れ出しを
防ぐためには、信号線路端部とグランド回路とを終端抵
抗で接続すれば良い。
防ぐためには、信号線路端部とグランド回路とを終端抵
抗で接続すれば良い。
しかしながら、そのためには、終端抵抗をパッケージ本
体のキャビティ内側面等に備える必要かあって、そのよ
うな終端抵抗を、従来の技術を用いて上記キャビティ内
側面等に備えることは、極めて困難であって、多大な手
数を要し、はぼ不可能に近かった。
体のキャビティ内側面等に備える必要かあって、そのよ
うな終端抵抗を、従来の技術を用いて上記キャビティ内
側面等に備えることは、極めて困難であって、多大な手
数を要し、はぼ不可能に近かった。
その理由は、益々小型化するパッケージ本体の周囲空間
の極めて狭いキャビティ内側面等に、スクリーン印刷等
の技法を用いて、終端抵抗形成用の抵抗体ペーストを細
帯状に塗布して焼成することにより、そのキャビティ内
側面等に終端抵抗を備えなければならなかったからであ
る。
の極めて狭いキャビティ内側面等に、スクリーン印刷等
の技法を用いて、終端抵抗形成用の抵抗体ペーストを細
帯状に塗布して焼成することにより、そのキャビティ内
側面等に終端抵抗を備えなければならなかったからであ
る。
本発明は、このような課題を解消した、キャビティ内側
面等に、一端が信号線路端部に接続され、他端がグラン
ド回路に接続された終端抵抗を備えたパッケージを手数
を掛けずに容易に形成可能な、高周波素子用パッケージ
の製造方法(以下、パッケージの製造方法という)と、
それを用いて形成した高周波素子用パッケージ(以下.
パツケージという)を提供することを目的としている。
面等に、一端が信号線路端部に接続され、他端がグラン
ド回路に接続された終端抵抗を備えたパッケージを手数
を掛けずに容易に形成可能な、高周波素子用パッケージ
の製造方法(以下、パッケージの製造方法という)と、
それを用いて形成した高周波素子用パッケージ(以下.
パツケージという)を提供することを目的としている。
[課題を解決するための手段3
上記目的のために、本発明の第1のパッケージの製造方
法は、セラミックグリーンシートを複数枚積層して一体
焼成してなる表面に凹部を備えたパッケージ本体であっ
て、その凹部底面周囲に配線用の信号線路を備えて、そ
の信号線路下方のパッケージ本体にグランド回路を備え
ると共に、前記信号線路とその直下のパッケージ本体に
亙って前記グランド回路に連なるヴィアホールを備えた
パッケージ本体を設け、そのパッケージ本体の前記ヴィ
アホールに抵抗体ペーストを充填したりまたはそのつ゛
イアホール内周面に抵抗体ペーストを塗布したりして焼
成して.パツケージ本体に抵抗体を充填したヴィアホー
ルまたは内周面に抵抗体を備えたヴィアホールを設けた
後、前記信号線路内側の凹部底面に、前記ヴィアホール
を縦断して、キャビティを透設して、キャビティ内側面
に、−端が前記信号線路端部に接続され、他端が前記グ
ランド回路に接続された、前記抵抗体の一部からなる終
端抵抗を備え、その後.パツケージ本体背面に底板を封
着して、その底板で前記キャビティ底面を封ずることを
特徴としている。
法は、セラミックグリーンシートを複数枚積層して一体
焼成してなる表面に凹部を備えたパッケージ本体であっ
て、その凹部底面周囲に配線用の信号線路を備えて、そ
の信号線路下方のパッケージ本体にグランド回路を備え
ると共に、前記信号線路とその直下のパッケージ本体に
亙って前記グランド回路に連なるヴィアホールを備えた
パッケージ本体を設け、そのパッケージ本体の前記ヴィ
アホールに抵抗体ペーストを充填したりまたはそのつ゛
イアホール内周面に抵抗体ペーストを塗布したりして焼
成して.パツケージ本体に抵抗体を充填したヴィアホー
ルまたは内周面に抵抗体を備えたヴィアホールを設けた
後、前記信号線路内側の凹部底面に、前記ヴィアホール
を縦断して、キャビティを透設して、キャビティ内側面
に、−端が前記信号線路端部に接続され、他端が前記グ
ランド回路に接続された、前記抵抗体の一部からなる終
端抵抗を備え、その後.パツケージ本体背面に底板を封
着して、その底板で前記キャビティ底面を封ずることを
特徴としている。
本発明の第2のパッケージの製造方法は、低温焼成セラ
ミックグリーンシートを複数枚積層してなる表面に凹部
を備えたパッケージ本体形成体であって、その凹部底面
周囲に配線用の信号線路形成用の低温焼成メタライズペ
ースト線路を備えて、そのメタライズペースト線路下方
のパッケージ本体形成体にグランド回路形成用の低温焼
成メタライズペースト回路を備えると共に、前記メタラ
イズペースト線路直下のパッケージ本体形成体に、その
メタライズペースト線路を前記メタライズペースト回路
に接続する、低温焼成抵抗体ペーストを充填したヴィア
ホールまたは内周面に低温焼成抵抗体ペーストを塗布し
たヴィアホールを設けて乾燥させたパッケージ本体形成
体を設けた後、前記メタライズペースト線路内側の凹部
底面に、前記ヴィアホールを縦断して、キャビティを透
設して、それらパッケージ本体形成体、メタライズペー
スト線路、メタライズペースト回路、抵抗体ペーストを
低温で一体焼成し、表面に凹部が備えられたパッケージ
本体であって、その凹部底面周囲に信号線路が備えられ
て、その信号線路内側の凹部底面に透設されたキャビテ
ィ内側面に、一端が信号線路端部に接続され、他端が前
記グランド回路に接続された前記抵抗体ペーストの一部
を焼成してなる終端抵抗が備えられたパッケージ本体を
形成し、その後、そのパッケージ本体背面に底板を封着
して、その底板で前記キャビティ底面を封ずることを特
徴としている。
ミックグリーンシートを複数枚積層してなる表面に凹部
を備えたパッケージ本体形成体であって、その凹部底面
周囲に配線用の信号線路形成用の低温焼成メタライズペ
ースト線路を備えて、そのメタライズペースト線路下方
のパッケージ本体形成体にグランド回路形成用の低温焼
成メタライズペースト回路を備えると共に、前記メタラ
イズペースト線路直下のパッケージ本体形成体に、その
メタライズペースト線路を前記メタライズペースト回路
に接続する、低温焼成抵抗体ペーストを充填したヴィア
ホールまたは内周面に低温焼成抵抗体ペーストを塗布し
たヴィアホールを設けて乾燥させたパッケージ本体形成
体を設けた後、前記メタライズペースト線路内側の凹部
底面に、前記ヴィアホールを縦断して、キャビティを透
設して、それらパッケージ本体形成体、メタライズペー
スト線路、メタライズペースト回路、抵抗体ペーストを
低温で一体焼成し、表面に凹部が備えられたパッケージ
本体であって、その凹部底面周囲に信号線路が備えられ
て、その信号線路内側の凹部底面に透設されたキャビテ
ィ内側面に、一端が信号線路端部に接続され、他端が前
記グランド回路に接続された前記抵抗体ペーストの一部
を焼成してなる終端抵抗が備えられたパッケージ本体を
形成し、その後、そのパッケージ本体背面に底板を封着
して、その底板で前記キャビティ底面を封ずることを特
徴としている。
本発明の第3のパッケージの製造方法は、低温焼成セラ
ミックグリーンシートを複数枚積層してなる、表面に内
側面が階段状をなす凹部を備えたパッケージ本体形成体
であって、その凹部内側面の階段面に配線用の信号線路
形成用の低温焼成メタライズペースト線路を備えて、そ
のメタライズペースト線路下方のパッケージ本体形成体
にグランド回路形成用の低温焼成メタライズペースト回
路を備えると共に、前記凹部底面にキャビティを透設し
たパッケージ本体形成体であり、かつ、前記メタライズ
ペースト線路を備えた階段面を構成する低温焼成セラミ
ックグリーンシートに、そのメタライズペースト線路直
下のセラミックグリーンシートにメタライズペースト線
路を前記メタライズペースト回路に接続する、低温焼成
抵抗体ペーストを充填したヴィアホールまたは内周面に
低温焼成抵抗体ペーストを塗布したヴィアホールを設け
て乾燥させた後、そのメタライズペースト線路内側のセ
ラミックグリーンシート表面に、前記ヴィアホールを縦
断して、前記凹部形成用の透孔を透設してなる低温焼成
セラミックグリーンシートを用いたパッケージ本体形成
体を設けて、それらパッケージ本体形成体、メタライズ
ペースト線路、メタライズペースト回路、抵抗体ペース
トを低温で一体焼成し、表面に内側面が階段状をなす凹
部が備えられたパッケージ本体であって、その凹部内側
面の階段面に配線用の信号線路が備えられて、その信号
線路が備えられた階段面前端面に、一端が信号線路端部
に接続され、他端が信号線路下方の前記グランド回路に
接続された前記抵抗体ペーストの一部を焼成してなる終
端抵抗が備えられると共に、前記凹部底面にキャビティ
が透設されたパッケージ本体を形成し、その後、そのパ
ッケージ本体背面に底板を封着して、その底板で前記キ
ャビティ底面を封ずることを特徴としている。
ミックグリーンシートを複数枚積層してなる、表面に内
側面が階段状をなす凹部を備えたパッケージ本体形成体
であって、その凹部内側面の階段面に配線用の信号線路
形成用の低温焼成メタライズペースト線路を備えて、そ
のメタライズペースト線路下方のパッケージ本体形成体
にグランド回路形成用の低温焼成メタライズペースト回
路を備えると共に、前記凹部底面にキャビティを透設し
たパッケージ本体形成体であり、かつ、前記メタライズ
ペースト線路を備えた階段面を構成する低温焼成セラミ
ックグリーンシートに、そのメタライズペースト線路直
下のセラミックグリーンシートにメタライズペースト線
路を前記メタライズペースト回路に接続する、低温焼成
抵抗体ペーストを充填したヴィアホールまたは内周面に
低温焼成抵抗体ペーストを塗布したヴィアホールを設け
て乾燥させた後、そのメタライズペースト線路内側のセ
ラミックグリーンシート表面に、前記ヴィアホールを縦
断して、前記凹部形成用の透孔を透設してなる低温焼成
セラミックグリーンシートを用いたパッケージ本体形成
体を設けて、それらパッケージ本体形成体、メタライズ
ペースト線路、メタライズペースト回路、抵抗体ペース
トを低温で一体焼成し、表面に内側面が階段状をなす凹
部が備えられたパッケージ本体であって、その凹部内側
面の階段面に配線用の信号線路が備えられて、その信号
線路が備えられた階段面前端面に、一端が信号線路端部
に接続され、他端が信号線路下方の前記グランド回路に
接続された前記抵抗体ペーストの一部を焼成してなる終
端抵抗が備えられると共に、前記凹部底面にキャビティ
が透設されたパッケージ本体を形成し、その後、そのパ
ッケージ本体背面に底板を封着して、その底板で前記キ
ャビティ底面を封ずることを特徴としている。
本発明の第1、第2、第3のパッケージの製造方法にお
いては.パツケージ本体背面に底板を封着したり.パツ
ケージ周囲に露出する信号線路やグランド回路や底板等
の導体表面にボンディング用や防錆用のめっきを施した
りする前に、/櫂、、ケージ本体のキャビティ内側面ま
たは階段面前端面の少なくとも終端抵抗を備えた部分に
絶縁体形成用のペーストを塗布して焼成し、前記キャビ
ティ内側面または階段面前端面の少なくとも終端抵抗を
備えた部分を絶縁体で覆うようにすることを好適として
いる。
いては.パツケージ本体背面に底板を封着したり.パツ
ケージ周囲に露出する信号線路やグランド回路や底板等
の導体表面にボンディング用や防錆用のめっきを施した
りする前に、/櫂、、ケージ本体のキャビティ内側面ま
たは階段面前端面の少なくとも終端抵抗を備えた部分に
絶縁体形成用のペーストを塗布して焼成し、前記キャビ
ティ内側面または階段面前端面の少なくとも終端抵抗を
備えた部分を絶縁体で覆うようにすることを好適として
いる。
本発明の第4のパッケージの製造方法は、低温焼成セラ
ミックグリーンシートを複数枚積層してなる、表面に内
側面が階段状をなす凹部を備えたパッケージ形成体であ
って、その凹部内側面の階段面に配線用の信号線路形成
用の低温焼成メタライズペースト線路を備えて、そのメ
タライズペースト線路下方のバ・1ケ一ジ形成体にグラ
ンド回路形成用の低温焼成メタライズペースト回路を備
えると共に、前記凹部底面に有底のキャビティを設けた
パッケージ形成体であり、かつ、前記メタライズペース
ト線路を備えた階段面を構成する低温焼成セラミックグ
リーンシートに、そのメタライズペースト線路直下のセ
ラミックグリーンシ一トにメタライズペースト線路を前
記メタライズペースト回路に接続する、低温焼成抵抗体
ペーストを充填したつ゛イアホールまたは内周面に低温
焼成抵抗体ペーストを塗布したヴィアホールを設けて乾
燥させた後、そのメタライズペースト線路内側のセラミ
ックグリーンシート表面に、前記ヴィアホールを縦断し
て、前記凹部形成用の透孔を透設してなる低温焼成セラ
ミックグリーンシートを用いたパッケージ形成体を設け
て、それらパッケージ形成体、メタライズペースト線路
、メタライズペースト回路、抵抗体ペーストを低温で一
体焼成し、表面に内側面が階段状をなす凹部が備えられ
たパッケージであって、その凹部内側面の階段面に信号
線路が備えられて、その信号線路が備えられた階段面前
端面に、一端が信号線路端部に接続され、他端が信号線
路下方の前記グランド回路に接続された前記抵抗体ペー
ストの一部を焼成してなる終端抵抗が備えられると共に
、前記凹部底面に有底のキャビティが設けられたパッケ
ージを形成することを特徴としている。
ミックグリーンシートを複数枚積層してなる、表面に内
側面が階段状をなす凹部を備えたパッケージ形成体であ
って、その凹部内側面の階段面に配線用の信号線路形成
用の低温焼成メタライズペースト線路を備えて、そのメ
タライズペースト線路下方のバ・1ケ一ジ形成体にグラ
ンド回路形成用の低温焼成メタライズペースト回路を備
えると共に、前記凹部底面に有底のキャビティを設けた
パッケージ形成体であり、かつ、前記メタライズペース
ト線路を備えた階段面を構成する低温焼成セラミックグ
リーンシートに、そのメタライズペースト線路直下のセ
ラミックグリーンシ一トにメタライズペースト線路を前
記メタライズペースト回路に接続する、低温焼成抵抗体
ペーストを充填したつ゛イアホールまたは内周面に低温
焼成抵抗体ペーストを塗布したヴィアホールを設けて乾
燥させた後、そのメタライズペースト線路内側のセラミ
ックグリーンシート表面に、前記ヴィアホールを縦断し
て、前記凹部形成用の透孔を透設してなる低温焼成セラ
ミックグリーンシートを用いたパッケージ形成体を設け
て、それらパッケージ形成体、メタライズペースト線路
、メタライズペースト回路、抵抗体ペーストを低温で一
体焼成し、表面に内側面が階段状をなす凹部が備えられ
たパッケージであって、その凹部内側面の階段面に信号
線路が備えられて、その信号線路が備えられた階段面前
端面に、一端が信号線路端部に接続され、他端が信号線
路下方の前記グランド回路に接続された前記抵抗体ペー
ストの一部を焼成してなる終端抵抗が備えられると共に
、前記凹部底面に有底のキャビティが設けられたパッケ
ージを形成することを特徴としている。
本発明の第4のパッケージの製造方法においては.パツ
ケージ周囲に露出する信号線路やグランド回路等の導体
表面にボンディング用や防錆用のめっきを施す前に.パ
ツケージの階段面前端面の少なくとも終端抵抗を備えた
部分に絶縁体形成用のペーストを塗布して焼成し、前記
階段面前端面の少なくとも終端抵抗を備えた部分を絶縁
体で覆うようにすることを好適としている。
ケージ周囲に露出する信号線路やグランド回路等の導体
表面にボンディング用や防錆用のめっきを施す前に.パ
ツケージの階段面前端面の少なくとも終端抵抗を備えた
部分に絶縁体形成用のペーストを塗布して焼成し、前記
階段面前端面の少なくとも終端抵抗を備えた部分を絶縁
体で覆うようにすることを好適としている。
本発明の第1のパッケージは、表面に凹部を備えたセラ
ミックからなるパッケージ本体であって、その凹部底面
周囲に配線用の信号線路を備えて、その信号線路下方の
パッケージ本体にグランド回路を備えると共に、前記信
号線路内側の凹部底面にキャビティを透設したパッケー
ジ本体を設けて、そのパッケージ本体背面に底板を封着
して、その底板で前記キャビティ底面を封じたノく・7
ケージにおいて、前記キャビティ内側面に、つ゛イアホ
ールに充填した抵抗体またはヴィアホール内周面に備え
た抵抗体を縦断してなる終端抵抗であって、その一端が
前記信号線路端部に接続され、その他端が信号線路下方
の前記グランド回路に接続された終端抵抗を備えたこと
を特徴としている。
ミックからなるパッケージ本体であって、その凹部底面
周囲に配線用の信号線路を備えて、その信号線路下方の
パッケージ本体にグランド回路を備えると共に、前記信
号線路内側の凹部底面にキャビティを透設したパッケー
ジ本体を設けて、そのパッケージ本体背面に底板を封着
して、その底板で前記キャビティ底面を封じたノく・7
ケージにおいて、前記キャビティ内側面に、つ゛イアホ
ールに充填した抵抗体またはヴィアホール内周面に備え
た抵抗体を縦断してなる終端抵抗であって、その一端が
前記信号線路端部に接続され、その他端が信号線路下方
の前記グランド回路に接続された終端抵抗を備えたこと
を特徴としている。
本発明の第2のパッケージは、表面に内側面が階段状を
なす凹部を備えたセラミックからなるパッケージ本体で
あって、その凹部内側面の階段面に配線用の信号線路を
備えて、その信号線路下方のパッケージ本体にグランド
回路を備えると共に、前記凹部底面にキャビティを透設
したパッケージ本体を設けて、そのパッケージ本体背面
に底板を封着して、その底板で前記キャビティ底面を封
じたパッケージにおいて、前記階段面前端面に、ヴィア
ホールに充填した抵抗体またはヴィアホール内周面に備
えた抵抗体を縦断してなる終端抵抗であって、その一端
が前記信号線路端部に接続され、その他端が信号線路下
方の前記グランド回路に接続された終端抵抗を備えたこ
とを特徴としている。
なす凹部を備えたセラミックからなるパッケージ本体で
あって、その凹部内側面の階段面に配線用の信号線路を
備えて、その信号線路下方のパッケージ本体にグランド
回路を備えると共に、前記凹部底面にキャビティを透設
したパッケージ本体を設けて、そのパッケージ本体背面
に底板を封着して、その底板で前記キャビティ底面を封
じたパッケージにおいて、前記階段面前端面に、ヴィア
ホールに充填した抵抗体またはヴィアホール内周面に備
えた抵抗体を縦断してなる終端抵抗であって、その一端
が前記信号線路端部に接続され、その他端が信号線路下
方の前記グランド回路に接続された終端抵抗を備えたこ
とを特徴としている。
本発明の第3のパッケージは、表面に内側面が階段状を
なす凹部を備えたセラミックからなるパッケージであっ
て、その凹部内側面の階段面に配線用の信号線路を備え
て、その信号線路下方のパッケージにグランド回路を備
えると共に、前記凹部底面に有底のキャビティを設けた
パッケージにおいて、前記階段面前端面に、ヴィアホー
ルに充填した抵抗体またはつ゛イアホール内周面に備え
た抵抗体を縦断してなる終端抵抗であって、その−端が
前記信号線路端部に接続され、その他端か信号線路下方
の前記グランド回路に接続された終端抵抗を備えたこと
を特徴としている。
なす凹部を備えたセラミックからなるパッケージであっ
て、その凹部内側面の階段面に配線用の信号線路を備え
て、その信号線路下方のパッケージにグランド回路を備
えると共に、前記凹部底面に有底のキャビティを設けた
パッケージにおいて、前記階段面前端面に、ヴィアホー
ルに充填した抵抗体またはつ゛イアホール内周面に備え
た抵抗体を縦断してなる終端抵抗であって、その−端が
前記信号線路端部に接続され、その他端か信号線路下方
の前記グランド回路に接続された終端抵抗を備えたこと
を特徴としている。
本発明の第1、第2、第3のパッケージにおいては、キ
ャビティ内側面または階段面前端面の少なくとも終端抵
抗を備えた部分を、絶縁体で覆うようにすることを好適
としている。
ャビティ内側面または階段面前端面の少なくとも終端抵
抗を備えた部分を、絶縁体で覆うようにすることを好適
としている。
こ作用−
上記第1のパッケージの製造方法においては、パッケー
ジ本体表面の凹部底面に備えた信号線路とその直下のパ
ッケージ本体に亙ってヴィアホールを備えたパッケージ
本体を設けて、そのヴィアホールに抵抗体ペーストを充
填したりまたはそのつ′イアホール内周面に抵抗体ペー
ストを塗布したりして焼成し.パツケージ本体に抵抗体
を充填したつ゛イアホールまたは内周面に抵抗体を備え
たつ′イアホールを設けた後、上記信号線路内側の四部
底面に、上記ヴィアホールを縦断して、キャビティを透
設することにより、キャビティ内側面に上記抵抗体の一
部からなる終端抵抗を備えている。
ジ本体表面の凹部底面に備えた信号線路とその直下のパ
ッケージ本体に亙ってヴィアホールを備えたパッケージ
本体を設けて、そのヴィアホールに抵抗体ペーストを充
填したりまたはそのつ′イアホール内周面に抵抗体ペー
ストを塗布したりして焼成し.パツケージ本体に抵抗体
を充填したつ゛イアホールまたは内周面に抵抗体を備え
たつ′イアホールを設けた後、上記信号線路内側の四部
底面に、上記ヴィアホールを縦断して、キャビティを透
設することにより、キャビティ内側面に上記抵抗体の一
部からなる終端抵抗を備えている。
上記第2のパッケージの製造方法においては、パッケー
ジ本体形成体の凹部底面に信号線路形成用のメタライズ
ペースト線路を備えると共に、そのメタライズペースト
線路直下のパッケージ本体形成体に抵抗体ペーストを充
填したヴィアホールまたは内周面に抵抗体ペーストを塗
布したつ゛イアホールを設けて乾燥させた後、上記メタ
ライズペースト線路内側の凹部底面に、上記ヴィアホー
ルを縦断して、キャビティを透設して、それらパッケー
ジ本体形成体、メタライズペースト線路、抵抗体ペース
トを一体焼成することにより.パツケージ本体のキャビ
ティ内側面に上記抵抗体ペーストの一部を焼成してなる
終端抵抗を備えている。
ジ本体形成体の凹部底面に信号線路形成用のメタライズ
ペースト線路を備えると共に、そのメタライズペースト
線路直下のパッケージ本体形成体に抵抗体ペーストを充
填したヴィアホールまたは内周面に抵抗体ペーストを塗
布したつ゛イアホールを設けて乾燥させた後、上記メタ
ライズペースト線路内側の凹部底面に、上記ヴィアホー
ルを縦断して、キャビティを透設して、それらパッケー
ジ本体形成体、メタライズペースト線路、抵抗体ペース
トを一体焼成することにより.パツケージ本体のキャビ
ティ内側面に上記抵抗体ペーストの一部を焼成してなる
終端抵抗を備えている。
上記第3、第4のパッケージの製造方法においては、バ
フケージ本体形成体またはパッケージ形成体の信号線路
形成用のメタライズペースト線路を備えた階段面を構成
する低温焼成セラミックグリーンシートに、そのメタラ
イズペースト線路直下のセラミックグリーンシートに低
温焼成抵抗体ペーストを充填したヴィアホールまたは内
周面に低温焼成抵抗体ペーストを塗布したヴィアホール
を設けて乾燥させた後、そのメタライズペースト線路内
側のセラミックグリーンシート表面に、上記つ゛イアホ
ールを縦断して、凹部形成用の透孔を透設してなる低温
焼成セラミツタグリーンシートを用いたパッケージ本体
形成体またはパッケージ形成体を設けて、それらパッケ
ージ本体形成体またはパッケージ形成体、メタライズペ
ースト線路、抵抗体ペーストを一体焼成することにより
.パツケージ本体またはパッケージの凹部内側面の階段
面前端面に上記抵抗体ペーストの一部を焼成してなる終
端抵抗を備えている。
フケージ本体形成体またはパッケージ形成体の信号線路
形成用のメタライズペースト線路を備えた階段面を構成
する低温焼成セラミックグリーンシートに、そのメタラ
イズペースト線路直下のセラミックグリーンシートに低
温焼成抵抗体ペーストを充填したヴィアホールまたは内
周面に低温焼成抵抗体ペーストを塗布したヴィアホール
を設けて乾燥させた後、そのメタライズペースト線路内
側のセラミックグリーンシート表面に、上記つ゛イアホ
ールを縦断して、凹部形成用の透孔を透設してなる低温
焼成セラミツタグリーンシートを用いたパッケージ本体
形成体またはパッケージ形成体を設けて、それらパッケ
ージ本体形成体またはパッケージ形成体、メタライズペ
ースト線路、抵抗体ペーストを一体焼成することにより
.パツケージ本体またはパッケージの凹部内側面の階段
面前端面に上記抵抗体ペーストの一部を焼成してなる終
端抵抗を備えている。
そのため、上記第1、第2、第3、第4のパッケージの
製造方法共、セラミックからなるパッケージ本体または
パッケージにメタライズ導体を充填したヴィアホールま
たは内周面にメタライズ導体を備えたつ゛イアホールを
設ける、従来汎用の技術を用いて.パツケージ本体また
はパッケージのキャビティ内側面または凹部内側面の階
段面前端面に終端抵抗を手数を掛けずに容易に形成でき
る。
製造方法共、セラミックからなるパッケージ本体または
パッケージにメタライズ導体を充填したヴィアホールま
たは内周面にメタライズ導体を備えたつ゛イアホールを
設ける、従来汎用の技術を用いて.パツケージ本体また
はパッケージのキャビティ内側面または凹部内側面の階
段面前端面に終端抵抗を手数を掛けずに容易に形成でき
る。
また.パツケージ本体背面に底板を封着したり、パッケ
ージ周囲に露出する信号線路やグランド回路や底板等の
導体表面にボンディング用や防錆用のめっきを施したり
する前に、キャビティ内側面または階段面前端面の少な
くとも終端抵抗を備えた部分を絶縁体で覆うようにする
第1、第2、第3、第4のパッケージの製造方法にあっ
ては、それら底板を封着したり、めっきを施したりした
際に、底板封着用のろう材やめっきが、終端抵抗表面に
付着して、終端抵抗の抵抗値が低下するのを防止できる
。
ージ周囲に露出する信号線路やグランド回路や底板等の
導体表面にボンディング用や防錆用のめっきを施したり
する前に、キャビティ内側面または階段面前端面の少な
くとも終端抵抗を備えた部分を絶縁体で覆うようにする
第1、第2、第3、第4のパッケージの製造方法にあっ
ては、それら底板を封着したり、めっきを施したりした
際に、底板封着用のろう材やめっきが、終端抵抗表面に
付着して、終端抵抗の抵抗値が低下するのを防止できる
。
上記第1、第2、第3のパッケージにおいては、そのキ
ャビティ周囲の信号線路端部で反射する高周波信号の反
射信号が、信号線路を戻らずに、信号線路端部に接続さ
れたキャビティ内側面または凹部内側面の階段面前端面
の終端抵抗を通して、パツケージのグランド回路に直ち
に排除される。
ャビティ周囲の信号線路端部で反射する高周波信号の反
射信号が、信号線路を戻らずに、信号線路端部に接続さ
れたキャビティ内側面または凹部内側面の階段面前端面
の終端抵抗を通して、パツケージのグランド回路に直ち
に排除される。
そのため、信号線路端部で反射する反射信号の一部が、
信号線路を戻って、信号線路中途部に接続されたワイヤ
等に漏れ出し、ワイヤ等を通して高周波素子の電極に混
入することがない。
信号線路を戻って、信号線路中途部に接続されたワイヤ
等に漏れ出し、ワイヤ等を通して高周波素子の電極に混
入することがない。
また、キャビティ内側面または階段面前端面の少なくと
も終端抵抗を備えた部分を絶縁体で覆った上記第1、第
2、第3のパッケージにあっては、その使用時に、終端
抵抗表面に種々の導体が付着して、終端抵抗の抵抗値が
低下するのを防止できる。
も終端抵抗を備えた部分を絶縁体で覆った上記第1、第
2、第3のパッケージにあっては、その使用時に、終端
抵抗表面に種々の導体が付着して、終端抵抗の抵抗値が
低下するのを防止できる。
[実施例]
次に、本発明の実施例を図面に従い説明する。
第1図ないし第4図は本発明の第1のパッケージの好適
な第1実施例を示し、第1図はその正面断面図、第2図
はその平面図、第3図と第4図はそれぞれその終端抵抗
周辺の拡大斜視図である。
な第1実施例を示し、第1図はその正面断面図、第2図
はその平面図、第3図と第4図はそれぞれその終端抵抗
周辺の拡大斜視図である。
以下、この図中の実施例を説明する。
図において、10は、セラミックからなるバッケージ本
体である。
体である。
このパッケージ本体10は、その周囲表面(こ、タング
ステンメタライズ等からなるリード接続端子24であっ
て、ろう材に濡れやす(\二・ンケルめっき等のめっき
を施したリード接続端子24を備えていて、そのリード
接続端子24に、リード22をろう付は等により接続し
ている。
ステンメタライズ等からなるリード接続端子24であっ
て、ろう材に濡れやす(\二・ンケルめっき等のめっき
を施したリード接続端子24を備えていて、そのリード
接続端子24に、リード22をろう付は等により接続し
ている。
パッケージ本体10の表面中央には、内側面力く垂直状
をなす凹部12を設けていて、その凹部12底面周囲に
上記リード接続端子24に〕く・ノケージ本体10内部
を通して連なるタングステンメタライズ等からなる配線
用の信号線路20を複数本放射状などに備えている。
をなす凹部12を設けていて、その凹部12底面周囲に
上記リード接続端子24に〕く・ノケージ本体10内部
を通して連なるタングステンメタライズ等からなる配線
用の信号線路20を複数本放射状などに備えている。
凹部12底面に備えた信号線路20内側のノ(・ソケー
ジ本体10には、方形状などをしたキャビティ30を透
設している。
ジ本体10には、方形状などをしたキャビティ30を透
設している。
凹部12底面の信号線路20下方の)く・7ケ一ジ本体
10背面には、タングステンメタライズ等力Aらなるグ
ランド回路40を広く層状に備えて(1て、そのグラン
ド回路40に、ろう材に濡れやす0ニツケルめっき等の
めっきを施している。
10背面には、タングステンメタライズ等力Aらなるグ
ランド回路40を広く層状に備えて(1て、そのグラン
ド回路40に、ろう材に濡れやす0ニツケルめっき等の
めっきを施している。
パッケージ本体10背面には、銅−タングステン合金な
どの高熱伝導性の金属からなる底板50を、上記めっき
を施したグランド回路40を介して、ろう付は等により
封着していて、その底板50でキャビテイ30底面を封
じている。
どの高熱伝導性の金属からなる底板50を、上記めっき
を施したグランド回路40を介して、ろう付は等により
封着していて、その底板50でキャビテイ30底面を封
じている。
さらに.パツケージ周囲に露出している信号線路20、
グランド回路40、底板50等の導体表面には、ボンデ
ィング用や防錆用の金めつき等のめっきを施している。
グランド回路40、底板50等の導体表面には、ボンデ
ィング用や防錆用の金めつき等のめっきを施している。
以上の構成は、従来のパッケージと同様であるが、図の
パッケージでは、第1図等に示したように、その信号線
路20直下に位置するキャビテイ30内側面の上下方向
に、一端がキャビティ30周囲の信号線路20端部に接
続され、他端がパッケージ本体10背面のグランド回路
40に接続された終端抵抗60を備えている。
パッケージでは、第1図等に示したように、その信号線
路20直下に位置するキャビテイ30内側面の上下方向
に、一端がキャビティ30周囲の信号線路20端部に接
続され、他端がパッケージ本体10背面のグランド回路
40に接続された終端抵抗60を備えている。
終端抵抗60は、第3図または第4図に示したように、
ヴィアホール70に充填した抵抗体62またはヴィアホ
ール70内周面に備えた抵抗体62をそのほぼ中央で縦
断してなる、はぼ半円柱状またはほぼ半円筒状をしてい
る。
ヴィアホール70に充填した抵抗体62またはヴィアホ
ール70内周面に備えた抵抗体62をそのほぼ中央で縦
断してなる、はぼ半円柱状またはほぼ半円筒状をしてい
る。
終端抵抗60を備えたキャビテイ30内側面は、ガラス
コートなどからなる絶縁体80で覆っている。この絶縁
体80は.パツケージの使用時に、終端抵抗60表面に
何等かの原因で種々の導体が付着して、終端抵抗60の
抵抗値が低下するのを防ぐためのものである。
コートなどからなる絶縁体80で覆っている。この絶縁
体80は.パツケージの使用時に、終端抵抗60表面に
何等かの原因で種々の導体が付着して、終端抵抗60の
抵抗値が低下するのを防ぐためのものである。
なお、場合によっては、キャビテイ30内側面の終端抵
抗60を備えた部分のみを、絶縁体80で覆うようにし
ても良く、そのようにしても、終端抵抗60表面に上記
導体が付着するのを防止できる。
抗60を備えた部分のみを、絶縁体80で覆うようにし
ても良く、そのようにしても、終端抵抗60表面に上記
導体が付着するのを防止できる。
第1図ないし第4図に示した第1のパッケージは以上の
ように構成していて、その使用に際しては、第1図等に
示したように、そのキャビテイ30底面を封じている底
板50に高周波素子90を搭載して、その素子の電極を
ワイヤ92等を介してキャビティ30周囲の信号線路2
0に接続する。
ように構成していて、その使用に際しては、第1図等に
示したように、そのキャビテイ30底面を封じている底
板50に高周波素子90を搭載して、その素子の電極を
ワイヤ92等を介してキャビティ30周囲の信号線路2
0に接続する。
それと共に.パツケージ本体10上面を金属製などのキ
ャップ52で覆って、そのキャップ52をパッケージ本
体lO上面周囲に備えたろう材に濡れやすいニッケルめ
っき等を施したタングステンメタライズ等からなるシー
ル層42にろう付けし、高周波素子90をパッケージ本
体10内部に気密に封入するようにする。
ャップ52で覆って、そのキャップ52をパッケージ本
体lO上面周囲に備えたろう材に濡れやすいニッケルめ
っき等を施したタングステンメタライズ等からなるシー
ル層42にろう付けし、高周波素子90をパッケージ本
体10内部に気密に封入するようにする。
この第1のパッケージでは、そのキャビティ30周囲の
信号線路20端部で反射する高周波信号の反射信号が、
信号線路20を戻らずに、信号線路20端部に接続され
た終端抵抗60を通して、直ちにグランド回路40に排
除される。
信号線路20端部で反射する高周波信号の反射信号が、
信号線路20を戻らずに、信号線路20端部に接続され
た終端抵抗60を通して、直ちにグランド回路40に排
除される。
上述構成の第1実施例の第1のパッケージは、本発明の
第1、第2のパッケージの製造方法により形成可能であ
る。
第1、第2のパッケージの製造方法により形成可能であ
る。
まず、第1の製造方法を用いて形成した場合の好適な実
施例を説明する。
施例を説明する。
第5図および第6図に示したような、主成分がアルミナ
等のセラミックグリーンシートを複数枚積層して一体焼
成してなる表面に内側面が垂直状をなす凹部12を備え
たパッケージ本体10であって、その凹部12底面周囲
にパッケージ本体10周囲に備えたリード接続端子24
にパッケージ本体10内部を通して連なるタングステン
メタライズ等からなる配線用の信号線路20を複数本放
射状などに備えて、その信号線路2o下方のパッケージ
本体10背面にタングステンメタライズ等からなるグラ
ンド回路40を広く層状に備えると共に、信号線路20
とその直下のパッケージ本体10に亙って上記グランド
回路40に連なるヴィアホール70を設けたパッケージ
本体10を形成する。
等のセラミックグリーンシートを複数枚積層して一体焼
成してなる表面に内側面が垂直状をなす凹部12を備え
たパッケージ本体10であって、その凹部12底面周囲
にパッケージ本体10周囲に備えたリード接続端子24
にパッケージ本体10内部を通して連なるタングステン
メタライズ等からなる配線用の信号線路20を複数本放
射状などに備えて、その信号線路2o下方のパッケージ
本体10背面にタングステンメタライズ等からなるグラ
ンド回路40を広く層状に備えると共に、信号線路20
とその直下のパッケージ本体10に亙って上記グランド
回路40に連なるヴィアホール70を設けたパッケージ
本体10を形成する。
このパッケージ本体10は、例えば次のようにして形成
する。
する。
所定形状に裁断したセラミックグリーンシートを複数枚
積層してなる、表面に凹部を備えたパッケージ本体形成
体を設ける。パッケージ本体形成体には、その凹部底面
周囲にパッケージ本体形成体周囲に備えたリード接続端
子形成用のメタライズペースト端子にパッケージ本体形
成体内部を通して連なる配線用の信号線路形成用のメタ
ライズペースト線路を複数本放射状などに備えて、その
メタライズペースト線路下方のパッケージ本体形成体背
面にグランド回路形成用のメタライズペースト回路を広
く層状に備える。それと共に、上記凹部底面のメタライ
ズペースト線路とその直下のパッケージ本体形成体に亙
って上記メタライズペースト回路に連なる空洞状をした
ヴィアホールを設ける。そして、それらパッケージ本体
形成体、メタライズペースト端子、メタライズペースト
線路、メタライズペースト回路を高温で一体焼成して形
成する。
積層してなる、表面に凹部を備えたパッケージ本体形成
体を設ける。パッケージ本体形成体には、その凹部底面
周囲にパッケージ本体形成体周囲に備えたリード接続端
子形成用のメタライズペースト端子にパッケージ本体形
成体内部を通して連なる配線用の信号線路形成用のメタ
ライズペースト線路を複数本放射状などに備えて、その
メタライズペースト線路下方のパッケージ本体形成体背
面にグランド回路形成用のメタライズペースト回路を広
く層状に備える。それと共に、上記凹部底面のメタライ
ズペースト線路とその直下のパッケージ本体形成体に亙
って上記メタライズペースト回路に連なる空洞状をした
ヴィアホールを設ける。そして、それらパッケージ本体
形成体、メタライズペースト端子、メタライズペースト
線路、メタライズペースト回路を高温で一体焼成して形
成する。
次に、同じ第5図および第6図に示したように、パッケ
ージ本体10の上記ヴィアホール70に抵抗体形成用の
抵抗体ペーストを充填したり、またはそのヴィアホール
70内周面に抵抗体形成用の抵抗体ペーストを塗布した
りして焼成し.パツケージ本体10に抵抗体62を充填
したヴィアホール70または内周面に抵抗体62を備え
たヴィアホール70を設ける。この抵抗体ペーストには
、例えばデュポン社製のQP60シリーズ(商品名)を
用いる。
ージ本体10の上記ヴィアホール70に抵抗体形成用の
抵抗体ペーストを充填したり、またはそのヴィアホール
70内周面に抵抗体形成用の抵抗体ペーストを塗布した
りして焼成し.パツケージ本体10に抵抗体62を充填
したヴィアホール70または内周面に抵抗体62を備え
たヴィアホール70を設ける。この抵抗体ペーストには
、例えばデュポン社製のQP60シリーズ(商品名)を
用いる。
ここで、上記ヴィアホール70内周面に抵抗体ペースト
を塗布するには、例えばヴィアホール70に抵抗体ペー
ストを充填した後、ヴィアホール70の一方の開口部か
ら、ヴィアホール70内中央に充填された抵抗体ペース
トを、ヴィアホール70内周囲の抵抗体ペーストを残し
て、ヴィアホール70外部に吸引、排除するようにする
。
を塗布するには、例えばヴィアホール70に抵抗体ペー
ストを充填した後、ヴィアホール70の一方の開口部か
ら、ヴィアホール70内中央に充填された抵抗体ペース
トを、ヴィアホール70内周囲の抵抗体ペーストを残し
て、ヴィアホール70外部に吸引、排除するようにする
。
次に、第6図に破線で示したように、信号線路20内側
の凹部12底面に、放電加工、レーザー加工等により、
上記ヴィアホール70を縦断して、方形状などをしたキ
ャビティ3oを透設する。そして、キャビテイ30内側
面に、第7図または第8図に示したような、一端が信号
線路20端部に接続され、他端がグランド回路40に接
続された、上記抵抗体62の一部からなるほぼ半円柱状
またはほぼ半円筒状をした終端抵抗60を備える。
の凹部12底面に、放電加工、レーザー加工等により、
上記ヴィアホール70を縦断して、方形状などをしたキ
ャビティ3oを透設する。そして、キャビテイ30内側
面に、第7図または第8図に示したような、一端が信号
線路20端部に接続され、他端がグランド回路40に接
続された、上記抵抗体62の一部からなるほぼ半円柱状
またはほぼ半円筒状をした終端抵抗60を備える。
なお、その際には、上記凹部12底面にキャビティ30
を透設しやすくするために、キャビティ3oを透設する
周縁の四隅部等に当たる前述パッケージ本体形成体の凹
部底面部分に、あらかじめ小孔等を透設しておくと良い
。
を透設しやすくするために、キャビティ3oを透設する
周縁の四隅部等に当たる前述パッケージ本体形成体の凹
部底面部分に、あらかじめ小孔等を透設しておくと良い
。
次に、キャビテイ30内側面の少なくとも終端抵抗60
を備えた部分にガラスペーストなどの絶縁体形成用のペ
ーストを塗布して焼成し、第3図または第4図に示した
ように、キャビテイ30内側面の少な(とも終端抵抗6
0を備えた部分(図では、キャビテイ30内側面全体と
している)を絶縁体80で覆う。そして、その絶縁体8
0で、前述のように導体が終端抵抗60表面に付着して
、終端抵抗60の抵抗値が低下するのを防いだり、後述
のように.パツケージ本体10背面に底板50をろう材
を用いて封着した際や.パツケージ周囲に露出する信号
線路20やグランド回路40や底板50等の導体表面に
ボンディング用や防錆用のめっきを施した際に、それら
のろう材やめっきがキャビテイ30内側面に備えられた
終端抵抗60表面に付着して、終端抵抗60の抵抗値が
低下するのを防いだりするようにする。
を備えた部分にガラスペーストなどの絶縁体形成用のペ
ーストを塗布して焼成し、第3図または第4図に示した
ように、キャビテイ30内側面の少な(とも終端抵抗6
0を備えた部分(図では、キャビテイ30内側面全体と
している)を絶縁体80で覆う。そして、その絶縁体8
0で、前述のように導体が終端抵抗60表面に付着して
、終端抵抗60の抵抗値が低下するのを防いだり、後述
のように.パツケージ本体10背面に底板50をろう材
を用いて封着した際や.パツケージ周囲に露出する信号
線路20やグランド回路40や底板50等の導体表面に
ボンディング用や防錆用のめっきを施した際に、それら
のろう材やめっきがキャビテイ30内側面に備えられた
終端抵抗60表面に付着して、終端抵抗60の抵抗値が
低下するのを防いだりするようにする。
次に.パツケージ本体10背面のグランド回路40とパ
ッケージ本体10周囲のリード接続端子24にろう材に
濡れやすいニッケルめっき等のめっきを施して、そのグ
ランド回路40に高熱伝導性の底板50をろう付は等に
より封着し、底板50でキャビテイ30底面を封すると
共に、そのリード接続端子24にリード22をはんだ付
は等により接続する。
ッケージ本体10周囲のリード接続端子24にろう材に
濡れやすいニッケルめっき等のめっきを施して、そのグ
ランド回路40に高熱伝導性の底板50をろう付は等に
より封着し、底板50でキャビテイ30底面を封すると
共に、そのリード接続端子24にリード22をはんだ付
は等により接続する。
その後.パツケージ周囲に露出する信号線路20やグラ
ンド回路40や底板50等の導体表面にボンディング用
や防錆用等のめっきを施す。
ンド回路40や底板50等の導体表面にボンディング用
や防錆用等のめっきを施す。
すると、第1図ないし第4図に示したような第1実施例
の第1のパッケージが得られる。
の第1のパッケージが得られる。
次に、第2の製造方法を用いて形成した場合の好適な実
施例を説明する。
施例を説明する。
第9図および第10図に示したような、所定形状に裁断
した主成分がアルミナ−ホウケイ酸ガラス等の低温焼成
セラミックグリーンシートを複数枚積層してなる、表面
に内側面が垂直状をなす四部120を備えたパッケージ
本体形成体100を設ける。
した主成分がアルミナ−ホウケイ酸ガラス等の低温焼成
セラミックグリーンシートを複数枚積層してなる、表面
に内側面が垂直状をなす四部120を備えたパッケージ
本体形成体100を設ける。
バフケージ本体形成体100には、その凹部120底面
周囲にパッケージ本体形成体100周囲に備えたリード
接続端子形成用の低温焼成メタライズペースト端子24
0にパッケージ本体形成体100内部を通して連なる配
線用の信号線路形成用の低温焼成メタライズペースト線
路200を複数本放射状などに備えて、その凹部120
底面のメタライズペースト線路200下方のパッケージ
本体形成体100背面にグランド回路形成用の低温焼成
メタライズペースト回路400を広く層状に備える。
周囲にパッケージ本体形成体100周囲に備えたリード
接続端子形成用の低温焼成メタライズペースト端子24
0にパッケージ本体形成体100内部を通して連なる配
線用の信号線路形成用の低温焼成メタライズペースト線
路200を複数本放射状などに備えて、その凹部120
底面のメタライズペースト線路200下方のパッケージ
本体形成体100背面にグランド回路形成用の低温焼成
メタライズペースト回路400を広く層状に備える。
次に、第9図に示したように、メタライズペースト線路
200とその直下のパッケージ本体形成体100に亙っ
て上記メタライズペースト回路400に連なるヴィアホ
ール700を設けて、そのヴィアホール700に抵抗体
形成用の低温焼成抵抗体ペースト620を充填したりま
たはそのヴィアホール700内周面に抵抗体形成用の低
温焼成抵抗体ペースト620を塗布したりしてそれら抵
抗体ペースト620を乾燥させる。この抵抗体ペースト
620には、例えば900℃前後の低温で焼成可能な前
述と同じQP60’/リーズを用いる。
200とその直下のパッケージ本体形成体100に亙っ
て上記メタライズペースト回路400に連なるヴィアホ
ール700を設けて、そのヴィアホール700に抵抗体
形成用の低温焼成抵抗体ペースト620を充填したりま
たはそのヴィアホール700内周面に抵抗体形成用の低
温焼成抵抗体ペースト620を塗布したりしてそれら抵
抗体ペースト620を乾燥させる。この抵抗体ペースト
620には、例えば900℃前後の低温で焼成可能な前
述と同じQP60’/リーズを用いる。
次に、第10図に破線で示したように、メタライズペー
スト線路200内側の凹部120底面に、上記ヴィアホ
ール700を縦断して、キャビティ30を透設する。
スト線路200内側の凹部120底面に、上記ヴィアホ
ール700を縦断して、キャビティ30を透設する。
そして、キャビテイ30内側面に、第11図または第1
2図に示したような、一端が信号線路形成用のメタライ
ズペースト線路200端部に接続され、他端がパッケー
ジ本体形成体100背面のグランド回路形成用のメタラ
イズペースト回路400に接続された、はぼ半円柱状ま
たはほぼ半円筒状をした上記抵抗体ペースト620の一
部が備えられたパッケージ本体形成体100を形成する
。
2図に示したような、一端が信号線路形成用のメタライ
ズペースト線路200端部に接続され、他端がパッケー
ジ本体形成体100背面のグランド回路形成用のメタラ
イズペースト回路400に接続された、はぼ半円柱状ま
たはほぼ半円筒状をした上記抵抗体ペースト620の一
部が備えられたパッケージ本体形成体100を形成する
。
その後、それらパッケージ本体形成体100、メタライ
ズペースト端子240、メタライズペースト線路200
、抵抗体ペースト620、メタライズペースト回路40
0を900〜1ooo℃前後の低温で一体焼成する。そ
して、前述第1図および第2図に示したような.パツケ
ージ本体表面の凹部I2底面の信号線路20内側にキャ
ビティ30が透設されて、そのキャビテイ3o内側面に
、一端が信号線路20端部に接続され、他端がパッケー
ジ本体10背面のグランド回路710に接続された、上
記抵抗体ペース)620の一部を焼成してなるほぼ半円
柱状またはほぼ半円筒状をした終端抵抗60が備えられ
たパッケージ本体10を形成する。
ズペースト端子240、メタライズペースト線路200
、抵抗体ペースト620、メタライズペースト回路40
0を900〜1ooo℃前後の低温で一体焼成する。そ
して、前述第1図および第2図に示したような.パツケ
ージ本体表面の凹部I2底面の信号線路20内側にキャ
ビティ30が透設されて、そのキャビテイ3o内側面に
、一端が信号線路20端部に接続され、他端がパッケー
ジ本体10背面のグランド回路710に接続された、上
記抵抗体ペース)620の一部を焼成してなるほぼ半円
柱状またはほぼ半円筒状をした終端抵抗60が備えられ
たパッケージ本体10を形成する。
次に、前述の第1のパッケージの製造方法と同様にして
、キャビテイ30内側面の少なくとも終端抵抗60を備
えた部分に絶縁体形成用のペーストを塗布して焼成し、
第3図と第4図に示したように、キャビテイ30内側面
の少なくとも終端抵抗60を備えた部分(図では、キャ
ビテイ3o内側面全体としている)をその表面にろう材
やめっきや導体が付着するのを防ぐ絶縁体8oで覆う。
、キャビテイ30内側面の少なくとも終端抵抗60を備
えた部分に絶縁体形成用のペーストを塗布して焼成し、
第3図と第4図に示したように、キャビテイ30内側面
の少なくとも終端抵抗60を備えた部分(図では、キャ
ビテイ3o内側面全体としている)をその表面にろう材
やめっきや導体が付着するのを防ぐ絶縁体8oで覆う。
次ニ.パツケージ本体1o背面のグランド回路40とパ
ッケージ本体10周囲のリード接続端子24にろう材に
濡れやすいめっきを施して、そのグランド回路40に、
高熱伝導性の底板50をろう付は等により封着し、底板
50でキャビテイ30底面を封すると共に、そのリード
接続端子24にリード22をはんだ付は等により接続す
る。
ッケージ本体10周囲のリード接続端子24にろう材に
濡れやすいめっきを施して、そのグランド回路40に、
高熱伝導性の底板50をろう付は等により封着し、底板
50でキャビテイ30底面を封すると共に、そのリード
接続端子24にリード22をはんだ付は等により接続す
る。
その後.パツケージ周囲に露出する信号線路20やグラ
ンド回路40や底板50等の導体表面にボンディング用
や防錆用等のめっきを施す。
ンド回路40や底板50等の導体表面にボンディング用
や防錆用等のめっきを施す。
すると、第1図ないし第4図に示したような第1実施例
の第1のパッケージが得られる。
の第1のパッケージが得られる。
なお、この第2の製造方法においては、メタライズペー
スト線路200やメタライズペースト回路400を備え
る前のパッケージ本体形成体100にヴィアホール70
0を設けて、そのヴィアホール700に抵抗体ペースト
620を充填したり、またはそのヴィアホール700内
周面に抵抗体ペースト620を塗布したりした後に.パ
ツケージ本体形成体100表面の凹部120底面にメタ
ライズペースト線路200を上記ヴィアホール700を
跨いで備えたり.パツケージ本体形成体100背面にメ
タライズペースト回路400を上記ヴィアホール700
を跨いで備えたりしても良く、そのようにすれば、第1
3図に示したように、上記抵抗体ペースト620の一部
を焼成してなる終端抵抗60の両端を、信号線路20端
部とメタライズ回路40とにそれぞれ平面的に広く確実
に接合できたり、終端抵抗60端部を信号線路20端部
表面に広く露出させずに、信号線路20端部近くに高周
波素子の電極接続用のワイヤ92等を確実に接続できた
りして良い。また、同様なことは、後述の第2、第3実
施例の第1のパッケージを本発明の第2の製造方法によ
り形成したり、第1、第2実施例の第2、第3のパッケ
ージを本発明の第3、第4の製造方法により形成したり
しようとして、その階段面を構成するセラミックグリー
ンシートに抵抗体ペーストを充填したヴィアホールまた
は内周面に抵抗体を塗布したヴィアホールを設けたりす
る場合にも言える。
スト線路200やメタライズペースト回路400を備え
る前のパッケージ本体形成体100にヴィアホール70
0を設けて、そのヴィアホール700に抵抗体ペースト
620を充填したり、またはそのヴィアホール700内
周面に抵抗体ペースト620を塗布したりした後に.パ
ツケージ本体形成体100表面の凹部120底面にメタ
ライズペースト線路200を上記ヴィアホール700を
跨いで備えたり.パツケージ本体形成体100背面にメ
タライズペースト回路400を上記ヴィアホール700
を跨いで備えたりしても良く、そのようにすれば、第1
3図に示したように、上記抵抗体ペースト620の一部
を焼成してなる終端抵抗60の両端を、信号線路20端
部とメタライズ回路40とにそれぞれ平面的に広く確実
に接合できたり、終端抵抗60端部を信号線路20端部
表面に広く露出させずに、信号線路20端部近くに高周
波素子の電極接続用のワイヤ92等を確実に接続できた
りして良い。また、同様なことは、後述の第2、第3実
施例の第1のパッケージを本発明の第2の製造方法によ
り形成したり、第1、第2実施例の第2、第3のパッケ
ージを本発明の第3、第4の製造方法により形成したり
しようとして、その階段面を構成するセラミックグリー
ンシートに抵抗体ペーストを充填したヴィアホールまた
は内周面に抵抗体を塗布したヴィアホールを設けたりす
る場合にも言える。
第14図と第15図はそれぞれ本発明の第1のパッケー
ジの好適な第2実施例と第3実施例を示し、詳しくはそ
れらの正面断面図を示している。
ジの好適な第2実施例と第3実施例を示し、詳しくはそ
れらの正面断面図を示している。
以下、これらの図中の実施例を説明する。
第14図の第1のパッケージでは、ノテ・7ケ一ジ本体
10のキャビテイ30内側面に備えた終端抵抗60の他
端を.パツケージ本体表面の凹部12底面に備えた信号
線路20下方のパッケージ本体10中途部に備えたタン
グステンメタライズ等からなるグランド回路40に接続
している。
10のキャビテイ30内側面に備えた終端抵抗60の他
端を.パツケージ本体表面の凹部12底面に備えた信号
線路20下方のパッケージ本体10中途部に備えたタン
グステンメタライズ等からなるグランド回路40に接続
している。
他方、第15図の第1のパッケージでは.パツケージ本
体10表面の凹部12内側面を、垂直状でなく、階段状
に形成している。階段面12aと凹部12底面周囲には
.パツケージ本体10周囲のリード接続端子24に連な
る配線用の信号線路20をそれぞれ複数本備えている。
体10表面の凹部12内側面を、垂直状でなく、階段状
に形成している。階段面12aと凹部12底面周囲には
.パツケージ本体10周囲のリード接続端子24に連な
る配線用の信号線路20をそれぞれ複数本備えている。
凹部12底面の信号線路20下方のパッケージ本体10
背面には、グランド回路40を広く層状に備えている。
背面には、グランド回路40を広く層状に備えている。
キャビテイ30内側面には、ヴィアホール70に充填し
た抵抗体62またはヴィアホール70内周面に備えた抵
抗体62を縦断してなる終端抵抗60であって、一端が
凹部12底面の信号線路20端部に接続され、他端が上
記グランド回路40に接続された終端抵抗60を備えて
いる。
た抵抗体62またはヴィアホール70内周面に備えた抵
抗体62を縦断してなる終端抵抗60であって、一端が
凹部12底面の信号線路20端部に接続され、他端が上
記グランド回路40に接続された終端抵抗60を備えて
いる。
その他は、第14図と第15図の第1のパッケージ共、
前述実施例1の第1のパッケージと同様に構成していて
、その使用例並びにその作用も第1実施例の第1のパッ
ケージと同様であり、その同一部材には、同一符号を付
して、その説明を省略する。
前述実施例1の第1のパッケージと同様に構成していて
、その使用例並びにその作用も第1実施例の第1のパッ
ケージと同様であり、その同一部材には、同一符号を付
して、その説明を省略する。
これら第14図と第15図に示した第1のパッケージは
、本発明の第1、第2のパッケージの製造方法により形
成可能である。
、本発明の第1、第2のパッケージの製造方法により形
成可能である。
以下に、それらの製造方法を用いて形成した場合の好適
な実施例を説明する。
な実施例を説明する。
第14図に示した第1のパッケージを本発明の第1の製
造方法により形成するには.パツケージ本体表面の凹部
12底面周囲の信号線路20下方のパッケージ本体10
中途部にグランド回路40を備えると共に、上記信号線
路20端部とその直下のパッケージ本体10に亙って上
記グランド回路40に連なるヴィアホール70を備えた
パッケージ本体10を設けるようにして、前述の第1の
パッケージの製造方法と同様にして形成する。
造方法により形成するには.パツケージ本体表面の凹部
12底面周囲の信号線路20下方のパッケージ本体10
中途部にグランド回路40を備えると共に、上記信号線
路20端部とその直下のパッケージ本体10に亙って上
記グランド回路40に連なるヴィアホール70を備えた
パッケージ本体10を設けるようにして、前述の第1の
パッケージの製造方法と同様にして形成する。
第14図に示した第1のパッケージを本発明の第2の製
造方法により形成するには.パツケージ本体形成体10
0表面の凹部120底面周囲の信号線路形成用のメタラ
イズペースト線路200下方のパッケージ本体形成体1
00中途部にグランド回路形成用のメタライズペースト
回路400を備えると共に、上記メタライズペースト線
路200直下のパッケージ本体形成体100に、そのメ
タライズペースト線路200を上記メタライズペースト
回路400に接続する、抵抗体ペースト620を充填し
たヴィアホール700または内周面に抵抗体ペースト6
20を塗布したヴィアホール700を設けるようにして
、前述の第2のパッケージの製造方法と同様にして形成
する。
造方法により形成するには.パツケージ本体形成体10
0表面の凹部120底面周囲の信号線路形成用のメタラ
イズペースト線路200下方のパッケージ本体形成体1
00中途部にグランド回路形成用のメタライズペースト
回路400を備えると共に、上記メタライズペースト線
路200直下のパッケージ本体形成体100に、そのメ
タライズペースト線路200を上記メタライズペースト
回路400に接続する、抵抗体ペースト620を充填し
たヴィアホール700または内周面に抵抗体ペースト6
20を塗布したヴィアホール700を設けるようにして
、前述の第2のパッケージの製造方法と同様にして形成
する。
他方、第15図に示した第1のパッケージを本発明の第
1の製造方法により形成するには.パツケージ本体10
表面の凹部12内側面を階段状に形成し、その凹部12
内側面の階段面12aと凹部12底面周囲に信号線路2
0をそれぞれ備えて、その信号線路20下方のパフケー
ジ本体10背面にグランド回路40を広く層状に備える
と共に、四部12底面の信号線路20とその直下のパッ
ケージ本体10に亙って上記グランド回路40に連なる
つ゛イアホール70を備えたパッケージ本体10を設け
るようにして、前述の第1のパッケージの製造方法と同
様にして形成する。
1の製造方法により形成するには.パツケージ本体10
表面の凹部12内側面を階段状に形成し、その凹部12
内側面の階段面12aと凹部12底面周囲に信号線路2
0をそれぞれ備えて、その信号線路20下方のパフケー
ジ本体10背面にグランド回路40を広く層状に備える
と共に、四部12底面の信号線路20とその直下のパッ
ケージ本体10に亙って上記グランド回路40に連なる
つ゛イアホール70を備えたパッケージ本体10を設け
るようにして、前述の第1のパッケージの製造方法と同
様にして形成する。
第15図に示した第1のパッケージを本発明の第2の製
造方法により形成するには.パツケージ本体形成体10
0表面の凹部120内側面を階段状に形成し、その凹部
120内側面の階段面12aと凹部120底面周囲に信
号線路形成用のメタライズペースト線路200をそれぞ
れ備えて、そのメタライズペースト線路200下方のパ
ッケージ本体形成体100背面にグランド回路形成用の
メタライズペースト回路400を広(層状に備えると共
に、凹部120底面のメタライズペースト線路200直
下のパッケージ本体形成体lOOに、そのメタライズペ
ースト線路200を上記メタライズペースト回路400
に接続する、抵抗体ペースト620を充填したヴィアホ
ール700または内周面に抵抗体ペースト620を塗布
したヴィアホール700を設けるようにして、前述の第
2のパッケージの製造方法と同様にして形成する。
造方法により形成するには.パツケージ本体形成体10
0表面の凹部120内側面を階段状に形成し、その凹部
120内側面の階段面12aと凹部120底面周囲に信
号線路形成用のメタライズペースト線路200をそれぞ
れ備えて、そのメタライズペースト線路200下方のパ
ッケージ本体形成体100背面にグランド回路形成用の
メタライズペースト回路400を広(層状に備えると共
に、凹部120底面のメタライズペースト線路200直
下のパッケージ本体形成体lOOに、そのメタライズペ
ースト線路200を上記メタライズペースト回路400
に接続する、抵抗体ペースト620を充填したヴィアホ
ール700または内周面に抵抗体ペースト620を塗布
したヴィアホール700を設けるようにして、前述の第
2のパッケージの製造方法と同様にして形成する。
すると、第14図と第15図に示したような第2、第3
実施例の第1のt<・yケージが得られる。
実施例の第1のt<・yケージが得られる。
第16図は本発明の第2の)で・ノケージの好適な第1
実施例を示し、詳しくはその正面断面図を示している。
実施例を示し、詳しくはその正面断面図を示している。
以下、この図中の実施例を説明する。
図のパッケージでは、その凹部12内側面を、垂直状で
なく、階段状に形成している。そして、リード接続端子
24に連なる配線用の信号線路20を、凹部12底面よ
り上方の、凹部12内側面の階段面12aに備えている
。それと共に、その信号線路20下方の凹部12底面周
囲に、ノで・ノケージ本体10内部に連なるグランド回
路40を備えている。
なく、階段状に形成している。そして、リード接続端子
24に連なる配線用の信号線路20を、凹部12底面よ
り上方の、凹部12内側面の階段面12aに備えている
。それと共に、その信号線路20下方の凹部12底面周
囲に、ノで・ノケージ本体10内部に連なるグランド回
路40を備えている。
階段面12a前端面には、抵抗体62を充填したヴィア
ホール70または内周面に抵抗体62を備Lt、ヴィア
ホール70を縦断してなる終端抵抗60であって、その
一端が信号線路20端部に接続され、その他端が凹部1
2底面のグランド回路40に接続された終端抵抗60を
備えている。
ホール70または内周面に抵抗体62を備Lt、ヴィア
ホール70を縦断してなる終端抵抗60であって、その
一端が信号線路20端部に接続され、その他端が凹部1
2底面のグランド回路40に接続された終端抵抗60を
備えている。
その他は、前述第1実施例の第1のパッケージと同様に
構成していて、その使用例並びにその作用も前述第1実
施例の第1のパッケージと同様であり、その同一部材に
は、同一符号を付して、その説明を省略する。
構成していて、その使用例並びにその作用も前述第1実
施例の第1のパッケージと同様であり、その同一部材に
は、同一符号を付して、その説明を省略する。
第17図は本発明の第2のパッケージの好適な第2実施
例を示し、詳しくはその正面断面図を示している。以下
、この図中の実施例を説明する。
例を示し、詳しくはその正面断面図を示している。以下
、この図中の実施例を説明する。
図のパッケージでは、その凹部12内側面を、複数段(
図では、2段)の階段状に形成している。
図では、2段)の階段状に形成している。
そして、その凹部12内側面の上段の階段面12bに、
リード接続端子24に連なる配線用の信号線路20を備
えている。それと共に、その信号線路20を備えた階段
面12bより一段下方の信号線路20下方に当たる階段
面12Cに.パツケージ本体10内部に連なるグランド
回路40を備えている。
リード接続端子24に連なる配線用の信号線路20を備
えている。それと共に、その信号線路20を備えた階段
面12bより一段下方の信号線路20下方に当たる階段
面12Cに.パツケージ本体10内部に連なるグランド
回路40を備えている。
信号線路20を備えた上段の階段面12b前端面には、
抵抗体62を充填したヴィアホール70または内周面に
抵抗体62を備えたつ′イアホール70を縦断してなる
終端抵抗60であって、その一端が信号線路20端部に
接続され、その他端が信号線路20下方の上記グランド
回路40に接続された終端抵抗60を備えている。
抵抗体62を充填したヴィアホール70または内周面に
抵抗体62を備えたつ′イアホール70を縦断してなる
終端抵抗60であって、その一端が信号線路20端部に
接続され、その他端が信号線路20下方の上記グランド
回路40に接続された終端抵抗60を備えている。
その他は、前述の第1実施例の第1のパッケージと同様
に構成していて、その使用例並びにその作用も前述の第
1実施例の第1のパッケージと同様であり、その同一部
材には、同一符号を付して、その説明を省略する。
に構成していて、その使用例並びにその作用も前述の第
1実施例の第1のパッケージと同様であり、その同一部
材には、同一符号を付して、その説明を省略する。
これら第1、第2実施例の第2のパッケージは、本発明
の第3のパッケージの製造方法により形成可能である。
の第3のパッケージの製造方法により形成可能である。
以下に、その第3の製造方法を用いて形成した場合の好
適な実施例を説明する。
適な実施例を説明する。
第18図に示したような、低温焼成セラミックグリーン
シート100a、100b、1oocを複数枚積層して
なる、表面に内側面が1段または複数段の階段状をなす
凹部120を備えたパッケージ本体形成体100を設け
る。
シート100a、100b、1oocを複数枚積層して
なる、表面に内側面が1段または複数段の階段状をなす
凹部120を備えたパッケージ本体形成体100を設け
る。
パッケージ本体形成体100には、その凹部120内側
面の階段面120aまたは120b(図では、120a
としている)にリード接続端子形成用の低温焼成メタラ
イズペースト端子240に連なる配線用の信号線路形成
用の低温焼成メタライズペースト線路200を備えて、
そのメタライズペースト線路200下方の凹部120底
面または上記階段面100bより一段下方の階段面12
0C(図では、凹部120底面としている)に、グラン
ド回路形成用の低温焼成メタライズペースト回路400
を備える。
面の階段面120aまたは120b(図では、120a
としている)にリード接続端子形成用の低温焼成メタラ
イズペースト端子240に連なる配線用の信号線路形成
用の低温焼成メタライズペースト線路200を備えて、
そのメタライズペースト線路200下方の凹部120底
面または上記階段面100bより一段下方の階段面12
0C(図では、凹部120底面としている)に、グラン
ド回路形成用の低温焼成メタライズペースト回路400
を備える。
パッケージ本体形成体100の凹部120底面には、キ
ャビティ30を透設する。
ャビティ30を透設する。
パッケージ本体形成体100の前記メタライズペースト
線路200を備えた階段面120aまたは120bを構
成する低温焼成セラミ・ツクグリーンシート1OObに
は、第19図に示したような、その階段面120aまた
は120bのメタライズペースト線路200直下のセラ
ミックグリーンシート100bにメタライズペースト線
路200を上記メタライズペースト回路400に接続す
る、低温焼成抵抗体ペースト620を充填したヴィアホ
ール700または内周面に低温焼成抵抗体ペースト62
0を塗布したヴィアホール700を設けて乾燥させた後
、そのメタライズペースト線路200内側のセラミック
グリーンシート100b表面に、図中に破線で示したよ
うに、ヴィアホール700を縦断して、凹部120形成
用の透孔122を透設してなる低温焼成セラミックグリ
ーンシート1oobを用いる。
線路200を備えた階段面120aまたは120bを構
成する低温焼成セラミ・ツクグリーンシート1OObに
は、第19図に示したような、その階段面120aまた
は120bのメタライズペースト線路200直下のセラ
ミックグリーンシート100bにメタライズペースト線
路200を上記メタライズペースト回路400に接続す
る、低温焼成抵抗体ペースト620を充填したヴィアホ
ール700または内周面に低温焼成抵抗体ペースト62
0を塗布したヴィアホール700を設けて乾燥させた後
、そのメタライズペースト線路200内側のセラミック
グリーンシート100b表面に、図中に破線で示したよ
うに、ヴィアホール700を縦断して、凹部120形成
用の透孔122を透設してなる低温焼成セラミックグリ
ーンシート1oobを用いる。
そして、それらパッケージ本体形成体100、メタライ
ズペースト端子240、メタライズペースト線路200
、メタライズペースト回路400、抵抗体ペースト62
0を低温で一体焼成し、第16図または第17図に示し
たような、表面に内側面が階段状をなす凹部12が備え
られたパッケージ本体10であって、その凹部12内側
面の階段面12aまたは12bにリード接続端子24に
連なる信号線路20が備えられて、その信号線路2Oが
備えられた階段面12aまたは12b前端面に、一端が
信号線路20端部に接続され、他端が信号線路20下方
のグランド回路40に接続された抵抗体ペースト620
の一部を焼成してなる終端抵抗60が備えられると共に
、凹部12底面にキャビティ30が透設されたパッケー
ジ本体IOを形成する。
ズペースト端子240、メタライズペースト線路200
、メタライズペースト回路400、抵抗体ペースト62
0を低温で一体焼成し、第16図または第17図に示し
たような、表面に内側面が階段状をなす凹部12が備え
られたパッケージ本体10であって、その凹部12内側
面の階段面12aまたは12bにリード接続端子24に
連なる信号線路20が備えられて、その信号線路2Oが
備えられた階段面12aまたは12b前端面に、一端が
信号線路20端部に接続され、他端が信号線路20下方
のグランド回路40に接続された抵抗体ペースト620
の一部を焼成してなる終端抵抗60が備えられると共に
、凹部12底面にキャビティ30が透設されたパッケー
ジ本体IOを形成する。
次に、前述の第1のパッケージの製造方法と同様にして
、終端抵抗60を備えた階段面12aまたは12b前端
面を絶縁体80で覆った後.パツケージ本体10背面に
底板50を封着して、その底板50で前記キャビテイ3
0底面を封じたり、前記リード接続端子24にリード2
2を接続したり等する。
、終端抵抗60を備えた階段面12aまたは12b前端
面を絶縁体80で覆った後.パツケージ本体10背面に
底板50を封着して、その底板50で前記キャビテイ3
0底面を封じたり、前記リード接続端子24にリード2
2を接続したり等する。
すると、第16図と第17図に示したような本発明の第
1、第2実施例の第2のパッケージが得られる。
1、第2実施例の第2のパッケージが得られる。
第20図と第21図はそれぞれ本発明の第3のパッケー
ジの好適な第1、第2実施例を示し、詳しくはそれらの
正面断面図を示している。以下、これらの図中の実施例
を説明する。
ジの好適な第1、第2実施例を示し、詳しくはそれらの
正面断面図を示している。以下、これらの図中の実施例
を説明する。
図のパッケージでは、前述の第1、第2実施例の第2の
パッケージにおけるセラミックからなるパッケージ本体
IOに代えて、それとほぼ同様な、第20図や第21図
に示したような、セラミックからなるパッケージIOA
であって、その凹部12底面に、有底のキャビティ30
を備えたパッケージIOAを用いている。そして、キャ
ビテイ30底面を底板で封する必要をなくしている。
パッケージにおけるセラミックからなるパッケージ本体
IOに代えて、それとほぼ同様な、第20図や第21図
に示したような、セラミックからなるパッケージIOA
であって、その凹部12底面に、有底のキャビティ30
を備えたパッケージIOAを用いている。そして、キャ
ビテイ30底面を底板で封する必要をなくしている。
その他は、前述の第1、第2実施例の第2のパッケージ
と同様に構成していて、その使用例並びに作用も前述の
第1、第2実施例の第2のパッケージと同様であり、そ
の同一部材には、同一符号を付して、その説明を省略す
る。
と同様に構成していて、その使用例並びに作用も前述の
第1、第2実施例の第2のパッケージと同様であり、そ
の同一部材には、同一符号を付して、その説明を省略す
る。
これら第1、第2実施例の第3のパッケージは、本発明
の第4の製造方法により形成可能である。
の第4の製造方法により形成可能である。
以下に、その第4の製造方法により形成した場合の好適
な実施例を説明する。
な実施例を説明する。
前述の第1、第2実施例の第2のパッケージを前述の第
3の製造方法により形成する場合に用いるパッケージ本
体形成体100に代えて、それとほぼ同様な、第22図
に示したような、低温焼成セラミックグリーンシート1
00a、100b。
3の製造方法により形成する場合に用いるパッケージ本
体形成体100に代えて、それとほぼ同様な、第22図
に示したような、低温焼成セラミックグリーンシート1
00a、100b。
100c、1oadを複数枚積層してなるパッケージ形
成体100Aであって、その四部120底面に、有底の
キャビティ30を設けたパッケージ形成体100Aを用
いてパッケージを形成する。
成体100Aであって、その四部120底面に、有底の
キャビティ30を設けたパッケージ形成体100Aを用
いてパッケージを形成する。
その他は、前述の第3のパッケージの製造方法と同様に
して、第22図と第23図に示したように.パツケージ
形成体100Aの低温焼成メタライズペースト線路20
0を備えた階段面120aまたは120bを構成する低
温焼成セラミックグリーンシート100bに、その階段
面1.20 aまたは120bのメタライズペースト線
路200直下のセラミックグリーンシート100bにメ
タライズペースト線路200をその下方のメタライズペ
ースト回路400に接続する、低温焼成抵抗体ペースト
620を充填したヴィアホール700または内周面に低
温焼成抵抗体ペースト620を塗布したつ゛イアホール
700を設けて乾燥させた後、そのメタライズベースト
線路200内側のセラミックグリーンシート! 00b
表面に、第23図中に破線で示したように、ヴィアホー
ル700を縦断して、凹部120形成用の透孔122を
透設してなる低温焼成セラミックグリーンシート100
bを用いる等して.パツケージIOAを形成する。
して、第22図と第23図に示したように.パツケージ
形成体100Aの低温焼成メタライズペースト線路20
0を備えた階段面120aまたは120bを構成する低
温焼成セラミックグリーンシート100bに、その階段
面1.20 aまたは120bのメタライズペースト線
路200直下のセラミックグリーンシート100bにメ
タライズペースト線路200をその下方のメタライズペ
ースト回路400に接続する、低温焼成抵抗体ペースト
620を充填したヴィアホール700または内周面に低
温焼成抵抗体ペースト620を塗布したつ゛イアホール
700を設けて乾燥させた後、そのメタライズベースト
線路200内側のセラミックグリーンシート! 00b
表面に、第23図中に破線で示したように、ヴィアホー
ル700を縦断して、凹部120形成用の透孔122を
透設してなる低温焼成セラミックグリーンシート100
bを用いる等して.パツケージIOAを形成する。
なお、その際には.パツケージIOAのキャビテイ30
底面を底板で封する必要はないことは言うまでもない。
底面を底板で封する必要はないことは言うまでもない。
また、前述の第1、第2、第3実施例の第1のパッケー
ジを本発明の第1、第2の製造方法により形成したり、
前述の第1、第2実施例の第2、第3のパッケージを本
発明の第3、第4の製造方法により形成したりする場合
に、それらパッケージの信号線路20やグランド回路4
0等を金ベーストなどのメタライズペーストを低温焼成
して形成して.パツケージ本体10周囲に露出する信号
線路20やグランド回路40等の導体表面にボンディン
グ用や防錆用のめっきを施す工程を省いたり、底板を5
0をパッケージ本体10背面に備えた上記金ペーストを
焼成してなるグランド回路40に、ろう材を用いずに、
直接に熱圧着により封着したりする場合は、キャビテイ
30内側面または階段面120a、12Oa前端面の少
なくとも終端抵抗60を備えた部分を絶縁体80で覆う
工程を省いても良い。
ジを本発明の第1、第2の製造方法により形成したり、
前述の第1、第2実施例の第2、第3のパッケージを本
発明の第3、第4の製造方法により形成したりする場合
に、それらパッケージの信号線路20やグランド回路4
0等を金ベーストなどのメタライズペーストを低温焼成
して形成して.パツケージ本体10周囲に露出する信号
線路20やグランド回路40等の導体表面にボンディン
グ用や防錆用のめっきを施す工程を省いたり、底板を5
0をパッケージ本体10背面に備えた上記金ペーストを
焼成してなるグランド回路40に、ろう材を用いずに、
直接に熱圧着により封着したりする場合は、キャビテイ
30内側面または階段面120a、12Oa前端面の少
なくとも終端抵抗60を備えた部分を絶縁体80で覆う
工程を省いても良い。
それと共に、第1、第2、第3、第4のパッケージにお
いて、終端抵抗60表面に導体が付着する虞れが無い等
の場合は、そのキャビテイ30内側面または階段面12
0a、120b前端面の少なくとも終端抵抗60を備え
た部分を絶縁体80で覆わずとも良い。
いて、終端抵抗60表面に導体が付着する虞れが無い等
の場合は、そのキャビテイ30内側面または階段面12
0a、120b前端面の少なくとも終端抵抗60を備え
た部分を絶縁体80で覆わずとも良い。
また、本発明は.パツケージ周囲に露出する信号線路2
0やグランド回路40等の端部にリード接続端子24を
備えて、そのリード接続端子24にリード22を接続せ
ずに、それらの信号線路20やグランド回路40等の端
部を、パッケージを搭載した基板上の配線回路(図示せ
ず)や隣接する他のパッケージの信号線路やグランド回
路等の端部(図示せず)に、金リボン等を用いて直接に
接近させて接続したり、基板に備えたコネクタの接触子
(図示せず)に押接させたりして用いる、リードレスタ
イプのパッケージにも利用可能である。
0やグランド回路40等の端部にリード接続端子24を
備えて、そのリード接続端子24にリード22を接続せ
ずに、それらの信号線路20やグランド回路40等の端
部を、パッケージを搭載した基板上の配線回路(図示せ
ず)や隣接する他のパッケージの信号線路やグランド回
路等の端部(図示せず)に、金リボン等を用いて直接に
接近させて接続したり、基板に備えたコネクタの接触子
(図示せず)に押接させたりして用いる、リードレスタ
イプのパッケージにも利用可能である。
「発明の効果;・
以上説明したように、本発明の第1、第2、第3、第4
のパッケージの製造方法によれば.パツケージのキャビ
ティ内側面または凹部内側面の階段面前端面に、一端が
キャビティ周囲の高周波素子の電極接続用の信号線路端
部に接続され、他端がパッケージのグランド回路に接続
された終端抵抗を備えた、高周波素子収容用のパッケー
ジを、セラミックからなるパッケージ本体またはパッケ
ージにメタライズ導体を充填したヴィアホールまたは内
周面にメタライズ導体を備えたヴィアホールを設ける、
従来汎用の技術を用いて、手数を掛けずに容易に形成で
きる。
のパッケージの製造方法によれば.パツケージのキャビ
ティ内側面または凹部内側面の階段面前端面に、一端が
キャビティ周囲の高周波素子の電極接続用の信号線路端
部に接続され、他端がパッケージのグランド回路に接続
された終端抵抗を備えた、高周波素子収容用のパッケー
ジを、セラミックからなるパッケージ本体またはパッケ
ージにメタライズ導体を充填したヴィアホールまたは内
周面にメタライズ導体を備えたヴィアホールを設ける、
従来汎用の技術を用いて、手数を掛けずに容易に形成で
きる。
また、本発明の第1、第2、第3のパッケージによれば
、そのパッケージのキャビティ内側11ffiまたは凹
部内側面の階段面前端面に備えた終端抵抗を通して、キ
ャビティ周囲の高周波素子の電極接続用の信号線路端部
で反射する高周波信号の反射信号を、信号線路を戻さず
に、信号線路端部から直ちにパッケージのグランド回路
に排除でき、信号線路端部て反射する反射信号の一部が
、信号線路を戻って、信号線路中途部に接続されたワイ
ヤ等を通して、キャビティ内に収容した高周波素子の電
極に混入することを確実に防止可能となる。
、そのパッケージのキャビティ内側11ffiまたは凹
部内側面の階段面前端面に備えた終端抵抗を通して、キ
ャビティ周囲の高周波素子の電極接続用の信号線路端部
で反射する高周波信号の反射信号を、信号線路を戻さず
に、信号線路端部から直ちにパッケージのグランド回路
に排除でき、信号線路端部て反射する反射信号の一部が
、信号線路を戻って、信号線路中途部に接続されたワイ
ヤ等を通して、キャビティ内に収容した高周波素子の電
極に混入することを確実に防止可能となる。
第1図は本発明の第1の高周波素子用パッケージの第1
実施例を示す正面断面図、第2図は第1図のパッケージ
の平面図、第3図と第4図はそれぞれ第1図のパッケー
ジの終端抵抗周辺の拡大斜視図、第5図と第6図と第7
図と第8図はそれぞれ本発明の第1の高周波素子用パッ
ケージの製造方法の途中工程を示す正面断面図とその正
面図とそのつ゛イアホール周辺の拡大斜視図、第9図と
第10図と第11図と第12図はそれぞれ本発明の第2
の高周波素子用パッケージの製造方法の途中工程を示す
正面断面図とその平面図とそのヴィアホール周辺の拡大
斜視図、第13図は本発明の第2の高周波素子用パツケ
ージの他の製造方法により形成した高周波素子用パッケ
ージの終端抵抗周辺の拡大斜視図、第14図と第15図
はそれぞれ本発明の第1の高周波素子用パッケージの第
2実施例と第3実施例を示す正面断面図、第16図と第
17図はそれぞれ本発明の第2の高周波素子用パッケー
ジの第1実施例と第2実施例を示す正面断面図、第18
図と第19図はそれぞれ本発明の第1実施例の第2の高
周波素子用パッケージの製造方法を示すパッケージ本体
形成体の正面断面図とそのパッケージ本体形成体の階段
面を構成するセラミックグリーンシートの平面図、第2
0図と第21図はそれぞれ本発明の第3の高周波素子用
パッケージの第1実施例と第2実施例を示す正面断面図
、第22図と第23図はそれぞれ本発明の第1実施例の
第3の高周波素子用パッケージの製造方法を示すパッケ
ージ形成体の正面断面図とそのパッケージ形成体の階段
面を構成するセラミックグリーンシートの平面図である
。 10 ・パッケージ本体、10A・・・パッケージ、1
00a、100b・セラミノクグリーンン−1・、10
0C,100d・・・セラミックグリーンシート、12
.120・・・凹部、122・・透孔、+20a、12
0b、120C−=階段面、20・・・信号線路、24
・リード接続端子、30・・・キャビティ、40・・
・グランド回路、50・・・底板、60・・終端抵抗、
62・・・抵抗体、70・・ヴィアホール、80・・・
絶縁体、100−・・パッケージ本体形成体、 100A・・・パッケージ形成体、 200・・・メタライズペースト線路、240・・・メ
タライズペースト端子、620・・・抵抗体ペースト、 700・・・ヴィアホール、 400・・・メタライズペースト回路。 特許出願人 新光電気工業株式会社
実施例を示す正面断面図、第2図は第1図のパッケージ
の平面図、第3図と第4図はそれぞれ第1図のパッケー
ジの終端抵抗周辺の拡大斜視図、第5図と第6図と第7
図と第8図はそれぞれ本発明の第1の高周波素子用パッ
ケージの製造方法の途中工程を示す正面断面図とその正
面図とそのつ゛イアホール周辺の拡大斜視図、第9図と
第10図と第11図と第12図はそれぞれ本発明の第2
の高周波素子用パッケージの製造方法の途中工程を示す
正面断面図とその平面図とそのヴィアホール周辺の拡大
斜視図、第13図は本発明の第2の高周波素子用パツケ
ージの他の製造方法により形成した高周波素子用パッケ
ージの終端抵抗周辺の拡大斜視図、第14図と第15図
はそれぞれ本発明の第1の高周波素子用パッケージの第
2実施例と第3実施例を示す正面断面図、第16図と第
17図はそれぞれ本発明の第2の高周波素子用パッケー
ジの第1実施例と第2実施例を示す正面断面図、第18
図と第19図はそれぞれ本発明の第1実施例の第2の高
周波素子用パッケージの製造方法を示すパッケージ本体
形成体の正面断面図とそのパッケージ本体形成体の階段
面を構成するセラミックグリーンシートの平面図、第2
0図と第21図はそれぞれ本発明の第3の高周波素子用
パッケージの第1実施例と第2実施例を示す正面断面図
、第22図と第23図はそれぞれ本発明の第1実施例の
第3の高周波素子用パッケージの製造方法を示すパッケ
ージ形成体の正面断面図とそのパッケージ形成体の階段
面を構成するセラミックグリーンシートの平面図である
。 10 ・パッケージ本体、10A・・・パッケージ、1
00a、100b・セラミノクグリーンン−1・、10
0C,100d・・・セラミックグリーンシート、12
.120・・・凹部、122・・透孔、+20a、12
0b、120C−=階段面、20・・・信号線路、24
・リード接続端子、30・・・キャビティ、40・・
・グランド回路、50・・・底板、60・・終端抵抗、
62・・・抵抗体、70・・ヴィアホール、80・・・
絶縁体、100−・・パッケージ本体形成体、 100A・・・パッケージ形成体、 200・・・メタライズペースト線路、240・・・メ
タライズペースト端子、620・・・抵抗体ペースト、 700・・・ヴィアホール、 400・・・メタライズペースト回路。 特許出願人 新光電気工業株式会社
Claims (10)
- 1.セラミックグリーンシートを複数枚積層して一体焼
成してなる表面に凹部を備えたパッケージ本体であって
、その凹部底面周囲に配線用の信号線路を備えて、その
信号線路下方のパッケージ本体にグランド回路を備える
と共に、前記信号線路とその直下のパッケージ本体に亙
って前記グランド回路に連なるヴィアホールを備えたパ
ッケージ本体を設け、そのパッケージ本体の前記ヴィア
ホールに抵抗体ペーストを充填したりまたはそのヴィア
ホール内周面に抵抗体ペーストを塗布したりして焼成し
て、パッケージ本体に抵抗体を充填したヴィアホールま
たは内周面に抵抗体を備えたヴィアホールを設けた後、
前記信号線路内側の凹部底面に、前記ヴィアホールを縦
断して、キャビティを透設して、キャビティ内側面に、
一端が前記信号線路端部に接続され、他端が前記グラン
ド回路に接続された、前記抵抗体の一部からなる終端抵
抗を備え、その後、パッケージ本体背面に底板を封着し
て、その底板で前記キャビティ底面を封ずることを特徴
とする高周波素子用パッケージの製造方法。 - 2.低温焼成セラミックグリーンシートを複数枚積層し
てなる表面に凹部を備えたパッケージ本体形成体であっ
て、その凹部底面周囲に配線用の信号線路形成用の低温
焼成メタライズペースト線路を備えて、そのメタライズ
ペースト線路下方のパッケージ本体形成体にグランド回
路形成用の低温焼成メタライズペースト回路を備えると
共に、前記メタライズペースト線路直下のパッケージ本
体形成体に、そのメタライズペースト線路を前記メタラ
イズペースト回路に接続する、低温焼成抵抗体ペースト
を充填したヴィアホールまたは内周面に低温焼成抵抗体
ペーストを塗布したヴィアホールを設けて乾燥させたパ
ッケージ本体形成体を設けた後、前記メタライズペース
ト線路内側の凹部底面に、前記ヴィアホールを縦断して
、キャビティを透設して、それらパッケージ本体形成体
、メタライズペースト線路、メタライズペースト回路、
抵抗体ペーストを低温で一体焼成し、表面に凹部が備え
られたパッケージ本体であって、その凹部底面周囲に信
号線路が備えられて、その信号線路内側の凹部底面に透
設されたキャビティ内側面に、一端が信号線路端部に接
続され、他端が前記グランド回路に接続された前記抵抗
体ペーストの一部を焼成してなる終端抵抗が備えられた
パッケージ本体を形成し、その後、そのパッケージ本体
背面に底板を封着して、その底板で前記キャビティ底面
を封ずることを特徴とする高周波素子用パッケージの製
造方法。 - 3.低温焼成セラミックグリーンシートを複数枚積層し
てなる、表面に内側面が階段状をなす凹部を備えたパッ
ケージ本体形成体であって、その凹部内側面の階段面に
配線用の信号線路形成用の低温焼成メタライズペースト
線路を備えて、そのメタライズペースト線路下方のパッ
ケージ本体形成体にグランド回路形成用の低温焼成メタ
ライズペースト回路を備えると共に、前記凹部底面にキ
ャビティを透設したパッケージ本体形成体であり、かつ
、前記メタライズペースト線路を備えた階段面を構成す
る低温焼成セラミックグリーンシートに、そのメタライ
ズペースト線路直下のセラミックグリーンシートにメタ
ライズペースト線路を前記メタライズペースト回路に接
続する、低温焼成抵抗体ペーストを充填したヴィアホー
ルまたは内周面に低温焼成抵抗体ペーストを塗布したヴ
ィアホールを設けて乾燥させた後、そのメタライズペー
スト線路内側のセラミックグリーンシート表面に、前記
ヴィアホールを縦断して、前記凹部形成用の透孔を透設
してなる低温焼成セラミックグリーンシートを用いたパ
ッケージ本体形成体を設けて、それらパッケージ本体形
成体、メタライズペースト線路、メタライズペースト回
路、抵抗体ペーストを低温で一体焼成し、表面に内側面
が階段状をなす凹部が備えられたパッケージ本体であっ
て、その凹部内側面の階段面に配線用の信号線路が備え
られて、その信号線路が備えられた階段面前端面に、一
端が信号線路端部に接続され、他端が信号線路下方の前
記グランド回路に接続された前記抵抗体ペーストの一部
を焼成してなる終端抵抗が備えられると共に、前記凹部
底面にキャビティが透設されたパッケージ本体を形成し
、その後、そのパッケージ本体背面に底板を封着して、
その底板で前記キャビティ底面を封ずることを特徴とす
る高周波素子用パッケージの製造方法。 - 4.パツケージ本体背面に底板を封着したり、パッケー
ジ周囲に露出する信号線路やグランド回路や底板等の導
体表面にボンディング用や防錆用のめっきを施したりす
る前に、パッケージ本体のキャビティ内側面または階段
面前端面の少なくとも終端抵抗を備えた部分に絶縁体形
成用のペーストを塗布して焼成し、前記キャビティ内側
面または階段面前端面の少なくとも終端抵抗を備えた部
分を絶縁体で覆うようにする請求項1、2または3記載
の高周波素子用パッケージの製造方法。 - 5.低温焼成セラミックグリーンシートを複数枚積層し
てなる、表面に内側面が階段状をなす凹部を備えたパッ
ケージ形成体であって、その凹部内側面の階段面に配線
用の信号線路形成用の低温焼成メタライズペースト線路
を備えて、そのメタライズペースト線路下方のパツケー
ジ形成体にグランド回路形成用の低温焼成メタライズペ
ースト回路を備えると共に、前記凹部底面に有底のキャ
ビティを設けたパッケージ形成体であり、かつ、前記メ
タライズペースト線路を備えた階段面を構成する低温焼
成セラミックグリーンシートに、そのメタライズペース
ト線路直下のセラミツクグリーンシートにメタライズペ
ースト線路を前記メタライズペースト回路に接続する、
低温焼成抵抗体ペーストを充填したヴィアホールまたは
内周面に低温焼成抵抗体ペーストを塗布したヴィアホー
ルを設けて乾燥させた後、そのメタライズペースト線路
内側のセラミツクグリーンシート表面に、前記ヴィアホ
ールを縦断して、前記凹部形成用の透孔を透設してなる
低温焼成セラミックグリーンシートを用いたパッケージ
形成体を設けて、それらパッケージ形成体、メタライズ
ペースト線路、メタライズペースト回路、抵抗体ペース
トを低温で一体焼成し、表面に内側面が階段状をなす凹
部が備えられたパッケージであって、その凹部内側面の
階段面に信号線路が備えられて、その信号線路が備えら
れた階段面前端面に、一端が信号線路端部に接続され、
他端が信号線路下方の前記グランド回路に接続された前
記抵抗体ペーストの一部を焼成してなる終端抵抗が備え
られると共に、前記凹部底面に有底のキャビティが設け
られたパッケージを形成することを特徴とする高周波素
子用パッケージの製造方法。 - 6.パッケージ周囲に露出する信号線路やグランド回路
等の導体表面にボンディング用や防錆用のめっきを施す
前に、パッケージの階段面前端面の少なくとも終端抵抗
を備えた部分に絶縁体形成用のペーストを塗布して焼成
し、前記階段面前端面の少なくとも終端抵抗を備えた部
分を絶縁体で覆うようにする請求項5記載の高周波素子
用パッケージの製造方法。 - 7.表面に凹部を備えたセラミックからなるパッケージ
本体であって、その凹部底面周囲に配線用の信号線路を
備えて、その信号線路下方のパッケージ本体にグランド
回路を備えると共に、前記信号線路内側の凹部底面にキ
ャビティを透設したパッケージ本体を設けて、そのパツ
ケージ本体背面に底板を封着して、その底板で前記キャ
ビティ底面を封じたパッケージにおいて、前記キャビテ
ィ内側面に、ヴィアホールに充填した抵抗体またはヴィ
アホール内周面に備えた抵抗体を縦断してなる終端抵抗
であって、その一端が前記信号線路端部に接続され、そ
の他端が信号線路下方の前記グランド回路に接続された
終端抵抗を備えたことを特徴とする高周波素子用パッケ
ージ。 - 8.表面に内側面が階段状をなす凹部を備えたセラミッ
クからなるパッケージ本体であって、その凹部内側面の
階段面に配線用の信号線路を備えて、その信号線路下方
のパッケージ本体にグランド回路を備えると共に、前記
凹部底面にキャビティを透設したパッケージ本体を設け
て、そのパッケージ本体背面に底板を封着して、その底
板で前記キャビティ底面を封じたパッケージにおいて、
前記階段面前端面に、ヴィアホールに充填した抵抗体ま
たはヴィアホール内周面に備えた抵抗体を縦断してなる
終端抵抗であって、その一端が前記信号線路端部に接続
され、その他端が信号線路下方の前記グランド回路に接
続された終端抵抗を備えたことを特徴とする高周波素子
用パッケージ。 - 9.表面に内側面が階段状をなす凹部を備えたセラミッ
クからなるパッケージであって、その凹部内側面の階段
面に配線用の信号線路を備えて、その信号線路下方のパ
ッケージにグランド回路を備えると共に、前記凹部底面
に有底のキャビティを設けたパッケージにおいて、前記
階段面前端面に、ヴィアホールに充填した抵抗体または
ヴィアホール内周面に備えた抵抗体を縦断してなる終端
抵抗であって、その一端が前記信号線路端部に接続され
、その他端が信号線路下方の前記グランド回路に接続さ
れた終端抵抗を備えたことを特徴とする高周波素子用パ
ッケージ。 - 10.キャビティ内側面または階段面前端面の少なくと
も終端抵抗を備えた部分を、絶縁体で覆った請求項7、
8または9記載の高周波素子用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313428A JPH04188652A (ja) | 1990-11-19 | 1990-11-19 | 高周波素子用パッケージの製造方法と高周波素子用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2313428A JPH04188652A (ja) | 1990-11-19 | 1990-11-19 | 高周波素子用パッケージの製造方法と高周波素子用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188652A true JPH04188652A (ja) | 1992-07-07 |
Family
ID=18041182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2313428A Pending JPH04188652A (ja) | 1990-11-19 | 1990-11-19 | 高周波素子用パッケージの製造方法と高周波素子用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188652A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003007883A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| CN108046833A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市卓力能电子有限公司 | 一种具有多孔发热膜结构的陶瓷加热体的制备工艺 |
| JP2023006531A (ja) * | 2021-06-30 | 2023-01-18 | 住友電気工業株式会社 | 半導体装置およびパッケージ |
| US12562548B2 (en) | 2020-10-20 | 2026-02-24 | Mitsubishi Electric Corporation | Optical semiconductor device |
-
1990
- 1990-11-19 JP JP2313428A patent/JPH04188652A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003007883A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| CN108046833A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市卓力能电子有限公司 | 一种具有多孔发热膜结构的陶瓷加热体的制备工艺 |
| CN108046833B (zh) * | 2017-12-21 | 2020-06-30 | 深圳市卓力能电子有限公司 | 一种具有多孔发热膜结构的陶瓷加热体的制备工艺 |
| US12562548B2 (en) | 2020-10-20 | 2026-02-24 | Mitsubishi Electric Corporation | Optical semiconductor device |
| JP2023006531A (ja) * | 2021-06-30 | 2023-01-18 | 住友電気工業株式会社 | 半導体装置およびパッケージ |
| US12438057B2 (en) | 2021-06-30 | 2025-10-07 | Sumitomo Electric Industries, Ltd. | Semiconductor device and package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| CN106463476B (zh) | 布线基板、电子装置以及电子模块 | |
| JP3991658B2 (ja) | 電子部品および集合電子部品ならびに電子部品の製造方法 | |
| JP2532230B2 (ja) | 高周波用回路素子密封パッケ―ジとその製造方法 | |
| US6680528B2 (en) | Electronic component and electronic equipment using the same | |
| JP3601462B2 (ja) | 電子部品のパッケージ構造 | |
| JP6818609B2 (ja) | 配線基体および撮像装置 | |
| JP4355097B2 (ja) | 配線基板の製造方法 | |
| US20060236533A1 (en) | Bonding arrangement and method for LTCC circuitry | |
| JP3340610B2 (ja) | 電子部品用パッケージ本体及びその製造方法 | |
| JP2669072B2 (ja) | 集積回路パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3126503B2 (ja) | 半導体装置 | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JPS58105546A (ja) | 半導体パツケ−ジング方法 | |
| JP2003283067A (ja) | 多数個取り配線基板 | |
| JP3847220B2 (ja) | 配線基板 | |
| JP2575749B2 (ja) | 半導体装置におけるリードの製造方法 | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2541762Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3457748B2 (ja) | 配線基板 | |
| JP3631664B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH0669371A (ja) | Pgaパッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ |