JPH10303227A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH10303227A
JPH10303227A JP10051184A JP5118498A JPH10303227A JP H10303227 A JPH10303227 A JP H10303227A JP 10051184 A JP10051184 A JP 10051184A JP 5118498 A JP5118498 A JP 5118498A JP H10303227 A JPH10303227 A JP H10303227A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor chip
inner lead
forming
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10051184A
Other languages
English (en)
Other versions
JP3699271B2 (ja
Inventor
Sung-Young Han
聖英 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of JPH10303227A publication Critical patent/JPH10303227A/ja
Application granted granted Critical
Publication of JP3699271B2 publication Critical patent/JP3699271B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/011—Apparatus therefor
    • H10W72/0113—Apparatus for manufacturing die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤーの代りに導電層により半導体チッ
プとリードとを連結させる半導体パッケージ及びその製
造方法を提供する。 【解決手段】 内部リードに対して半導体チップが絶
縁されるように支持される段階と、半導体チップの連結
端子のボンディングパッドと内部リードの端部の一部を
露出した開口部を除いて絶縁層を半導体チップ及び内部
リードの上面に形成させる段階と、ボンディングパッド
と内部リードとの端部の一部が相互に電気的接続される
ように開口部に導電層を形成させる段階とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
係り、特にワイヤーの代りに導電層により半導体チップ
とリードとを連結させる半導体パッケージ及びその製造
方法に関する。
【０００２】
【従来の技術】半導体パッケージにおいて、半導体チッ
プはリードフレームにより支持され、前記リードフレー
ムのリードが前記半導体チップと外部回路とを電気的に
連結する。
【０００３】一般の半導体パッケージを示した図１を参
照すれば、パッド１１上に記憶素子の半導体チップ１２
が搭載され、前記半導体チップ１２の周りにはリードフ
レームのインナリード１４が両面絶縁テープのような接
着材１３によりパッド１１に付着される。そして、前記
半導体チップ１２とインナリード１４とがワイヤー１５
によりボンディングされた後、成形材１６により封止さ
れる。
【０００４】一方、半導体チップが小型化されることに
より、ワイヤーボンディング法により小型半導体チップ
とリードとを連結させることが難しくなった。即ち、半
導体チップの小型化に対応するために前記インナリード
の間隔(以下、ピッチと称する）が相対的に小さくな
る。従って、微細ピッチを有するインナリードに対して
ワイヤーを精密にボンディングさせることは易くない。
実際に、ワイヤーボンディング法はインナリード間のピ
ッチが０．２ｍｍ以下の場合には適用しにくいため、半
導体パッケージの信頼性が確保できない。
【０００５】
【発明が解決しようとする課題】本発明の目的は半導体
チップとインナリードとをワイヤーの代りに導電層を塗
布して連結させることにより、微細ピッチを有するイン
ナリードに対しても適用しうる半導体パッケージ製造方
法及びこれにより製造された半導体パッケージを提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明の半導体パッケー
ジの製造方法は、（ａ）インナリードに対して半導体チ
ップが絶縁されるように支持される段階と、（ｂ）前記
半導体チップの連結端子のボンディングパッドと前記イ
ンナリードの端部の一部を露出させた開口部を除いて絶
縁層を前記半導体チップ及びインナリードの上面に形成
させる段階と、（ｃ）前記ボンディングパッドとインナ
リードとの端部の一部が相互に電気的接続されるように
前記開口部に導電層を形成させる段階とを含む。
【０００７】ここで、前記段階（ｂ）は前記ボンディン
グパッドを除いた前記半導体チップの上面に１次絶縁層
を形成させる段階と、前記１次絶縁層の上面及び前記イ
ンナリードの端部の一部を除いた上面の所定部に２次絶
縁層を形成させる段階とを含む。
【０００８】また、前記２次絶縁層は少なくとも２層よ
りなることが望ましい。
【０００９】また、前記１次絶縁層の上面は前記インナ
リードの上面と同一な高さで形成される。
【００１０】本発明の他の側面によれば、インナリード
と、前記インナリードに対して相互絶縁されるように支
持され、連結端子のボンディングパッドを有する半導体
チップと、前記インナリードの所定部と前記ボンディン
グパッドを除いた部分に塗布された絶縁層と、前記イン
ナリードの一部と前記ボンディングパッドとを相互に電
気的接続させるように形成された導電層とを含む半導体
パッケージが提供される。
【００１１】
【発明の実施の形態】本発明によれば、半導体チップと
インナリードとは導電層により相互に電気的接続され
る。
【００１２】以下、図２乃至図８に基づき本発明の一実
施例による半導体パッケージの製造方法を説明する。
【００１３】図２に示されるように、半導体チップ３２
の電気的連結端子のボンディングパッド３２ａのある面
の縁部にリードフレームのインナリード３４を接着す
る。前記インナリード３４は両面絶縁テープ３３のよう
な絶縁接着材により接着されることが望ましい。
【００１４】次いで、前記半導体チップ３２のボンディ
ングパッド３２ａがある部分を除いた上面には図3に示
されたように、１次絶縁層３５が形成される。従って、
ボンディングパッド３２ａは開口部３８を通して露出さ
れる。前記１次絶縁層３５はその上面が前記インナリー
ド３４の上面と同一な高さとなるように形成されること
が望ましい。
【００１５】前記１次絶縁層３５はポリアミド系物質よ
りなることが望ましい。また、前記１次絶縁層３５は絶
縁物質を繰り返し塗布して所定のパターンを形成する塗
布法(dispensing）等によって形成されうる。代案とし
て、所定のパターンよりなる絶縁テープを付着すること
によって絶縁層を形成させうる。
【００１６】次いで、図４に示されるように、前記１次
絶縁層３５の上面、及びインナリード３４の端部の上面
の一部３４ａを除いた所定領域の上面に２次絶縁層３６
が形成される。従って、半導体チップ３２のボンディン
グパッド３２ａは相変らず開口部３８を通して露出され
た状態であり、前記インナリード３４の端部の上面の一
部３４ａも露出されている。前記２次絶縁層３６の材質
と形成方法は１次絶縁層３５のそれと同一である。
【００１７】前記１次及び２次絶縁層３５、３６が別に
形成されるのは膜の形成工程上の便宜のためである。
【００１８】次いで、図５に示されるように、前記２次
絶縁層３６の上面には３次絶縁層３７が形成される。こ
の３次絶縁層３７の形成により開口部３８はさらに深く
なる。３次絶縁層３７の材質と形成方法は前記絶縁層３
５、３６のそれと同一である。
【００１９】前記１次、２次、３次絶縁層３５、３６、
３７の形成が完了すると、図６に示されるように、開口
部３８に導電性メッキ液を注入して導電層３９を形成さ
せる。前記導電層３９は露出されたインナリード３４の
上面の一部３４ａ（図４参照）及び半導体チップ３２の
ボンディングパッド３２ａを覆い、３次絶縁層３７の上
面まで覆うように形成される。
【００２０】次いで、図７に示されるように、３次絶縁
層３７とその上面に塗布された導電層３９の一部を除去
する。これは３次絶縁層３７の上面に塗布された導電層
が不要な部分まで拡大されて隣接するリードに短絡を発
生させることを防止するためである。
【００２１】従って、前記導電層３９はインナリード３
４とボンディングパッド３２ａとを電気的に接続させた
状態となる。
【００２２】最後に、図８に示されるように、１次及び
２次絶縁層３５、３６の形成された半導体チップ３２と
インナリード３４とは成形材３１により成形されること
によりパッケージが完成する。この時、インナリード３
４の他端は外部に突出されるように接続される。
【００２３】本実施例によれば、半導体チップ３２とイ
ンナリード３４は従来のワイヤーの代りに導電層３９に
より相互に電気的接続される。
【００２４】本発明は多様な形の半導体パッケージに適
用しうる。例えば、図９に示された半導体パッケージの
製造においては、半導体チップ３２０がパッド３２２に
付着されて支持される。即ち、この場合、インナリード
３４０は、前述した実施例のように半導体チップ３２０
に直接付着されるのでなく、絶縁接着材３３０によりパ
ッド３２２の縁部に付着される。
【００２５】以降、半導体チップ３２０のボンディング
パッド３２１とインナリード３４０とを導電層３９０で
連結する工程は前述した実施例と同様であり、最終的に
完成された半導体パッケージが図１０に図示されてい
る。
【００２６】
【発明の効果】本発明によれば、前記半導体チップとイ
ンナリードとを導電層を塗布して連結させるので、従来
の機械的なワイヤーボンディング方法に比べて精度が向
上される。従って、微細ピッチを有するインナリードの
接続が具現でき、結果的に半導体パッケージの信頼性を
高めうる。
【図面の簡単な説明】
【図１】従来の半導体パッケージの構造を概略的に示し
た断面図である。
【図２】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図３】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図４】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図５】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図６】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図７】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図８】本発明の一実施例による半導体パッケージの製
造方法を説明するための図面である。
【図９】本発明の他の実施例による半導体パッケージの
製造方法を説明するための図面である。
【図１０】本発明の他の実施例による半導体パッケージ
の製造方法を説明するための図面である。
【符号の説明】
１１ パッド １２ 半導体チップ １３ 接着材 １４ インナリード １５ ワイヤー １６ 成形材 ３１ 成形材 ３２ 半導体チップ ３２ａ ボンディングパッド ３３ 絶縁接着材 ３４ インナリード ３４ａ 上面の一部 ３５ １次絶縁層 ３６ ２次絶縁層 ３７ ３次絶縁層 ３８ 開口部 ３９ 導電層 ２１０ 成形材 ３２０ 半導体チップ ３２１ ボンディングパッド ３２２ パッド ３３０ 絶縁接着材 ３４０ インナリード ３５０ １次絶縁層 ３６０ ２次絶縁層 ３９０ 導電層

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）インナリードに対して半導体チ
    ップが絶縁されるように支持される段階と、 （ｂ）前記半導体チップの連結端子のボンディングパッ
    ドと前記インナリードの端部の一部を露出した開口部を
    除いて絶縁層を前記半導体チップ及びインナリードの上
    面に形成させる段階と、 （ｃ）前記ボンディングパッドとインナリードとの端部
    の一部が相互に電気的接続されるように前記開口部に導
    電層を形成させる段階とを含む半導体パッケージの製造
    方法。
  2. 【請求項２】 前記段階（ａ）は絶縁接着材により前
    記半導体チップの縁部に前記インナリードを付着させる
    段階を含むことを特徴とする請求項１に記載の半導体パ
    ッケージの製造方法。
  3. 【請求項３】 前記段階（ａ）は絶縁接着材により前
    記半導体チップが付着したパッドの縁部に前記インナリ
    ードを付着させる段階を含むことを特徴とする請求項１
    に記載の半導体パッケージの製造方法。
  4. 【請求項４】 前記段階（ｂ）は、前記ボンディング
    パッドを除いた前記半導体チップの上面に１次絶縁層を
    形成させる段階と、 前記１次絶縁層の上面及び前記インナリードの端部の一
    部を除いた上面の所定部に２次絶縁層を形成させる段階
    とを含むことを特徴とする請求項１に記載の半導体パッ
    ケージの製造方法。
  5. 【請求項５】 前記２次絶縁層は少なくとも２層より
    なることを特徴とする請求項４に記載の半導体パッケー
    ジの製造方法。
  6. 【請求項６】 前記１次絶縁層の上面は前記インナリ
    ードの上面と同一な高さで形成されることを特徴とする
    請求項４に記載の半導体パッケージの製造方法。
  7. 【請求項７】 前記段階（ｃ）は前記導電層の一部と
    前記絶縁層の一部とを除去する段階をさらに含むことを
    特徴とする請求項１に記載の半導体パッケージの製造方
    法。
  8. 【請求項８】 インナリードと、 前記インナリードに対して相互絶縁されるように支持さ
    れ、連結端子のボンディングパッドを有する半導体チッ
    プと、 前記インナリードの所定部と前記ボンディングパッドを
    除いた部分に塗布された絶縁層と、 前記インナリードの所定部と前記ボンディングパッドと
    を相互に電気的接続させるように形成された導電層とを
    含む半導体パッケージ。
  9. 【請求項９】 前記絶縁層は複数層で構成されたこと
    を特徴とする請求項８に記載の半導体パッケージ。
JP05118498A 1997-04-28 1998-03-04 半導体パッケージ及びその製造方法 Expired - Fee Related JP3699271B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997-15872 1997-04-28
KR1019970015872A KR100243376B1 (ko) 1997-04-28 1997-04-28 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH10303227A true JPH10303227A (ja) 1998-11-13
JP3699271B2 JP3699271B2 (ja) 2005-09-28

Family

ID=19504095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05118498A Expired - Fee Related JP3699271B2 (ja) 1997-04-28 1998-03-04 半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US6310389B1 (ja)
JP (1) JP3699271B2 (ja)
KR (1) KR100243376B1 (ja)
CN (1) CN1131556C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446229C (zh) * 2004-06-10 2008-12-24 三洋电机株式会社 半导体装置及其制造方法
EP1659627A1 (en) * 2004-11-23 2006-05-24 Optimum Care International Tech. Inc. chip scale package
US20100025848A1 (en) * 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
JP5475541B2 (ja) 2010-05-07 2014-04-16 日本バイリーン株式会社 帯電フィルタ及びマスク

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310956A (ja) * 1989-05-26 1990-12-26 Hitachi Ltd 高密度実装半導体パツケージ
US5523137A (en) * 1991-07-24 1996-06-04 Tomoegawa Paper Co., Ltd. Adhesive paper for tape automated bonding
KR940008066A (ko) * 1992-09-18 1994-04-28 윌리엄 이. 힐러 집적 회로용 다중층 리드 프레임 어셈블리 및 방법
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US6466446B1 (en) * 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
US5791552A (en) * 1995-05-24 1998-08-11 Methode Electronics Inc Assembly including fine-pitch solder bumping and method of forming

Also Published As

Publication number Publication date
CN1198005A (zh) 1998-11-04
JP3699271B2 (ja) 2005-09-28
CN1131556C (zh) 2003-12-17
US6310389B1 (en) 2001-10-30
KR100243376B1 (ko) 2000-02-01
KR19980078349A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
US4974057A (en) Semiconductor device package with circuit board and resin
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JPH08250641A (ja) 半導体装置とその製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JPH08162329A (ja) チップインダクタ及びその製造方法
JPS61147555A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP2001358253A (ja) Ｂｇａ型半導体装置
JPH11186467A (ja) 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JPH1079402A (ja) 半導体パッケージ
JPH11135669A (ja) Ｃｓｐ型半導体装置
JP2924858B2 (ja) リードフレームとその製造方法
JPH0366150A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees