JPH04191904A - シーケンス命令実行プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｓ産業上の利用分野〕 本発明はＰＣ（プログラマブル・コントローラ）に使用
するシーケンス命令実行プロセッサに関し、特にマイク
ロプログラム制御方式のシーケンス命令実行プロセッサ
に関する。

〔従来の技術〕

シーケンスプログラムによるＰＣの制御において、ＰＣ
の制御をメインプロセッサだけで行うことは、処理速度
の面で限界がある。

そこで、シーケンスプログラムのうち、基本命令（ＬＤ
、ＡＮＤ、０Ｒ１ＯｔＪＴ等）や、機能命令（タイマ、
カウンタ、転送、四則演算等）等の所謂シーケンス命令
に関しては、シーケンス命令実行プロセッサにより高速
で処理する方式が行われている。

この方式の１つとして、マイクロプログラム制御方式が
ある。マイクロプログラム制御方式は、ＬＳＩ内のメモ
リに格納されたマイクロプログラムでシーケンス命令を
実行する方式であり、この方式によれば、ハードウェア
の構成を複雑にすることなく、高い機能の機械語命令を
処理することが可能となる。このため、汎用性、柔軟性
、拡張性に富ろ、広く利用されている。

一方、マイクロプログラムを格納するメモリには、実装
密度、アクセスタイム、価格の点などからマスクＲＯＭ
が広く採用されている。

〔発明が解決しようとする課題〕

しかし、マスクＲＯＭは書き換えが不可能なので、マイ
クロプログラムに誤りがあったり、新たにマイクロプロ
グラムを追加したい場合には、プロセッサごと廃棄する
しかない。また、再び製作するにしても費用がかかり、
開発期間も長くなる。

そこで、マスクＲＯＭをシーケンス命令実行プロセッサ
の外部に設置し、マイクロプログラムに誤りがあったり
、新たにマイクロプログラムを追加したい場合には、マ
スクＲＯＭのみを取り替えるようにする方法が考えられ
る。しかし、この方法では、シーケンス命令実行プロセ
ッサとマスクＲＯＭとを接続するためのピン数を確保し
なければならず、その分プロセッサのサイズが大きくな
ってしまう。また、マスクＲＯＭを実装するスペースも
必要となる。

本発明はこのような点に鑑みてなされたものであり、シ
ーケンス命令実行プロセッサを取り替えたり、サイズを
大きくすることなく、マイクロプログラムの誤りの修正
や、新たなマイクロプログラムの追加を行うことのでき
るシーケンス命令実行プロセッサを提供することを目的
とする。

〔課題を解決するだめの手段〕

本発明では上記課題を解決するために、ＰＣ（プログラ
マブル・コントローラ）におけるシーケンス命令を実行
するシーケンス命令実行プロセッサにおいて、マイクロ
プログラムを格納するマスクＲＯＭと、外部のＲＡＭに
格納されたシーケンス命令を順次読み込み、前記シーケ
ンス命令に対応する前記マイクロプログラムを実行する
一方、前記マイクロプログラムに誤りがある場合には、
前記外部のＲＡＭから前記誤りのあるマイクロプログラ
ムに対応する追加マイクロプログラムを読み込み実行す
るコントロール回路と、を有することを特徴とするシー
ケンス命令実行プロセッサが提供される。

〔作用〕

コントロール回路は、外部のＲＡＭに格納されたシーケ
ンス命令を順次読み込み、シーケンス命令に対応するマ
イクロプログラムを実行する。そして、マイクロプログ
ラムに誤りがある場合には、誤りのあるマイクロプログ
ラムに対応する追加マイクロプログラムを読み込み実行
する。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第２図は本発明のシーケンス命令実行プロセッサを装備
したＰＣ（プログラマブル・コントローラ）のハードウ
ェアのブロック図である。図において、ＣＰＵＩＩはＰ
ＣＩＯ全体を制御するメインプロセッサである。入力回
路１２は外部からの信号を受け、信号レベルを変換して
バス１５に転送する。出力回路１３はバス１５からの出
力信号を外部へ出力する。

ＲＯＭ２０にはラダープログラムの実行を管理する管理
プログラム２０ａが格納されている。

ＲＡＭ３０には各種のデータが格納されており、ラダー
プログラム３１も格納されている。ラダープログラム３
】は工作機械等を制御するためのラダー形式で作成され
たシーケンス・プログラムの一種である。シーケンス・
プログラムは、この他にパスカル等の高級言語で作成さ
れる場合もある。

また、ＲＡＭ３０には後述するマスクＲＯＭ４２に格納
されているマイクロプログラム４２ａの中で、誤ってい
るマイクロプログラムに対応する救済用の追加マイクロ
プログラム３２も格納されている。

プログラム作成装置用のインタフェース６０はバス］５
とプログラム作成装置６１を接続するためのインタフェ
ース回路である。

プログラム作成装置６１はラダープログラム３１を作成
、デイバッグするための機器であり、液晶の表示装置６
２、キーボード６３を有する。

シーケンス命令実行プロセッサ４０は、ラダープログラ
ム３１を専門に実行するシーケンス命令実行プロセッサ
であり、マイクロプログラム４２ａが格納されたマスク
ＲＯＭ４２を備えている。

Ｉ１０イメージＲＡＭ５２は、入力信号及び出力信号の
イメージが格納されいる 第１図は本発明のシーケンス命令実行プロセッサの構成
を示すブロック図である。このシーケンス命令実行プロ
サッサ４０は、主にコントロール回路４１、ＲＯＭ４２
、演算器（ＡＬＵ）５１等を有しており、これらは１チ
ツプのＬＳＩとじて構成されている。

コントロール回路４１は、シーケンス命令実行プロセッ
サ４０全体を制御する回路である。レジスタ４４は、ラ
ダープログラム３１のシーケンス命令を一旦格納するレ
ジスタである。コントロール回路４１はレジスタ４４に
格納されたシーケンス命令の命令コードの定義から、マ
イクロプログラム４２ａ１追加マイクロプログラム３２
のどちらを使用するかを判別し、セレクト信号をセレク
タ４３に出力する。すなわち、救済が必要な命令コード
であれば、セレクト信号をオンにし、必要がなければ、
オフにする。

セレクタ４３は、コントロール回路４１からの指令によ
り、マイクロプログラム４２ａまたは追加マイクロプロ
グラム３２の何れかを選択しマイクロコード用レジスタ
４８に送る。

マイクロコード用レジスタ４８は、実行するマイクロプ
ログラムの各種マイクロコードを格納し、それぞれ、セ
レクタ４６、シーケンサ４７、演算器（ＡＬＵ）５１に
出力する。ここでシーケンサ４７への出力は、次に実行
すべき命令の選択、ジャンプ命令等の制御を行う出力で
ある。演算器５１への出力は演算器５１の演算機能を選
択する制御信号である。また、演算器５１の演算結果は
Ｉ１０イメージＲＡＭ５２に出力される。

レジスタ４５は、追加マイクロプログラム３２を一旦格
納し、ビット幅の変換を行なってからセレクタ４３に送
出するためのレジスタである。

セレクタ４６は、レジスタ４４からのシーケンス命令と
、マイクロコード用レジスタ４８からのマイクロコード
との何れかを選択して、シーケンサ４７に送る。いずれ
を選択するかは、マイクロコード用レジスタ４８からの
マイクロコードによって決まる。

シーケンサ４７は、セレクタ４６からのマイクロコード
に応じて、マスクＲＯＭ４２に格納されているマイクロ
プログラム４２ａのスタートアドレスの指定、コントロ
ール回路４１に対して、ＲＡＭ３０に格納されている追
加マイクロプログラムのスタートアドレスの指定または
シーケンス命令の呼び出し指定を行う。

マスクＲＯＭ４２に格納されているマイクロプログラム
４２ａあるいはＲＡＭ３０に格納されている追加マイク
ロプログラム３２は、それぞれシーケンス命令に対応す
るアドレスから実行され、マイクロコードを出力する。

このマイクロコードニハ、シーケンサ４７、演算器５１
、内部レジスタ４９、Ｉ１０イメージＲＡＭ５２のアク
セス等の制御を行う制御信号が含まれている。

演算器５１はマイクロコードの制御信号に基づきＩ１０
イメージＲＡＭ５２のデータを内部レジスタ４９に読み
書きしたり、四則演算等を行う。

セレクタ５０はレジスタ４４からのシーケンス命令と、
内部レジスタ４９からのデータとの何れかを選択して演
算器５１に送る。

上記構成を有するシーケンス命令実行プロセッサは、コ
ントロール回路４１により次のように制御される。

まず、コントロール回路４１は、ＲＡＭ３０からラダー
プログラム３１のシーケンス命令を読み出し、レジスタ
４４に格納する。次いでそのシーケンス命令の命令コー
ドから、その命令コードに対応するマイクロプログラム
の救済が必要か否か判断し、必要でなければセレクタ４
３へのセレクト信号をオフにする。

レジスタ４４のシーケンス命令は、セレクタ４６を介し
てシーケンサ４７に送られる。シーケンサ４７は、送ら
れたシーケンス命令に対応するマイクロプログラム４２
ａのアドレスコードを指定する。この指定されたアドレ
スのマイクロプログラムはＲＯＭ４２より取り畠され、
セレクタ４３に送られる。セレクタ４３には予めコント
ロール回路４１からのセレクト信号がオフとなっている
ので、マスクＲＯＭ４２のマイクロプログラムはそのま
まマイクロコード用レジスタ４８に送られ格納される。

マイクロコード用レジスタ４８は、上述したように、実
行するマイクロプログラムの各種マイクロコードを格納
し、それぞれ、セレクタ４６、シーケンサ４７、演算器
５１に出力する。

これらセレクタ４６、シーケンサ４７、演算器５１は、
マイクロコードに従って、各自上述した鮎作を行う。こ
れにより、１つのシーケンス命令が実行される。

一方、コントロール回路４１は、レジスタ４４に格納さ
れたシーケンス命令の命令コードに対応するマイクロプ
ログラムの救済が必要と判断した場合には、セレクタ４
３へのセレクト信号をオンにする。そして、レジスタ４
４の命令コードに対応する追加マイクロプログラムをＲ
ＡＭ３０がら読み出し、レジスタ４５に格納する。レジ
スタ４５は、この追加マイクロプログラムのビット幅の
変換を行い、セレクタ４３に送る。すなわち、マイクロ
コード用レジスタ４８と同じビット幅に変換する。

セレクタ４３では、予めコントロール回路４１からのセ
レクト信号がオンとなっているので、追加マイクロプロ
グラムが選択され、マイクロコード用レジスタ４８に格
納される。格納された追加マイクロプログラムの各種マ
イクロコードは、前述同様ｉこ、それぞれ、セレクタ４
６、シーケンサ４７、演算器５１に出力される。セレク
タ４６に送られた追加マイクロプログラムのマイクロコ
ードはシーケンサ４７に送られる。シーケンサ４７は、
このマイクロコードから追加マイクロプログラムの次の
アドレスをコントロール回路４１に指定する。これを受
けたコントロール回路４）は、指定されたアドレスに対
応する追加マイクロプログラムをＲＡＭ３０から読み出
し、以下、上述同様追加マイクロプログラムによりシー
ケンス命令が実行される。

このように、マスクＲＯＭ４２のマイクロプログラム４
２ａまたはＲＡＭ３０の追加マイクロプログラム３２に
より、］つのシーケンス命令の実行が終了する出、シー
ケンサ４７はコントロール回路４〕に次のシーケンス命
令の読み出しを指令する。こうして、シーケンス命令が
連続して実行される。

上記の説明では、マスクＲＯＭ４２に格納されたマイク
ロプログラムの誤りを救済することで説明したが、マス
クＲＯＭ４２が完成した後で必要なシーケンス命令を追
加したいときも、それに対応するマイクロプログラムを
追加マイクロプログラム３２に含めるこまにより、同様
に実行することができる。

さろに、上記の説明では、追加マイクロプログラム及び
ラダープログラムを格納しておくメモリとしてＲＡＭ３
０を使用したが、ＲＡＭの代わりにＦＲＯＭ等を使用す
ることもできる。

〔発明の効果〕

以上説明したように本発明では、マイクロプログラムに
誤りがある場合には、誤りのあるマイクロプログラムに
対応する追加マイクロプログラムを外部のＲＡＭより読
み込み実行するようにしたので、マスクＲＯＭのマイク
ロプログラムの一部に誤りがあっても、シーケンス命令
実行プロセッサを取り替えることなく修正することがで
きる。

また、新たにシーケンス命令を追加する必要がある場合
でも、対応するマイクロプログラムを外部のＲＡＭに追
加すれば、シーケンス命令実行ブロセッサを作り直すこ
となく、そのまま使用できる。

したがって、シーケンス命令実行プロセッサを作り直す
開発時間と費用が不要となる。

【図面の簡単な説明】

第１図は本発明のシーケンス命令実行プロセッサの構成
を示すブロック図、 第２図は本発明のシーケンス命令実行プロセッサを装備
したＰＣのハードウェアのブロック図である。 １０　　　　ＰＣ（プログラマブル・コントローラ） １１　　　　メインプロセッサ ２０　　　　ＲＯＭ ３０　　　　ＲＡＭ ３１　　　　ラダープログラム ３２　　　　追加マイクロプログラム ４０　　　　シーケンス命令実行 プロセッサ ４１　　　　コントロール回路 ４２　　　　マスクＲＯＭ ４２ａ　　　　マイクロプログラム ４３　　　　セレクタ ４４　　　　　レジスタ ４５　　　　レジスタ ４６　　　　セレクタ ４７　　　・　シーケンサ ４８　　　　マイクロコード用レジスタ４９　　　　内
部レジスタ ５０　　　　セレクタ ５１　　　　演算器（ＡＬＵ） ５２　　　　■１０イメージＲＡＭ 特許出願人　ファナック株式会社 代理人　　　弁理士　　服部毅巖

Claims (2)

【特許請求の範囲】
1. （１）ＰＣ（プログラマブル・コントローラ）における
   シーケンス命令を実行するシーケンス命令実行プロセッ
   サにおいて、 マイクロプログラムを格納するマスクＲＯＭと、外部の
   ＲＡＭに格納されたシーケンス命令を順次読み込み、前
   記シーケンス命令に対応する前記マイクロプログラムを
   実行する一方、前記マイクロプログラムに誤りがある場
   合には、前記外部のＲＡＭから前記誤りのあるマイクロ
   プログラムに対応する追加マイクロプログラムを読み込
   み実行するコントロール回路と、 を有することを特徴とするシーケンス命令実行プロセッ
   サ。
2. （２）前記追加マイクロプログラムには前記マスクＲＯ
   Ｍに含まれない新規なマイクロコードを含むことを特徴
   とする請求項１記載のシーケンス命令実行プロセッサ。