JPS6029846A - 情報処理装置における実行状態制御方式 - Google Patents

情報処理装置における実行状態制御方式

Info

Publication number
JPS6029846A
JPS6029846A JP58121225A JP12122583A JPS6029846A JP S6029846 A JPS6029846 A JP S6029846A JP 58121225 A JP58121225 A JP 58121225A JP 12122583 A JP12122583 A JP 12122583A JP S6029846 A JPS6029846 A JP S6029846A
Authority
JP
Japan
Prior art keywords
instruction
program
address
psw
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58121225A
Other languages
English (en)
Inventor
Yutaka Watanabe
裕 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58121225A priority Critical patent/JPS6029846A/ja
Publication of JPS6029846A publication Critical patent/JPS6029846A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、ストアードプロダラム方式により、プログ
ラムの実行制御が行われ、その処理状態をプログラム・
ステータス・ワード(以下、PSWと称す)を用いて設
定することができる所謂PSWロード方式を採用した情
報処理装置における実行状態制御方式に関する。
〔従来技術とその問題点〕
一般に、Pswロード方式とは、情報処理装置が、発生
した割込に対応した処理を終えたときに、元の割込先に
プログラムの実行制御を戻す命令により、プログラムの
実行状態を制御する方式である。この方式は、従来、2
8wロード命令という、情報処理装置が判断、実行する
命令(もしくは機械命令ンとして実現され、この命令の
オペランドとして指定されたデータを切換用のPswと
判断し、これをプログラムの実行状態を制御する例エバ
、ステニークスレジスタ、プログラムカウンタの所謂2
8wレジスタにそのまま設定している。
ところが、第1図(a)に示すように、プログラムのデ
バッグを行う際に、デバッグ事象によって割込を発止さ
せるデバッグ命令2を被デバツグプログラムl上の任意
のデバッグアドレス(中断点)3に動的に設定するデバ
ッグ処理を行う場合にあっては、割込後に実行されるデ
心グプログラム5において、デバッグ命令2によって中
断した被デバツグプログラムlの実行状態の確認を行う
ことになる。そして、これを割込に対応したデバッグ処
理6として行うようなデバッン方式を実現する場合には
、引続きデバッグを続行するときに、従来のPSWロー
ド命令をそのまま利用することができず、次に示すよう
な何れかの処理をしなければならないという問題点があ
った。
(1) 第1図(b)に示すように、デバッグ命令に置
き換えた以前の命令(ここでは、命令aとする)、この
命令aを被デバツグプログラムの実行再開に当たって代
替実行処理7をし、それからPSWロード命令を実行す
る実行処理8をしなければならない(デバッグ処理プロ
グラム5参照)。ただし、この場合は、命令aの命令長
、命令の種別及びオペランドの取り出し方法などが、様
々であるので、代替実行は、複雑で難しい。
(2) 前記(1)とは、別の再開方法として、デバッ
グ命令に置き換えた以前の命令aを再びデバッグアドレ
スが示す位置に戻し、PSWロード命令のオペランドと
なるPSW値のプログラム・カウンタ値を操作し、PS
Wロード命令を実行する。
但し、この場合に、1度設定したデバッグ命令は、実行
される度に解除されるため、プログラムが同じ部分を繰
り返し実行するようなときは、その都度、デバッグ命令
の設定が必要になる。
〔発明の目的〕
この発明は、前記従来技術の問題点にかんがみなされた
ものであり、その目的は、割込処理後、割込み先のプロ
グラムの実行を再開する際に、事前処理を行うことなく
、実行を再開させることを可能とした情報処理装置にお
ける実行状態制御方式を提供するものである。
〔発明の要点〕
この発明は、情報処理装置において、割込みプログラム
の実行状態を設定するプログラム・ステータス・ワード
のロード時に、割込み先にある命令アドレスと、プログ
ラム・ステータス・ワード値のアドレスとを□オペラン
ドとして記憶部に記憶しておき、割込み先のプログラム
の実行再開時にプログラム・ステータス・ワード中の命
令アドレスの代わりに前記記憶部に記憶したオペランド
を取込むようにしたものである。
〔発明の実施例〕
以下、この発明を図面に基づいて説明する。
第2図は、この発明の一実施例におけるデバッグ処理時
のPSWロード命令の使用例を示す説明図、第3図は、
この発明を適用した情報処理装置を示すブロック図であ
る。
第3図において、10はプログラムカウンタ等を内蔵し
た外部レジスタ、11は演算部、12はシフタ、13は
マイクロプログラム制御部を含む制御部、14は命令先
取りバッファメモリ15を有スるコントロールメモリ、
16はステータスレジスタ等からなる内部レジスタ、1
7はメモリアクセス制御部、18は主メモリ、19はオ
プション演算部である。ここで、コントロールメモリ1
4には、マイクロプログラムが記憶されており、主メモ
リ18には、被デバツグプログラムが記憶されている。
次に、動作について説明すると、まず、第2図(a)に
示すように、主メモリ18内に記憶されている被デバツ
グプログラム21中の所望のデバッグアドレス位置にあ
る命令aをデバッグ命令22に置き換える。この置き換
えられた命令aは、被デバツグプログラムとは別の主メ
モリ18内の所定アドレスに記憶しておく。
次に、デバッグするプログラムを実行して、デバッグア
ドレス位置でデバッグ命令を取込み、これを実行すると
、デバッグ事象による割込が発生し、PSWの交換が行
われ、元のPswは、所定の主メモリ18のアドレスに
設定される。そして、割込み処理として、デバッグ事象
のPSWが所定のアドレスから読み出され、デバッグ処
理プログラム23へ制御が移行する。
このデバッグ処理プログラム23は、必要なデバッグ処
理24(例えば、中断時のレジスタ類の確認、関係する
主メモリ18の参照・変更などの処理)を遂行する。そ
して、デバッグ処理の最後に被デバツグプログラムの実
行を再開するため、本発明方式を実現する命令取込み型
のpswロード命令25を実行する。ずなわち、このP
SWロード命令は、第2図(C)に見る如く、オペラン
ドとして、割込発生前のPSW値の格納アドレスとデバ
ッグ命令に置き換えられた以前の命令aの格納アドレス
とを有し、これらを指定して実行する。
このpsw取り込み型の命令に基づき、制御部13は、
外部レジスタ10の一つであるプログラムカウンタが示
すアドレスに対応する主メモリ18上の命令を取り込む
。
この取込んだ命令は、制御部13でデコードして演算部
11に送られ、この演算部13で論理演算してPSWロ
ード命令であるか否かを判断し、これがPSWロード命
令であるときには、この命令に該当するマイクロプログ
ラムが、制御部13内のマイクロプログラム制御部で、
コントロールメモリ14を参照しながら実行される。
この該当するマイクロプログラムは、第1オペランドで
ある命令aの格納アドレスに従ってこの命令aを主メモ
リ18から読み出し、これをコントロールメモリ14内
の命令先取りバッファ15に設定する。
次に、第2オペランドであるPSW値のアドレス値に従
ってこのPSW値を、主メモリ18から取り出し、その
うちのステータス値を内部レジスタ16の一つであるス
テータスレジスタに設定し、さらに、PSW値のうちア
ドレス値を操作しく例えば、ディクリメントし)、外部
レジスタ10の一つであるプログラムカウンタに設定す
る。
そして、前記マイクロプログラムは、最後に、処理装置
の演算部11の実行状態を、すでに命令が取込まれた状
態に設定し、その処理を終わる。
次に、処理部13は、命令の取込みを完了した時点から
次の命令の処理に移行する。
このようにして、あたかも命令aがデバッグ命令で置き
換えられたアドレスに存在していたかの如く、被デバツ
グプログラムの実行再開を行う事が可能となる。
したがって、被デバツグプログラムの任意のデバッグア
ドレスに動的にデバッグ命令を挿入しながらプログラム
のデバッグ処理を行うデバッグ・ツールに適用した場合
に、被デバツグプログラムの実行再開の手続きをより簡
単にすることができる。この場合デバッグ・ツールとし
ては、対話型プログラムデバッグツールや、オンライン
スナソプデバソグツールなどが考えられるが、これらの
ツールの作成を非常に容易に行うことができる。
なお、上記実施例においては、本発明の一実施例を示し
たものであって、上記実施例に加えて前記本発明方式が
、情報処理装置でのデバッグ以外の目的に使用されるこ
とを制限するために、次のような付加機能を持たせるこ
とも可能である。
すなわち、命令取込み型のPSW値のうちのアドレス値
を参照して、そのアドレス値の示す一つ前のアドレス値
の命令がデバッグ命令である場合のみ前記機能番果たす
ようにし、その他の場合は、情報処理装置の他の命令事
象の割込を発生させるようにしてもよい。 また、デバ
ッグ命令と、命令取込み型のpswロード命令とを、情
報処理装置の実行モードが、デバッグモード時のみ有効
にするようにしてもよい。
これとは逆に、前記実施例においては、割込処理として
デバッグ処理を行う場合について説明したが、これに限
定されるものではなく、他の割込処理を行う場合にもこ
の発明を適用し得ること勿論である。
〔発明の効果〕
以上のように、この発明によれば、情報処理装置におい
て、割込みプログラムの実行状態を設定するプログラム
・ステータス・ワードのロード時に、割込み先の命令ア
ドレスと、プログラム・ステータス・ワード値のアドレ
スとをオペランドとして記憶部に記憶しておき、割込み
先のプログラムの実行再開時にプログラム・ステータス
・ワード中の命令アドレスの代わりに前記記憶部に記す
、aしたオペランドを取込むようにした。このため、従
来、複雑かつ煩雑であった、プログラムの任意の割込ア
ドレス(中断点)に動的に割込命令を挿入しながら割込
処理を行う場合に、プログラムの実行再開の手続きをよ
り簡単にすることができる。
また、割込アドレスが示すプログラム中に挿3人した割
込命令は、利用者が意図する時期までそのままにしてお
くことができ、再設定を行う必要がない。
さらに、実行形式のプログラム中に、予め割込命令が挿
入されていなくても、動的に割込アドレスを決めて挿入
できるため、割込のためにソース型式の被割込プログラ
ムを再コンパイル/再アッセンブルしなくてもよい。
また、割込命令に置き換えられたプログラム上の命令は
、置き換えのためのアドレスで管理することができるの
で、同時に複数の割込アドレスを記憶していても、割込
処理を行うことが可能である。
【図面の簡単な説明】
第1図は、従来方式によるデバッグ処理時のPSWロー
ド命令の使用例を示す説明図、第2図は、この発明の一
実施例を示すデバッグ処理時のpsWロード命令の使用
例を示す説明図、第3図は、この発明方式に適用し得る
情報処理装置の一例を示すブロック図である。 10・・・・・・外部レジスフ、11・・・・・・演算
部、13・・・・・・制御部、14・・・・・・コント
ロールメモリ、15・・・・・・命令先取りバッファ、
16・・・・・・内部レジスタ、17・・・・・・メモ
リアクセス制御部、18・・・・・・主メモリ。 特許出願人 富士電機製造株式会社 冨士ファコム制御株式会社 代理人 弁理士 森 哲也 代理人 弁理士 内層 高閲 代理人 弁理士 清水 正 代理人 弁理士 提出 信是

Claims (1)

    【特許請求の範囲】
  1. 情報処理装置において、割込みプログラムの実行状態を
    設定するプログラム・ステータス・ワードのロード時に
    、割込み先にある置き換え元の命令アドレスと、プログ
    ラム・ステータス・ワード値のアドレスとをオペランド
    として記憶部に記憶しておき、プログラムの実行再開時
    に割込み先ののプログラム・ステータス・ワード中の命
    令アドレスの代わりに前記記憶部に記憶したオペランド
    を取り込むことを特徴とする情報処理装置における実行
    状態制御方式。
JP58121225A 1983-07-04 1983-07-04 情報処理装置における実行状態制御方式 Pending JPS6029846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58121225A JPS6029846A (ja) 1983-07-04 1983-07-04 情報処理装置における実行状態制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58121225A JPS6029846A (ja) 1983-07-04 1983-07-04 情報処理装置における実行状態制御方式

Publications (1)

Publication Number Publication Date
JPS6029846A true JPS6029846A (ja) 1985-02-15

Family

ID=14805993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58121225A Pending JPS6029846A (ja) 1983-07-04 1983-07-04 情報処理装置における実行状態制御方式

Country Status (1)

Country Link
JP (1) JPS6029846A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51146141A (en) * 1975-05-26 1976-12-15 Hitachi Ltd Information processer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51146141A (en) * 1975-05-26 1976-12-15 Hitachi Ltd Information processer

Similar Documents

Publication Publication Date Title
US20050257089A1 (en) Breakpoint logic unit, debug logic and breakpoint method for a data processing apparatus
JP2513417B2 (ja) 情報処理装置
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
EP0140299A2 (en) Vector mask control system
JP2552738B2 (ja) データ処理装置
JPH0222413B2 (ja)
JPH04338825A (ja) 演算処理装置
JPS6120900B2 (ja)
JP3111372B2 (ja) プログラマブルコントローラ
JPH0219937A (ja) 電子計算機システム
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH0241770B2 (ja)
JP2002196938A (ja) 例外処理フロー用の装置及びその処理実行方法
JPH0259829A (ja) マイクロコンピュータ
JPS6149695B2 (ja)
JP3328867B2 (ja) マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ
JPH05181671A (ja) ソフトウェア命令のエミュレーション方式
JPS63289653A (ja) インサ−キツトエミユレ−タ
JPH04191904A (ja) シーケンス命令実行プロセッサ
JPS6349846A (ja) 演算処理装置
JPH04123229A (ja) パイプライン制御装置
JPH0399338A (ja) マイクロプロセッサ
JPS6349941A (ja) 演算処理装置
JPH01321523A (ja) データ処理装置
JPH01276342A (ja) プログラムのデバック方法