JPH04192556A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04192556A
JPH04192556A JP2321309A JP32130990A JPH04192556A JP H04192556 A JPH04192556 A JP H04192556A JP 2321309 A JP2321309 A JP 2321309A JP 32130990 A JP32130990 A JP 32130990A JP H04192556 A JPH04192556 A JP H04192556A
Authority
JP
Japan
Prior art keywords
film
capacitor
dielectric film
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2321309A
Other languages
English (en)
Inventor
Hiroshi Kudo
寛 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2321309A priority Critical patent/JPH04192556A/ja
Publication of JPH04192556A publication Critical patent/JPH04192556A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ダイナミック・ランダム・アクセス・メモリなどキャパ
シタを必要とする半導体装置を製造するのに好適な方法
に関し、 金属酸化物からなる膜が多結晶化することを抑止できる
ようにし、リーク電流が少なく、且つ、比誘電率が大き
い誘電体膜をもったキャパシタを作り込んだ半導体装置
を得ることを目的とし、基板上にキャパシタを構成する
為のシリコン蓄積電極を形成し、次いで、前記シリコン
蓄積電極に他の物質が侵入することを抑止するバリヤ膜
を形成し、次いで、前記バリヤ膜上にキャパシタの誘電
体膜を構成する為の金属薄膜を形成し、次いで、レーザ
或いは電子ビームなどの高エネルギ・ビームを照射して
前記金属薄膜を溶融してから固化させ、次いで、前記緻
密化された金属薄膜に酸化性雰囲気中でレーザ或いは電
子ビームなどの高エネルギ・ビームを照射し金属酸化物
膜に変換してキャパシタの誘電体膜を生成させ、次いで
、前記誘電体膜上にキャパシタの対向電極を形成する工
程が含まれてなるよう構成する。
〔産業上の利用分野〕
本発明は、ダイナミック・ランダム・アクセス°メモリ
(dynamic  random  access 
 memory:DRAM)などキャパシタを必要とす
る半導体装置を製造するのに好適な方法に関する。
近年、DRAMなどキャパシタをもつ半導体装置に於い
ては、微細化に伴って、そのキャパシタの平面占有面積
の縮小化が図られ、充分なキャパシタ容量を確保するの
が困難になりつつある。
そこで、これまでの斯かるキャパシタに関する研究・開
発は、専らキャパシタ容量を増加させることを目的とし
た誘電体膜の薄膜化及びキャパシタの三次元化に的を絞
ってきた。
このような対応策は、64MDRAMを製造するのに必
要とされる微細化に対しては効を奏し得 。
るであろうが、それも限界状態になるものと考えられて
いる。
従って、それ以後の微細化には新たな手段が必要になる
筈である。
〔従来の技術〕
現在、64MDRAM以後の微細化に対応するに当たり
、従来からキャパシタの誘電体膜として用いられてきた
5iOz膜、或いは、SiO□/S i :I N a
 / S i O□の三層構造膜、即ち、0NOl!に
代わるものとして、周期律表のma、IVa。
Va各属の金属酸化物が注目されている。これら金属酸
化物は高誘電率酸化物として知られ、その比誘電率は平
均的なもので約25前後であって、S 10 zが3.
8であるのに比較すれば6倍以上にもなり、64MDR
AM以後の微細化についても充分に対応できると考えら
れている。
この金属酸化物膜を形成するには、プラズマCVD(p
lasma  chemical  vapour  
deposition)法、熱酸化法、熱CVD法など
が通用される。
〔発明が解決しようとする課題〕
前記したプラズマCVD法などで形成された前記金属酸
化物膜は実用の域に達していない。その理由はリーク電
流が大きい旨の欠点があることに依る。
このリーク電流は、金属酸化物膜の形成過程に於いて金
属酸化物が多結晶化することに由来している。即ち、リ
ーク電流は、結晶の粒界を介して発生するので、多結晶
の場合に増加するのは当然である。
本発明は、金属酸化物からなる膜が多結晶化することを
抑止できるようにし、リーク電流が少な(、且つ、比誘
電率が大きい誘電体膜をもったキャパシタを作り込んだ
半導体装1が得られるようにする。
〔課題を解決するための手段〕
本発明に依る半導体装置の製造方法に於いては、(1)
基板(例えばSi半導体基板l)上にキャパシタを構成
する為のシリコン蓄積電極(例えば蓄積電”極3)を形
成し、 次いで、前記シリコン蓄積電極に他の物質が侵入するこ
とを抑止するバリヤ膜(例えばバリヤ・メタル膜4)を
形成し、 次いで、前記バリヤ膜上にキャパシタの誘電体膜を構成
する為の金属薄膜(例えば金属薄膜5)を形成し、 次いで、レーザ或いは電子ビームなどの高エネルギ・ビ
ームを照射して前記金属薄膜を溶融してから固化させ、 次いで、前記緻密化された金属薄膜に酸化性雰囲気中で
レーザ或いは電子ビームなどの高エネルギ・ビームを照
射し金属酸化物膜に変換してキャパシタの誘電体膜(例
えば金属酸化物薄膜5“)を生成させ、 次いで、前記誘電体膜上にキャパシタの対向電極(例え
ば対向電極(セル・プレート)6)を形成する工程 が含まれてなるか、或いは、 (2)前記(1)に於いて、シリコン蓄積電極に他の物
質が侵入することを抑止するバリヤ膜がTiNを材料と
するものであること を特徴とするか、或いは、 (3)前記(1)に於いて、シリコン蓄積電極に他の物
質が侵入することを抑止するバリヤ膜がTiWを材料と
するものであること を特徴とするか、或いは、 (4)前記(1)或いは(2)或いは(3)に於いて、
キャパシタの誘電体膜を構成する為の金属薄膜がma族
或いはIVa族或いはVa族の金属を材料とするもので
あること を特徴とする。
[作用] 前記手段を採ることに依り、酸化されてキャパシタの誘
電体膜となるma族或いはIVa族或いはVa族の金属
薄膜は結晶欠陥やピンホールが殆どなく、均−且つ良質
なものとすることができ、しかも、それを瞬間的に雰囲
気ガスと反応させて金属酸化物膜としているので、反応
過程の物質移動に起因する金属酸化物の多結晶化が起こ
らず、従って、結晶粒界に沿ってリークする電流は著し
く少なくなり、また、その金属酸化物膜の絶縁耐圧も充
分に高い。
(実施例〕 第1図乃至第5図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図を表し、以下
、これ等の図を参照しつつ解説する。
第1図参照 例えば、Si、N4膜を耐酸化性マスクとする選択的熱
酸化法、例えば、LOCO3(l 。
cat  oxidation  of  5ilic
on)法を適用することに依り、Si半導体基板1の表
面に素子間分離の為の厚さが例えば500(nm)であ
るフィールド絶縁膜2を形成する。
選択的熱酸化を行った際の耐酸化性マスクを除去し、S
i半導体基板1の一部を表出させてから、LPCVD(
low  pressurechemical  va
pour  deposition)法を適用すること
に依り、厚さ例えば200 (nm)のP含有多結晶S
i膜を形成する。
このP含有多結晶Si膜の形成は、前記したように、成
長時にPを添加する手段のほか、多結晶Si膜を成長さ
せた後にイオン注入に依って導入するようにしても良く
、また、Pの濃度、  は、ドーズ量にして例えば5 
x 10 ” (ell−2)程度とする。
通常のフォト・リソグラフィ技術を適用することに依り
、P含有多結晶Si膜をパターニングし、キャパシタの
蓄積電極3とする。
第2図参照 例えば、スパッタリング法を適用することに依って、厚
さが例えば50(nm)程度であるTiN或いはTiW
などからなるバリヤ・メタル膜4を形成する。
バリヤ・メタル膜4を形成する技術として、スパッタリ
ング法の他に熱CVD法などを適用することもできる。
スパッタリング法を適用することに依り、平均的厚さが
5 (nm)である周期率表のma族、IVa族、Va
族から選択した金属からなる薄膜5を形成する。
尚、金属薄膜5を形成する技法としては、スパッタリン
グ法の他に電子ビーム蒸着法などを適用することもでき
る。また、何れの技法を適用した場合に於いても、得ら
れた金属In!5をSEM(scanning  el
ectronmicroscope)で観察すると、表
面には多くの凹凸が生成され、且つ、不均一にピンホー
ル様のものが存在していることを看取することができ、
また、TEM(transmission  elec
tron  m1croscope)で観察すると、多
くの結晶欠陥が散在しているのを視認することができる
第3図参照 レーザ或いは電子ビームなど高エネルギ・ビームを照射
して金属薄膜5を溶融してから固化を行う。尚、このレ
ーザ照射、或いは、電子ビーム照射を前レーザ照射、或
いは、前電子ビーム照射と呼ぶこととし、後の工程で実
施される酸素雰囲気での高エネルギ・ビームの照射と区
別するものとする。
この金属薄膜5の溶融及び固化は一度だけでなく、必要
に応じて複数回に亙って実施して良く、これに依って金
属薄膜5は平坦化され、且つ、均一となって、ピンホー
ルや結晶欠陥を低減させることができる。
このような処理をした後の金属薄膜5を、便宜上、記号
5′で指示する。
第4図参照 酸素雰囲気中で金属薄膜5′にレーザ或いは電子ビーム
など高エネルギ・ビームを照射して金属酸化物薄膜5″
に変換する。
このようにして得られた金属酸化物薄膜5″の膜質をS
EMで観察すると、前記溶融及び固化の処理を施した金
属薄膜5′に於ける良好な状態を維持していて、従来の
技術で生成させた金属酸化物薄膜のような多結晶化は起
こらないことが確認できる。多結晶化が進行しない理由
としては、高エネルギ・ビーム照射に依って、金属薄膜
5′が2〜3 (m秒〕オーダの時間で瞬間的に酸化し
てしまう為、物質移動が起こらないことに依るものと考
えられる。
第5図参照 LPCVD法を適用することに依り、金属酸化物薄膜5
#上に厚さ例えば200 (nml程度のP含有多結晶
Si膜を形成する。
このP含有多結晶Si膜の形成は、前記したように、成
長時にPを添加する手段のほか、多結晶Si膜を成長さ
せた後にイオン注入に依って導入するようにして良く、
また、Pの濃度は、ドーズ量にして例えば5 X 10
 ” (ci−”)程度とする。
通常のフォト・リソグラフィ技術を適用することに依り
、工程5−(1)で形成したP含有多結晶Si膜をパタ
ーニングし、キャパシタの対向電極(セル・プレート)
6とし、これで、キャパシタが完成する。
第6図は本発明に依って作成したキャパシタ及び比較の
為に種々の技術を適用して作成したキャパシタの印加電
圧とリーク電流密度との関係を説明する為の線図を表し
、横軸には印加電圧(V)を、また、縦軸にはリーク電
流密度CA/C1l”)をそれぞれ採っである。
このデータを得た際のキャパシタの誘電体膜はTazO
s膜であり、第1図及び第2図について説明した工程、
即ち、金属薄膜5、ここではTa薄膜を形成するまでの
工程は、各試料について全て同じである。
スパッタリング法で形成したTa膜の膜厚は5(nm)
であり、従来の技術に於ける熱酸化、或いは、本発明に
於けるレーザ照射酸化で生成されたTa、O,膜の膜厚
は10[nml程度になっている。厚さが10(nm)
のTazOs膜で得られる誘電体膜としての性能をSi
n、膜に膜厚換算すると3 (nm)になる。
バリヤ・メタル膜4とじては、厚さが50″、nm]の
TiN膜を用いた。
レーザ照射酸化に用いたレーザはエキシマ・レーザであ
る。
第6図に於いて、 ■:前レーザ照射することなくTa薄膜を熱酸化した場
合であって、熱酸化は9501°C:の酸素雰囲気で1
0口分]行い、T’a、O,薄膜に変換したものである
■;■と同様、前レーザ照射することなく、酸素雰囲気
でTal膜にレーザ照射して酸化を行い、T a z 
Os Fi膜に変換したものである。
この場合のレーザ照射の条件は、レーザ強度密度が1.
 5 (J/am” 〕、また、パルス幅が30〔n秒
〕である。
■:Ta薄膜に前レーザ照射を行ってから、■と同じ条
件で熱酸化してTazOs薄膜に変換したものである。
この場合の前レーザ照射の条件は、レーザ強度密度が3
. 5 〔J 7cm2〕、また、パルス幅が30〔n
秒]である。
■二本発明実施例であり、■と同じ条件の前レーザ照射
、及び、■と同じ条件のレーザ照射酸化を行ってTaz
Os薄膜にしたものである。
図の■及び■から明らかなように、前レーザ照射なしで
はリーク電流が多く、熱酸化もレーザ照射酸化も異なる
ところが殆どなかった。図の■に見られるように、前レ
ーザ照射+熱酸化では、リーク電流が若干少なくなって
はいるが、実用上からは不充分である。図の■に見られ
るように、前レーザ照射+レーザ照射酸化では、リーク
電流が充分に低減されている。
このように、本発明に依る、前レーザ照射十レーザ照射
酸化の組み合わせで、初めてリーク電流が少ない誘電体
膜を得ることができる。
前記■の条件で作成したキャパシタについて、1O−b
C人〕を基準としたときの絶縁耐圧は14(M V /
 cva )であり、TDDB (t ime  de
pendence  dielectric  bre
akdown)測定の結果、素子の寿命は10年であっ
て、実用的には充分であり、信頼性が高い誘電体膜であ
ることが判明した。
ところで、前レーザ照射は、さきに記述したように、形
成した金属薄膜を溶融及び固化して表面を平坦化すると
共に膜中のピンホールや結晶欠陥を低減させる働きをし
ている。
然しながら、前レーザ照射を行っても、その後から熱酸
化を行ったのでは、その酸化過程で例えばTazOsの
物質移動が発生して多結晶化が進行し、結果的にリーク
電流が増大するものと考えられる。レーザ照射酸化では
、前記の如く、瞬間的にTaの酸化が行われることから
、TazOsの物質移動は抑制されるものと考えられ、
多結晶化は起こらず、前レーザ照射を行った直後の良好
な膜質が保存されたまま誘電体膜が生成されるのである
第7図は本発明に依って作成したキャパシタ及び比較の
為に従来の技術を適用して作成したキャパシタの印加電
圧とリーク電流密度との関係を説明する為の線図を表し
、横軸には印加電圧r y Eを、また、縦軸にはリー
ク電流密度CA / C1+ 2’)をそれぞれ採っで
ある。
図に於いて、■は第6図と同様に本発明一実施例に依る
キャパシタの特性線であり、■並びに■は従来の技術に
依るキャパシタの特性線(要すれば、「月刊 Sem1
conductor  W。
rld  1990 5  P、113J、の押力らに
依る実験報告を参照)であって、■は、LPCVD法で
Taz os膜を形成し、オゾン雰囲気中でIJV(u
ltraviolet  rays)照射しつつアニー
ルする、所謂、Uvオゾン・アニール及び乾性酸化アニ
ールの二段階アニールを行った場合であり、そして、■
は、スパッタリング法でTazOs膜を形成し、乾性酸
化アニールを行った場合である。この■及び■に於ける
Taz05膜の膜厚は共に10[nm)であって、本発
明をなすについて行った実験と同じである。
図から判るように、本発明の一実施例に依る特性線であ
る■に依れば、従来例の特性線である■及び■に比較す
ると、リーク電流は蟲に少ないことが明瞭である。
第8図は本発明に依って作成したキャパシタ及び比較の
為に種々の技術を適用して作成したキャパシタの印加電
圧とリーク電流密度との関係を説明する為の線図を表し
、横軸には印加電圧(y Eを、また、縦軸にはリーク
電流密度[A/cTIi2]をそれぞれ採っである。尚
、このデータは、第6−図のデータを得た実験と概略同
様なそれを行って得られたと考えて良い。
このデータを得た際のキャパシタの誘電体膜はTiO2
膜であり、ここで、Tifji膜を形成するまでの工程
は、各試料について全て同じである。
スパッタリング法で形成したTi膜の膜厚は5(nm)
であり、従来の技術に於ける熱酸化、或いは、本発明に
於けるレーザ照射酸化で生成されたTie、膜の膜厚は
15[nm)程度になっている。厚さが15(nm)の
TiO2膜で得られる誘電体膜としての性能をSiO□
膜に膜厚換算すると2.5 (nm]になる。
バリヤ・メタル膜には、厚さが50 〔nm)のTiN
膜を用いた。
レーザ照射酸化Sこ用いたレーザはXeClエキシマ・
レーザである。
第8図に於いて、 ■:前レーザ照射することなくTi’l膜を熱酸化した
場合であって、熱酸化は950(’C3のの酸素雰囲気
で10(分〕行い、Tie2薄膜に変換したものである
■:■と同様、前レーザ照射することなく、酸素雰囲気
でTi薄膜にレーザ照射して酸化を行    −い、T
i0zFf膜に変換したものである。
この場合のレーザ照射の条件は、レーザ強度密度が1.
 3 (J/cm2〕、また、パルス幅が30〔n秒]
である。
■:Til膜に前レーザ照射を行ってから、■と同じ条
件で熱酸化してTie2薄膜に変換したちのである。
この場合の前レーザ照射の条件は、レーザ強度密度が2
. OCl/CWI” E 、また、パルス幅が30C
n秒〕である。
[相]:本発明実施例であり、■と同し条件の前レーザ
照射、及び、■と同し条件のレーザ照射酸化を行ってT
iO□薄膜にしたものである。
図の■及び■から明らかなように、前レーザ照射なしで
はリーク電流が多く、熱酸化もレーザ照射酸化も異なる
ところが殆どなかった。図の■に見られるように、前レ
ーザ照射+熱酸化では、リーク電流が若干少なくなって
はいるが、実用上がらは不充分である。図の[相]に見
られるようδこ、前レーザ照射+レーザ照射酸化では、
リーク電流が充分に低減されている。
この場合も、本発明に依る、前レーザ照射+レーザ照射
酸化の組み合わせで、初めてリーク電流が少ない誘電体
膜を得ることができる。
前記[相]の条件で作成したキャパシタについて、10
−” C人〕を基準としたときの絶縁耐圧は13[MV
/C11) テアリ、TDDB測定ノ結果、素子の寿命
は9年であって、この実施例も、実用的には充分であり
、信頼性が高い誘電体膜である。
〔発明の効果〕
本発明に依る半導体装置の製造方法シこ於いては、キャ
パシタを構成する為のシリコン蓄積電極を形成し、その
シリコン蓄積電極に他の物質が侵入することを抑止する
バリヤ膜を形成し、そのバリヤ膜上にキャパシタの誘電
体膜を構成する為の金属薄膜を形成し、高エネルギ・ビ
ームを照射して前記金属薄膜を溶融・固化し、その金属
薄膜に酸化性雰囲気中で高エネルギ・ビームを照射し金
属酸化物膜に変換してキャパシタの誘電体膜を生成させ
、その誘電体膜上にキャパシタの対向電極を形成するよ
うにしている。
前記構成を採ることに依り、酸化されてキャパシタの誘
電体膜となるma族或いはTVa族或いは〜°a族の金
属薄膜は結晶欠陥やピンホールが殆どなく、均−且つ良
質なものとすることができ、しかも、それを瞬間的に雰
囲気ガスと反応させて金属酸化物膜としているので、反
応過程の物質移動に起因する金属酸化物の多結晶化が起
こらず、従って、結晶粒界に沿ってリークする電流は著
しく少なくなり、また、その金属酸化物膜の絶縁耐圧も
充分に高い。
【図面の簡単な説明】
第1図乃至第5図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第6図は本
発明に依って作成したキャパシタ及び比較の為に種々の
技術を適用して作成したキャパシタの印加電圧とリーク
電流密度との関係を説明する為の線図、第7図は本発明
に依って作成したキャパシタ及び比較の為に従来の技術
を適用して作成したキャパシタの印加電圧とリーク電流
密度との関係を説明する為の線図、第8図は本発明に依
って作成したキャパシタ及び比較の為に種々の技術を適
用して作成したキャパシタの印加電圧とリーク電流密度
との関係を説明する為の線図をそれぞれ表している。 図に於いて、1はSi半導体基板、2はフィールド絶縁
膜、3はキャパシタの蓄積電極、4はバリヤ・メタル膜
、5は金属薄膜、5′は溶融・固化した金属薄膜、5″
は金属酸化物薄膜、6はキーバンタの対向電極(セル・
プレート)をそれぞれ示している。 特許出願人   富士通株式会社 代理人弁理士  相 谷 昭 司 代理人弁理士  渡 邊 弘 − 1(Si半導体基板) 実施例を説明するための工程要所に於ける半導体装置の
要部切断側面図第1図 実施例を説明するための工@要所に於ける半導体装置の
要部切断eI面図第2図 5(溶融・固化した金属薄膜)   高エネルギ・ビー
ム実施例を説明すうための工程要所に於ける半導体装置
の要部切断側面図第3図 5(金属Wヒ物薄膜)         高エネルギ・
ビーム実施例を説明するための工@要所に於ける半導体
装置の要部切断側面図6(対向電極) へ 実施例を説明するための工程要所に於ける半導体の要部
切断側面図印加電圧() キャパシタの印加電圧とリーク電流 密度との関係を説明するための線図 第6図 印加電圧(V) キャパシタの印加電圧とり一971tL密度との関係を
説明するための線図 第7図

Claims (4)

    【特許請求の範囲】
  1. (1)基板上にキャパシタを構成する為のシリコン蓄積
    電極を形成し、 次いで、前記シリコン蓄積電極に他の物質が侵入するこ
    とを抑止するバリヤ膜を形成し、次いで、前記バリヤ膜
    上にキャパシタの誘電体膜を構成する為の金属薄膜を形
    成し、 次いで、レーザ或いは電子ビームなどの高エネルギ・ビ
    ームを照射して前記金属薄膜を溶融してから固化させ、 次いで、前記緻密化された金属薄膜に酸化性雰囲気中で
    レーザ或いは電子ビームなどの高エネルギ・ビームを照
    射し金属酸化物膜に変換してキャパシタの誘電体膜を生
    成させ、 次いで、前記誘電体膜上にキャパシタの対向電極を形成
    する工程 が含まれてなることを特徴とする半導体装置の製造方法
  2. (2)シリコン蓄積電極に他の物質が侵入することを抑
    止するバリヤ膜がTiNを材料とするものであること を特徴とする請求項1記載の半導体装置の製造方法。
  3. (3)シリコン蓄積電極に他の物質が侵入することを抑
    止するバリヤ膜がTiWを材料とするものであること を特徴とする請求項1記載の半導体装置の製造方法。
  4. (4)キャパシタの誘電体膜を構成する為の金属薄膜が
    IIIa族或いはIVa族或いはVa族の金属を材料とする
    ものであること を特徴とする請求項1或いは2或いは3記載の半導体装
    置の製造方法。
JP2321309A 1990-11-27 1990-11-27 半導体装置の製造方法 Pending JPH04192556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2321309A JPH04192556A (ja) 1990-11-27 1990-11-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2321309A JPH04192556A (ja) 1990-11-27 1990-11-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04192556A true JPH04192556A (ja) 1992-07-10

Family

ID=18131144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2321309A Pending JPH04192556A (ja) 1990-11-27 1990-11-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04192556A (ja)

Similar Documents

Publication Publication Date Title
US5837593A (en) Methods of fabricating microelectronic capacitors having tantalum pentoxide dielectrics
KR100419683B1 (ko) 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 dc 스퍼터링 공정
US6248640B1 (en) Method for forming capacitor of semiconductor device using high temperature oxidation
US4959745A (en) Capacitor and method for producing the same
KR100276844B1 (ko) 메모리장치용고유전성이산화티탄-질화규소복합필름
US6953722B2 (en) Method for patterning ceramic layers
US5432732A (en) Dynamic semiconductor memory
US5444006A (en) Method of manufacturing a capacitor in a semiconductor memory device
KR920007106A (ko) 고체전자소자 및 그의 제조방법
US5569619A (en) Method for forming a capacitor of a semiconductor memory cell
JP2679433B2 (ja) 多結晶シリコン膜の形成方法
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
US5858853A (en) Method for forming capacitor electrode having jagged surface
JP2703206B2 (ja) 強誘電体キャパシタ及びその製造方法
Rausch et al. Thin Ta2O5 films prepared by low pressure metal organic CVD
US6504228B1 (en) Semiconductor device and method for manufacturing the same
JPH04192556A (ja) 半導体装置の製造方法
JPH10135420A (ja) MgTiO3 薄膜を備えたFRAM素子及びFFRAM素子並びにその製造方法
TW474000B (en) Method of manufacturing capacitor for semiconductor device
JPH0656877B2 (ja) 酸化タンタル薄膜の製造方法
JP3226329B2 (ja) 容量装置およびその製造方法
JPH04252018A (ja) 多結晶シリコン膜の形成方法
Kim et al. Electrical properties of crystalline Ta2O5 with Ru electrode
JPS6364895B2 (ja)
KR100312996B1 (ko) 반도체장치의절연막제조방법