JPH0656877B2 - 酸化タンタル薄膜の製造方法 - Google Patents
酸化タンタル薄膜の製造方法Info
- Publication number
- JPH0656877B2 JPH0656877B2 JP62228872A JP22887287A JPH0656877B2 JP H0656877 B2 JPH0656877 B2 JP H0656877B2 JP 62228872 A JP62228872 A JP 62228872A JP 22887287 A JP22887287 A JP 22887287A JP H0656877 B2 JPH0656877 B2 JP H0656877B2
- Authority
- JP
- Japan
- Prior art keywords
- tantalum oxide
- thin film
- film
- oxide thin
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、半導体素子などの電子デバイスにおける例え
ばキャパシタのための誘電体材料として用いられる酸化
タンタル薄膜の製造方法に関する。
ばキャパシタのための誘電体材料として用いられる酸化
タンタル薄膜の製造方法に関する。
＜従来の技術＞ 近年、DRAMなどの半導体素子においては、微細化、高集
積化が進んでおり、これらに使用するキャパシタの面積
は、ますます縮小が望まれている。しかし、面積の縮小
をしてもメモリを保持するに必要な電荷量には限界があ
り、最小限の容量は保たれなければならない。
積化が進んでおり、これらに使用するキャパシタの面積
は、ますます縮小が望まれている。しかし、面積の縮小
をしてもメモリを保持するに必要な電荷量には限界があ
り、最小限の容量は保たれなければならない。
従来、キャパシタの誘電膜は、形成のしやすさなどから
誘電率が約３．９のシリコン酸化膜が用いられてきた
が、必要容量を保持するためには、その膜厚を更に薄く
しなければならない。膜厚を薄くすると誘電膜には高電
界が印加され、その結果、絶縁破壊によって素子が破壊
されるという危険が生じる。現在の4MDRAMにおいては、
メモリキャパシタに使用するシリコン酸化膜はすでに絶
縁破壊耐圧から、信頼性が保証できる限界の膜厚で使用
している状況にある。
誘電率が約３．９のシリコン酸化膜が用いられてきた
が、必要容量を保持するためには、その膜厚を更に薄く
しなければならない。膜厚を薄くすると誘電膜には高電
界が印加され、その結果、絶縁破壊によって素子が破壊
されるという危険が生じる。現在の4MDRAMにおいては、
メモリキャパシタに使用するシリコン酸化膜はすでに絶
縁破壊耐圧から、信頼性が保証できる限界の膜厚で使用
している状況にある。
そのため今後の集積化デバイスにおいては、より高い誘
電率を有する誘電膜を使用し、キャパシタ面積を縮小す
る方法が研究されている。この中で最も有望視されてい
るものには、酸化タンタル、酸化チタンなどがある。
電率を有する誘電膜を使用し、キャパシタ面積を縮小す
る方法が研究されている。この中で最も有望視されてい
るものには、酸化タンタル、酸化チタンなどがある。
酸化タンタル薄膜は、スパッタ法、熱酸化法、陽極酸化
法、ＣＶＤ法、光ＣＶＤ法などで形成することができ、
誘電率はＳi の５〜６倍であり、これによって大幅な面
積縮小が望める。
法、ＣＶＤ法、光ＣＶＤ法などで形成することができ、
誘電率はＳi の５〜６倍であり、これによって大幅な面
積縮小が望める。
しかし、これらの高誘電体膜は絶縁性の面で、シリコン
酸化膜よりも劣っている。即ち、酸化タンタルを５００
℃以下の温度で形成すると、一般にアモルファス状態と
なる。高温で形成した酸化タンタル膜は、通常、結晶化
しており、結晶粒界を通じて電流が流れやすいことから
絶縁性に問題があり実用化は困難である。この面からは
低温形成膜が有利であるが、低温形成膜には安定な化学
量論組成から組成のずれが有り、この膜中の酸素欠損が
電流の通路となるため、通常の状態では実用可能な絶縁
性の高い膜は得られない。そのため、保持している電荷
がリーク電流で放出され、メモリーの保持が困難になる
ことから実用化が遅れている。このリーク電流を低減す
るためには、何等かの方法で欠陥を減らしてやる必要が
ある。例としては、ＣＶＤ法で酸化タンタルを形成する
際、Ｔi を含む原料ガスを混入させて、５価のＴa を４
価の元素であるＴi で置換することで実質的に酸素欠損
を解消する方法が発表されている。（IEDM Tech.Dig.,2
9−6.PP.680−683,1986） また、光ＣＶＤによる酸化タンタル膜は比較的絶縁特性
に優れ、特に膜形成後のアニールによって膜中の酸素欠
損を排除する処理を追加することにより、実用的な特性
が得られている。（Extended abstracts of the 19th C
onference on Solid State Devices and Materials,Tok
yo,1987） ＜発明が解決しようとする問題点＞ 上記従来技術、特に光ＣＶＤ酸化タンタルの光酸素アニ
ール時において酸素欠損を解消する場合、比較的簡単な
プロセスですぐれた誘電膜を形成することができるとい
う利点がある反面、下地がSiまたは、シリサイドなどの
ように成分としてＳi を含んでいる必要があり、キャパ
シタ等として用いる場合に電極材料が限られることから
実使用においてはプロセス及び適用機器に制限があっ
た。
酸化膜よりも劣っている。即ち、酸化タンタルを５００
℃以下の温度で形成すると、一般にアモルファス状態と
なる。高温で形成した酸化タンタル膜は、通常、結晶化
しており、結晶粒界を通じて電流が流れやすいことから
絶縁性に問題があり実用化は困難である。この面からは
低温形成膜が有利であるが、低温形成膜には安定な化学
量論組成から組成のずれが有り、この膜中の酸素欠損が
電流の通路となるため、通常の状態では実用可能な絶縁
性の高い膜は得られない。そのため、保持している電荷
がリーク電流で放出され、メモリーの保持が困難になる
ことから実用化が遅れている。このリーク電流を低減す
るためには、何等かの方法で欠陥を減らしてやる必要が
ある。例としては、ＣＶＤ法で酸化タンタルを形成する
際、Ｔi を含む原料ガスを混入させて、５価のＴa を４
価の元素であるＴi で置換することで実質的に酸素欠損
を解消する方法が発表されている。（IEDM Tech.Dig.,2
9−6.PP.680−683,1986） また、光ＣＶＤによる酸化タンタル膜は比較的絶縁特性
に優れ、特に膜形成後のアニールによって膜中の酸素欠
損を排除する処理を追加することにより、実用的な特性
が得られている。（Extended abstracts of the 19th C
onference on Solid State Devices and Materials,Tok
yo,1987） ＜発明が解決しようとする問題点＞ 上記従来技術、特に光ＣＶＤ酸化タンタルの光酸素アニ
ール時において酸素欠損を解消する場合、比較的簡単な
プロセスですぐれた誘電膜を形成することができるとい
う利点がある反面、下地がSiまたは、シリサイドなどの
ように成分としてＳi を含んでいる必要があり、キャパ
シタ等として用いる場合に電極材料が限られることから
実使用においてはプロセス及び適用機器に制限があっ
た。
本発明は、これら欠陥を解消する元素をイオン注入によ
って膜中に導入し、その後の処理を通じて安定でリーク
電流の小さい酸化タンタル膜を下地材料の成分に関係な
く形成することを目的とする。
って膜中に導入し、その後の処理を通じて安定でリーク
電流の小さい酸化タンタル膜を下地材料の成分に関係な
く形成することを目的とする。
＜問題を解決するための手段＞ 本発明は、酸化タンタル薄膜の製造方法に係り、低温プ
ロセスにより非晶質酸化タンタル薄膜を形成後、４属元
素をイオン注入法によって上記薄膜内に注入し、その
後、光エネルギーまたは高周波電界によって活性化した
酸化剤を含む酸化雰囲気中で熱処理することを特徴とす
る酸化タンタル薄膜の製造方法である。
ロセスにより非晶質酸化タンタル薄膜を形成後、４属元
素をイオン注入法によって上記薄膜内に注入し、その
後、光エネルギーまたは高周波電界によって活性化した
酸化剤を含む酸化雰囲気中で熱処理することを特徴とす
る酸化タンタル薄膜の製造方法である。
＜発明の作用＞ 本発明の方法によれば、酸化タンタル薄膜の欠陥を軽減
或いは解消する元素イオン注入法によって膜中に導入す
るため、Ｓi 等の４属元素を含まない金属電極上でも、
絶縁性の優れた酸化タンタル薄膜を形成することができ
る。
或いは解消する元素イオン注入法によって膜中に導入す
るため、Ｓi 等の４属元素を含まない金属電極上でも、
絶縁性の優れた酸化タンタル薄膜を形成することができ
る。
＜実施例＞ 第１図は、酸化タンタルを誘電膜とする積層型キャパシ
ターを備えた、ダイナミックランダムアクセスメモリの
セルの断面である。第２図にその形成工程を示す。
ターを備えた、ダイナミックランダムアクセスメモリの
セルの断面である。第２図にその形成工程を示す。
まず、フィルド酸化膜３が形成されたＳi 基板１上に通
常のＭＯＳデバイス製造工程を用いて、ゲート酸化膜を
介してゲート電極４を形成し、続いてゲート電極４の周
囲にサイドウォール５を形成し、それらをマスクとして
イオン注入法によりソース，ドレイン領域２を形成す
る。上記工程によりＳi 基板１にトランジスタ部を形成
する。その後ゲート電極４が形成されたＳi 基板１の表
面を被って絶縁膜６を形成し、その上にレジストを塗布
し、キャパシタ用のコンタクトホール等のパターニング
を行った後、エッチングによりコンタクトホールを開口
する。（第２図(a)）。
常のＭＯＳデバイス製造工程を用いて、ゲート酸化膜を
介してゲート電極４を形成し、続いてゲート電極４の周
囲にサイドウォール５を形成し、それらをマスクとして
イオン注入法によりソース，ドレイン領域２を形成す
る。上記工程によりＳi 基板１にトランジスタ部を形成
する。その後ゲート電極４が形成されたＳi 基板１の表
面を被って絶縁膜６を形成し、その上にレジストを塗布
し、キャパシタ用のコンタクトホール等のパターニング
を行った後、エッチングによりコンタクトホールを開口
する。（第２図(a)）。
次にスパッタ法やＣＶＤ法を用いて、上記コンタクトホ
ールを通してＳi 基板１に被着し、且つ周辺の絶縁膜６
上に延在する金属薄膜を形成する。この金属薄膜は、キ
ャパシタの下部電極７となるが、従来、成分としてＳi
を含有する必要があり、ポリシリコンやタングステンシ
リサイドなどの材料に限られていた。本実施例の場合に
は、後の工程で温度的に耐えられるものであれば電極材
料を考慮する必要はなく、典型的な例としては、Ｍo,
Ｗ，Al等が使用可能である。この金属薄膜７を従来のホ
トリソグラフィ技術を用いて電極形状等にパターニング
したのち、ＣＶＤ法などで酸化タンタル８を形成する。
このとき成膜は比較的低温で処理することができるＣＶ
Ｄ，光ＣＶＤを利用する。成膜された酸化タンタル８上
から、Ｔi ，Ｓｉなどをイオン注入する。（第２図
(b)）このとき、典型的な注入条件は酸化タンタル膜厚2
50Åに対してＳi を注入する場合、加速電圧30ＫeＶ，
注入量2.5×1014cm-2である。しかし、この場合一般的
には加速電圧をＳi が酸化タンタル膜中へ到達する程度
の電圧，例えば２０〜８０ＫeＶにすれば良く、注入量
も、欠陥密度を上回る量、例えば5.0×1013〜1.0×1015
cm-2とすれば良い。
ールを通してＳi 基板１に被着し、且つ周辺の絶縁膜６
上に延在する金属薄膜を形成する。この金属薄膜は、キ
ャパシタの下部電極７となるが、従来、成分としてＳi
を含有する必要があり、ポリシリコンやタングステンシ
リサイドなどの材料に限られていた。本実施例の場合に
は、後の工程で温度的に耐えられるものであれば電極材
料を考慮する必要はなく、典型的な例としては、Ｍo,
Ｗ，Al等が使用可能である。この金属薄膜７を従来のホ
トリソグラフィ技術を用いて電極形状等にパターニング
したのち、ＣＶＤ法などで酸化タンタル８を形成する。
このとき成膜は比較的低温で処理することができるＣＶ
Ｄ，光ＣＶＤを利用する。成膜された酸化タンタル８上
から、Ｔi ，Ｓｉなどをイオン注入する。（第２図
(b)）このとき、典型的な注入条件は酸化タンタル膜厚2
50Åに対してＳi を注入する場合、加速電圧30ＫeＶ，
注入量2.5×1014cm-2である。しかし、この場合一般的
には加速電圧をＳi が酸化タンタル膜中へ到達する程度
の電圧，例えば２０〜８０ＫeＶにすれば良く、注入量
も、欠陥密度を上回る量、例えば5.0×1013〜1.0×1015
cm-2とすれば良い。
上記条件によって、膜中に４属元素を含んだ酸化タンタ
ルが得られるが、これらが欠陥と結合して安定な状態に
なるためには、適当な温度に一定時間以上保持すること
により再分布を生じさせる必要がある。さらに、この処
理を酸化性の雰囲気中で行うことによって残留する酸素
欠損を補うことができ、より特性向上を図ることが出来
る。この時の酸化剤は、単なる酸素でもよいが、紫外光
照射や放電、高周波誘導などの手法で活性化した強力な
酸化剤を用いれば、より有効である。この時の典型的な
処理条件は、基板加熱温度４００℃，酸素分圧１気圧、
紫外光照射強度５ｍＷ／cm2（185nm波長）、保持時間１
時間である。上記温度は３００〜６００℃で保持時間は
温度にもよるが３０分以上行えば良い。
ルが得られるが、これらが欠陥と結合して安定な状態に
なるためには、適当な温度に一定時間以上保持すること
により再分布を生じさせる必要がある。さらに、この処
理を酸化性の雰囲気中で行うことによって残留する酸素
欠損を補うことができ、より特性向上を図ることが出来
る。この時の酸化剤は、単なる酸素でもよいが、紫外光
照射や放電、高周波誘導などの手法で活性化した強力な
酸化剤を用いれば、より有効である。この時の典型的な
処理条件は、基板加熱温度４００℃，酸素分圧１気圧、
紫外光照射強度５ｍＷ／cm2（185nm波長）、保持時間１
時間である。上記温度は３００〜６００℃で保持時間は
温度にもよるが３０分以上行えば良い。
上記処理を行った後、酸化タンタル薄膜上にキャパシタ
の上部電極となる金属薄膜９を形成し、キャパシタ部以
外の部分をその部分の膜下に存在する酸化タンタル薄膜
とともにエッチング除去し、キャパシタ部を得る。上記
工程によって誘導体としてすぐれた特性をもつ酸化タン
タル膜を得ることができる。
の上部電極となる金属薄膜９を形成し、キャパシタ部以
外の部分をその部分の膜下に存在する酸化タンタル薄膜
とともにエッチング除去し、キャパシタ部を得る。上記
工程によって誘導体としてすぐれた特性をもつ酸化タン
タル膜を得ることができる。
＜発明の効果＞ 本発明による酸化タンタル薄膜中への４属元素のイオン
注入のプロセスを施すことにより、下部電極の材料の制
約なしに、優れた絶縁性のある高誘電薄膜を提供するこ
とが可能となり、極めて高密度のメモリ素子を実現する
ことが出来る。
注入のプロセスを施すことにより、下部電極の材料の制
約なしに、優れた絶縁性のある高誘電薄膜を提供するこ
とが可能となり、極めて高密度のメモリ素子を実現する
ことが出来る。
第１図は、酸化タンタルを用いた本発明による半導体装
置の断面図、第２図は、本発明の一実施例を示す工程を
説明する断面図である。 １……シリコン基板、２……Ｎ+拡散層、３……フィー
ルド酸化膜、４……ゲートメタル、５……サイドウォー
ル、６……層間絶縁膜、７……下部電極金属、８……酸
化タンタル、９……上部電極金属、１０……配線金属、
１１……保護絶縁膜
置の断面図、第２図は、本発明の一実施例を示す工程を
説明する断面図である。 １……シリコン基板、２……Ｎ+拡散層、３……フィー
ルド酸化膜、４……ゲートメタル、５……サイドウォー
ル、６……層間絶縁膜、７……下部電極金属、８……酸
化タンタル、９……上部電極金属、１０……配線金属、
１１……保護絶縁膜
Claims (1)
- 【請求項１】酸化タンタル薄膜の製造方法において、低
温プロセスにより非晶質酸化タンタル薄膜を形成後、４
属元素をイオン注入法によって上記薄膜内に注入し、そ
の後、光エネルギーまたは高周波電界によって活性化し
た酸化剤を含む酸化雰囲気中で熱処理を行うことを特徴
とする、酸化タンタル薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62228872A JPH0656877B2 (ja) | 1987-09-10 | 1987-09-10 | 酸化タンタル薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62228872A JPH0656877B2 (ja) | 1987-09-10 | 1987-09-10 | 酸化タンタル薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471166A JPS6471166A (en) | 1989-03-16 |
| JPH0656877B2 true JPH0656877B2 (ja) | 1994-07-27 |
Family
ID=16883190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62228872A Expired - Fee Related JPH0656877B2 (ja) | 1987-09-10 | 1987-09-10 | 酸化タンタル薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656877B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225148A (ja) * | 1988-03-04 | 1989-09-08 | Toshiba Corp | 誘電体薄膜及びその製造方法 |
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
| US5320972A (en) * | 1993-01-07 | 1994-06-14 | Northern Telecom Limited | Method of forming a bipolar transistor |
| KR100319571B1 (ko) | 1998-03-12 | 2002-01-09 | 루센트 테크놀러지스 인크 | 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정 |
| KR100494322B1 (ko) * | 1999-12-22 | 2005-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP3944367B2 (ja) * | 2001-02-06 | 2007-07-11 | 松下電器産業株式会社 | 絶縁膜の形成方法及び半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147177A (en) * | 1975-06-12 | 1976-12-17 | Fujitsu Ltd | A treatment method of tantaum oxide |
| JPS57167669A (en) * | 1981-03-27 | 1982-10-15 | Fujitsu Ltd | Capacitor and manufacture thereof |
-
1987
- 1987-09-10 JP JP62228872A patent/JPH0656877B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6471166A (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118146A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics | |
| US6953721B2 (en) | Methods of forming a capacitor with an amorphous and a crystalline high K capacitor dielectric region | |
| US6548368B1 (en) | Method of forming a MIS capacitor | |
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| JP2000022111A (ja) | 高温酸化を用いた半導体素子のキャパシタ形成方法 | |
| JPH077085A (ja) | 集積回路コンデンサ誘電体の製造方法及びその方法により製造されたコンデンサ | |
| US6953722B2 (en) | Method for patterning ceramic layers | |
| JP2839076B2 (ja) | 半導体装置およびその製造方法 | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| JPH0656877B2 (ja) | 酸化タンタル薄膜の製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6833605B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| JP3646013B2 (ja) | Ｄｒａｍコンデンサの製造方法 | |
| KR0179563B1 (ko) | 반도체 소자의 층간 평탄화막 형성방법 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JPH09307076A (ja) | 半導体装置の製造方法 | |
| JP3316848B2 (ja) | 酸化タンタル膜を用いたキャパシタ構造の製造方法 | |
| JP2002203916A (ja) | 半導体装置およびその製造方法 | |
| KR100224728B1 (ko) | 오산화 이탄탈륨 유전막 커패시터 제조방법 | |
| KR100238225B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JPH06291255A (ja) | 半導体装置及びその製造方法 | |
| KR19980014185A (ko) | 커패시터 형성방법 | |
| JPS62130550A (ja) | Ｍｉｓ型キヤパシタの製造方法 | |
| JPS6367333B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |