JPH04194823A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH04194823A JPH04194823A JP2319834A JP31983490A JPH04194823A JP H04194823 A JPH04194823 A JP H04194823A JP 2319834 A JP2319834 A JP 2319834A JP 31983490 A JP31983490 A JP 31983490A JP H04194823 A JPH04194823 A JP H04194823A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- liquid crystal
- video signal
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示装置、特に、薄膜トランジスタ及び
画素電極で画素を構成するアクティツマトリクス方式の
液晶表示装置及びその製造方法に関するものである。
画素電極で画素を構成するアクティツマトリクス方式の
液晶表示装置及びその製造方法に関するものである。
ＴＰＴ （薄膜トランジスタ）を搭載したアクティブマ
トリクス構成の液晶表示装置に関しては、例えば、１９
８９年、電子通信学会技術研究報告（ＥＤ８９−３２）
項４１や特開昭６２−４７６２１号公報がある。
トリクス構成の液晶表示装置に関しては、例えば、１９
８９年、電子通信学会技術研究報告（ＥＤ８９−３２）
項４１や特開昭６２−４７６２１号公報がある。
ＴＰＴ液晶表示装置は、小型低消費電力のデイスプレィ
装置として、主としてマイクロコンピュータシステムに
おけるモニター等に用いられている。このような用途と
して、アクティブマトリクス液晶表示装置は製造工程が
複雑であるため、短絡不良等が発生しやすく、またこれ
らの不良は画像として容易に認識できるため、こ、れら
の不良低減が可能な技術が要求されている。
装置として、主としてマイクロコンピュータシステムに
おけるモニター等に用いられている。このような用途と
して、アクティブマトリクス液晶表示装置は製造工程が
複雑であるため、短絡不良等が発生しやすく、またこれ
らの不良は画像として容易に認識できるため、こ、れら
の不良低減が可能な技術が要求されている。
点欠陥の原因として最も多いものは、透明なインジュウ
ムスズ酸化物ＩＴ○で形成された表示を行う画素電極が
ホト工程でのレジスト残りゃエツチング工程でのエツチ
ング不良等で加工残りが、画素電極ＩＴＯと映像信号を
外部駆動回路から供給する映像信号線（ドレイン線）あ
るいは隣合う画素電極ＩＴ○同士が電気的短絡を生じる
不良である。
ムスズ酸化物ＩＴ○で形成された表示を行う画素電極が
ホト工程でのレジスト残りゃエツチング工程でのエツチ
ング不良等で加工残りが、画素電極ＩＴＯと映像信号を
外部駆動回路から供給する映像信号線（ドレイン線）あ
るいは隣合う画素電極ＩＴ○同士が電気的短絡を生じる
不良である。
上記前者の従来技術を用いたＴＰＴ液晶デイスプレィの
断面構造を第２図に示す。同図（ａ）は映像信号線に対
して平面上で隣合う画素電極に対して映像信号線（ドレ
イン線）ＤＬに垂直線上に切った断面図、同図（ｂ）は
走査信号、＠ＧＬに対して平面上で隣合う画素電極ＩＴ
Ｏに対して走査信号線ＧＬ（ゲート線）に垂直線上に切
った断面図である。
断面構造を第２図に示す。同図（ａ）は映像信号線に対
して平面上で隣合う画素電極に対して映像信号線（ドレ
イン線）ＤＬに垂直線上に切った断面図、同図（ｂ）は
走査信号、＠ＧＬに対して平面上で隣合う画素電極ＩＴ
Ｏに対して走査信号線ＧＬ（ゲート線）に垂直線上に切
った断面図である。
この技術を用いた場合、画素電極ＩＴ○と映像信号線Ｄ
Ｌの短絡については絶縁膜０丁で分離されており、この
点での不良対策は行われている。
Ｌの短絡については絶縁膜０丁で分離されており、この
点での不良対策は行われている。
しかしながら、同図中の映像信号線ＤＬに対し、長さＬ
ｏの間げきを持って形成された隣合う画素電極間ＩＴＯ
の短絡について、及び走査信号線ＧＬに対し長さＬｃの
間げきを持って形成された隣合う画素電極間ＩＴ○の短
絡については同一平面上に形成されているため依然とし
て不良の発生が多い。もちろん、Ｌｏ、Ｌｃを大きくし
ていくとこの不良率はポアソン分布統計に従い、Ｌｎ、
Ｌｃに対して指数的に低下するが、このことは光の透過
する開口率を著しく低下させ、好ましくない。
ｏの間げきを持って形成された隣合う画素電極間ＩＴＯ
の短絡について、及び走査信号線ＧＬに対し長さＬｃの
間げきを持って形成された隣合う画素電極間ＩＴ○の短
絡については同一平面上に形成されているため依然とし
て不良の発生が多い。もちろん、Ｌｏ、Ｌｃを大きくし
ていくとこの不良率はポアソン分布統計に従い、Ｌｎ、
Ｌｃに対して指数的に低下するが、このことは光の透過
する開口率を著しく低下させ、好ましくない。
また、特開昭６２−４７６２１号公報の技術は、半導体
膜上絵素電極の重畳部位に絶縁膜を介在させ且つソース
・ドレイン電極と半導体層の間にリンドープのアモルフ
ァスシリコン層を介在させたものである。この従来例は
映像信号線下部に画素電極が設けられ、また前記重畳構
造により、上記従来技術と同様の欠点を有していた。
膜上絵素電極の重畳部位に絶縁膜を介在させ且つソース
・ドレイン電極と半導体層の間にリンドープのアモルフ
ァスシリコン層を介在させたものである。この従来例は
映像信号線下部に画素電極が設けられ、また前記重畳構
造により、上記従来技術と同様の欠点を有していた。
本発明の目的は、液晶表示装置において、液晶表示装置
の画素が不良となる点欠陥を低減することが可能な技術
を提供する。
の画素が不良となる点欠陥を低減することが可能な技術
を提供する。
本願において開示される発明は１次の二つの手段によっ
て達成される７第一番目は、先に所定の厚さを持つ映像
信号線を形成し、次に前記映像信号線上に絶縁膜を被服
し、その後丁ＴＯを堆積、加工する。あるいは、先に所
定の厚さを持つ走査映像信号線を形成し、次に前記走査
信号線上の電極材料を陽極酸化して形成した陽極酸化膜
を形成し、その後ＩＴ○を堆積、加工する。第２番目は
。
て達成される７第一番目は、先に所定の厚さを持つ映像
信号線を形成し、次に前記映像信号線上に絶縁膜を被服
し、その後丁ＴＯを堆積、加工する。あるいは、先に所
定の厚さを持つ走査映像信号線を形成し、次に前記走査
信号線上の電極材料を陽極酸化して形成した陽極酸化膜
を形成し、その後ＩＴ○を堆積、加工する。第２番目は
。
映像信号線に沿って形成される隣合う画素電極ＩＴ○を
同一平面上に形成せず、映像信号線の垂直方向の同一平
面上の画素電極ＩＴＯ間の距離りを隣合う映像信号線の
距離より大きくする。
同一平面上に形成せず、映像信号線の垂直方向の同一平
面上の画素電極ＩＴＯ間の距離りを隣合う映像信号線の
距離より大きくする。
すなわち、本発明は、１つの走査信号線と１つ映像信号
線の交点に薄膜トランジスタを形成し、前記走査信号線
は薄膜トランジスタのゲート電極に接触され、前記映像
信号線は薄膜トランジスタのドレイン電極に接触され、
前記薄膜トランジスタのソース電極に接触された画素電
極によって液晶を駆動する機能を有する単位画素を透・
開基板上にマトリスク状に形成した液晶表示装置におい
て、所定の厚さを持つ映像信号線上に所定の厚さの第一
の絶縁膜が形成され、透明な画素電極は前記映像信号線
上に堆積された前記第一の絶縁膜上の前記映像信号線の
占有する面積上には存在せず前記第一の絶縁膜上に形成
されているものである。ここで、映像信号線が３０００
八以上の厚さを持つものがよい。
線の交点に薄膜トランジスタを形成し、前記走査信号線
は薄膜トランジスタのゲート電極に接触され、前記映像
信号線は薄膜トランジスタのドレイン電極に接触され、
前記薄膜トランジスタのソース電極に接触された画素電
極によって液晶を駆動する機能を有する単位画素を透・
開基板上にマトリスク状に形成した液晶表示装置におい
て、所定の厚さを持つ映像信号線上に所定の厚さの第一
の絶縁膜が形成され、透明な画素電極は前記映像信号線
上に堆積された前記第一の絶縁膜上の前記映像信号線の
占有する面積上には存在せず前記第一の絶縁膜上に形成
されているものである。ここで、映像信号線が３０００
八以上の厚さを持つものがよい。
また、本発明は、１つの走査信号線と１つ映像信号線の
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置の製造方法に
於いて、映像信号線、第一の絶縁膜及び透明な画素電極
の形成順序は、映像信号線、第一の絶縁膜、透明な画素
電極であることを特徴とするものである。
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置の製造方法に
於いて、映像信号線、第一の絶縁膜及び透明な画素電極
の形成順序は、映像信号線、第一の絶縁膜、透明な画素
電極であることを特徴とするものである。
また、本発明は、１つの走査信号線と１つ映像信号線の
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置において、所
定の厚さを持つ映像信号線上に所定の厚さの第一の絶縁
膜が形成され、透明な画素電極は前記映像線上に堆積さ
れた前記第一の絶縁膜上の前記映像信号線の占有する面
積上には存在せず少なくとも前記第一の絶縁膜上をエツ
チング除去された領域に形成されているものである。こ
こで、透明な画素電極は前記映像線上に堆積された前記
第一の絶縁膜上の前記映像信号線の占有する面積上には
存在せず、前記第一の１８膜上をエツチング除去された
領域にのみ形成されているものがよい。また、その一部
を除去される第１の絶縁膜が３０００Å以上の厚さを持
つものがよい。また、映像信号線とその一部を除去され
る第一の絶縁膜がともに３０００Å以上の厚さを持つも
のがよい３また、本発明は、１つの走査信号線と１つ映
像信号線の交点に薄膜トランジスタを形成し、＠記走査
信号線は薄膜トランジスタのゲート電極に接触され、前
記映像信号線は薄膜トランジスタのドレイン電極に接触
され、前記薄膜トランジスタのソース電極に接触された
画素電極によって液晶を駆動する機能を有する単位画素
を透明基板上にマトリスク状に形成した液晶表示装置に
おいて、複数本存在する走査信号線の第１番目と最終番
目を除く前記走査信号線を平面上で垂直方向の断面構造
にて、前記第１番目と最終番目を除く前記走査信号線に
対して隣合う画素電極が、前記走査電極材料を陽極酸化
して形成した陽極酸化膜の少なくとも一つの段差上に存
在せず、前記画素電極上で光の透過する開口領域に薄膜
トランジスタのゲート絶縁膜が存在しないことを特徴と
するものである。
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置において、所
定の厚さを持つ映像信号線上に所定の厚さの第一の絶縁
膜が形成され、透明な画素電極は前記映像線上に堆積さ
れた前記第一の絶縁膜上の前記映像信号線の占有する面
積上には存在せず少なくとも前記第一の絶縁膜上をエツ
チング除去された領域に形成されているものである。こ
こで、透明な画素電極は前記映像線上に堆積された前記
第一の絶縁膜上の前記映像信号線の占有する面積上には
存在せず、前記第一の１８膜上をエツチング除去された
領域にのみ形成されているものがよい。また、その一部
を除去される第１の絶縁膜が３０００Å以上の厚さを持
つものがよい。また、映像信号線とその一部を除去され
る第一の絶縁膜がともに３０００Å以上の厚さを持つも
のがよい３また、本発明は、１つの走査信号線と１つ映
像信号線の交点に薄膜トランジスタを形成し、＠記走査
信号線は薄膜トランジスタのゲート電極に接触され、前
記映像信号線は薄膜トランジスタのドレイン電極に接触
され、前記薄膜トランジスタのソース電極に接触された
画素電極によって液晶を駆動する機能を有する単位画素
を透明基板上にマトリスク状に形成した液晶表示装置に
おいて、複数本存在する走査信号線の第１番目と最終番
目を除く前記走査信号線を平面上で垂直方向の断面構造
にて、前記第１番目と最終番目を除く前記走査信号線に
対して隣合う画素電極が、前記走査電極材料を陽極酸化
して形成した陽極酸化膜の少なくとも一つの段差上に存
在せず、前記画素電極上で光の透過する開口領域に薄膜
トランジスタのゲート絶縁膜が存在しないことを特徴と
するものである。
また、本発明は、１つの走査信号線と１つ映像信号線の
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置において、複
数本存在する走査信号線の第１番目と最終番目を除く前
記走査信号線を平面上で垂直方向の断面構造にて、前記
第１番目と最終番目を除く前記走査信号線に対して隣合
う透明な画素電極が、前記走査電極材料を陽極酸化して
形成した陽極酸化膜上に存在せず、前記画素電極上で光
の透過する開口領域に薄膜トランジスタのゲート絶縁膜
が存在しない−ことを特徴とするものである。
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置において、複
数本存在する走査信号線の第１番目と最終番目を除く前
記走査信号線を平面上で垂直方向の断面構造にて、前記
第１番目と最終番目を除く前記走査信号線に対して隣合
う透明な画素電極が、前記走査電極材料を陽極酸化して
形成した陽極酸化膜上に存在せず、前記画素電極上で光
の透過する開口領域に薄膜トランジスタのゲート絶縁膜
が存在しない−ことを特徴とするものである。
また、本発明は、走査信号線、陽極酸化膜、画素電極形
成順序は、走査信号線、陽極酸化膜、画素電極形成の順
序に製造され、陽極酸化膜上画素電極の製造工程中に、
他の絶縁膜の製造工程を含まない工程で製造されたこと
を特徴とする液晶表示装置の製造方法の製造方法である
。
成順序は、走査信号線、陽極酸化膜、画素電極形成の順
序に製造され、陽極酸化膜上画素電極の製造工程中に、
他の絶縁膜の製造工程を含まない工程で製造されたこと
を特徴とする液晶表示装置の製造方法の製造方法である
。
前記表示装置に於いて、保持容量を形成する上部及び下
部電極は共に不透明の電極材料で形成ゴれたものがよい
。また、保持容量を形成する上部電極は画素電極で形成
されたものがよい、また、前記走査信号線と前記陽極酸
化膜の厚さの総和が３０００Å以上であるものがよい。
部電極は共に不透明の電極材料で形成ゴれたものがよい
。また、保持容量を形成する上部電極は画素電極で形成
されたものがよい、また、前記走査信号線と前記陽極酸
化膜の厚さの総和が３０００Å以上であるものがよい。
また、本発明は、１つの走査信号線と１つ映像信号線の
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置において、複
数本存在する映像信号線の第１番目と最終番目を除く前
記映像信号線を平面上で垂直方向の断面構造にて、前記
第１番目と最終番目を除く前記映像信号線に対して隣合
う画素電極が、隣合う画素の一方が透明基板あるいは第
一の絶縁膜上に形成され、他方の画素電極との平面上の
ほぼ中間位置に形成された映像信号線が前記第一の絶縁
膜上に形成され、前記他方の画素電極が前記映像信号線
上に形成された第２の絶縁膜上に形成されたものである
。ここで、前記画素電極が映像信号線上に存在しないも
のがよい。また、複数本存在する走査信号線の第１番目
と最終番目を除く前記走査信号線を平面上で垂直方向の
断面構造にて、前記第１番目と最終番目を除く前記走査
信号線に対して隣合う画素電極が、隣合う画素の一方が
透明基板あるいは第一の絶縁膜上に形成され、他方の画
素電極との平面上のほぼ中間位置に形成された走査信号
線が前記第一の絶縁膜上に形成され、前記他方の画素電
極が前記走査信号線上に形成された第２の絶縁膜上に形
成されたものがよい。
交点に薄膜トランジスタを形成し、前記走査信号線は薄
膜トランジスタのゲート電極に接触され、前記映像信号
線は薄膜トランジスタのドレイン電極に接触され、前記
薄膜トランジスタのソース電極に接触された画素電極に
よって液晶を駆動する機能を有する単位画素を透明基板
上にマトリスク状に形成した液晶表示装置において、複
数本存在する映像信号線の第１番目と最終番目を除く前
記映像信号線を平面上で垂直方向の断面構造にて、前記
第１番目と最終番目を除く前記映像信号線に対して隣合
う画素電極が、隣合う画素の一方が透明基板あるいは第
一の絶縁膜上に形成され、他方の画素電極との平面上の
ほぼ中間位置に形成された映像信号線が前記第一の絶縁
膜上に形成され、前記他方の画素電極が前記映像信号線
上に形成された第２の絶縁膜上に形成されたものである
。ここで、前記画素電極が映像信号線上に存在しないも
のがよい。また、複数本存在する走査信号線の第１番目
と最終番目を除く前記走査信号線を平面上で垂直方向の
断面構造にて、前記第１番目と最終番目を除く前記走査
信号線に対して隣合う画素電極が、隣合う画素の一方が
透明基板あるいは第一の絶縁膜上に形成され、他方の画
素電極との平面上のほぼ中間位置に形成された走査信号
線が前記第一の絶縁膜上に形成され、前記他方の画素電
極が前記走査信号線上に形成された第２の絶縁膜上に形
成されたものがよい。
上記した手段１は、本発明者が段差に対するＩＴＯのス
ッテプカバレジを実験した結果に基ずく。
ッテプカバレジを実験した結果に基ずく。
第３図にその実験結果を示す。縦軸は段差でのＩＴＯの
切断率、横軸はＩＴＯが被服すべき段差である。段差が
１０００Å以下では切断衣はほぼ０％と小さいが３００
０Å以上で急増し、４０００Å以上では９０％以上の切
断率となる７この実験結果を基にするならば、上記手段
１の様に、まず所定の厚さ（３０００人以トが望ましい
）の映像信号線あるいは走査信号線を形成、絶縁膜を被
服しあるいは前記走査信号線の電極材料を陽極酸化し、
その後に１ＴＯを堆積、加工すれば、たとえ隣合う画素
電極ＩＴＯ間にエツチング不良等によりＩＴＯが残った
としても、段差でｒＴ○が切断され短絡不良は低減する
。
切断率、横軸はＩＴＯが被服すべき段差である。段差が
１０００Å以下では切断衣はほぼ０％と小さいが３００
０Å以上で急増し、４０００Å以上では９０％以上の切
断率となる７この実験結果を基にするならば、上記手段
１の様に、まず所定の厚さ（３０００人以トが望ましい
）の映像信号線あるいは走査信号線を形成、絶縁膜を被
服しあるいは前記走査信号線の電極材料を陽極酸化し、
その後に１ＴＯを堆積、加工すれば、たとえ隣合う画素
電極ＩＴＯ間にエツチング不良等によりＩＴＯが残った
としても、段差でｒＴ○が切断され短絡不良は低減する
。
上記手段２は、映像信号線の垂直方向の画素電極ＩＴ’
０間の距離が、隣合う映像信号線の距離より大きいため
、距離に対するポアソン分布統計に従い短絡不良は著し
く低減する。
０間の距離が、隣合う映像信号線の距離より大きいため
、距離に対するポアソン分布統計に従い短絡不良は著し
く低減する。
（実施例１）
本発明の実施例１であるアクティブマトリクス方式の液
晶表示装置の液晶表示部の１画素を第４図（要部平面図
）で示し、第４図のＩ−１切断線で切った断面を第１図
で示す。第５図には、第４図の■−■切断線で切った断
面を示す。また、第６図には、第４図の■−■切断線で
切った断面を示す。
晶表示装置の液晶表示部の１画素を第４図（要部平面図
）で示し、第４図のＩ−１切断線で切った断面を第１図
で示す。第５図には、第４図の■−■切断線で切った断
面を示す。また、第６図には、第４図の■−■切断線で
切った断面を示す。
第４図に示すように、液晶表示装置は、下部透明ガラス
基板の内側（液晶側）の表面上に、薄膜トランジスタＴ
ＰＴ及び画素電極ＩＴ○を有する画素が構成されている
。
基板の内側（液晶側）の表面上に、薄膜トランジスタＴ
ＰＴ及び画素電極ＩＴ○を有する画素が構成されている
。
各画素は、隣接する２本の走査信号線（ゲート信号線）
ＧＬと、隣接する２本の映像信号ｖＡ（ドレイン信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。各画素は薄膜トランジスタＴＰＴ
、画素電極ＩＴＯ及び付加容量Ｃａｄｄを含む。走査信
号線ＯＬは１列方向に延在し、行方向に複数本配置され
ている。
ＧＬと、隣接する２本の映像信号ｖＡ（ドレイン信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。各画素は薄膜トランジスタＴＰＴ
、画素電極ＩＴＯ及び付加容量Ｃａｄｄを含む。走査信
号線ＯＬは１列方向に延在し、行方向に複数本配置され
ている。
映像信号線ＤＬは５行方向に延在し、列方向に複数本配
置されている。
置されている。
断面構造は、第１図に示すように、液晶層ＬＣを基準に
下部透明ガラス基板５ＵＢＩ側には液晶配向膜０Ｒ１１
、薄膜トランジスタＴＰＴ及び透明画素電極ＩＴＯＩが
形成され、下部基板５ＵＢ１の下には偏光板ＰＯＬ １
、上部透明ガラス基板５ＵＢ２側には、配向膜０ＲＩ２
、カラーフィルターＦＩＬ、遮光用ブランクマトリクス
パターンＢＭが形成され、透明ガラス基板ＳＴ、’Ｂ２
上には偏光板ＰＯＬ２が形成されている。また上記断面
構造には、共通透明画素型１ＩＴＯ２、保護＠ＰＳＶＩ
及びＰＳＶ２、絶縁膜ＧＩのそれぞれの層が形成されて
いる。
下部透明ガラス基板５ＵＢＩ側には液晶配向膜０Ｒ１１
、薄膜トランジスタＴＰＴ及び透明画素電極ＩＴＯＩが
形成され、下部基板５ＵＢ１の下には偏光板ＰＯＬ １
、上部透明ガラス基板５ＵＢ２側には、配向膜０ＲＩ２
、カラーフィルターＦＩＬ、遮光用ブランクマトリクス
パターンＢＭが形成され、透明ガラス基板ＳＴ、’Ｂ２
上には偏光板ＰＯＬ２が形成されている。また上記断面
構造には、共通透明画素型１ＩＴＯ２、保護＠ＰＳＶＩ
及びＰＳＶ２、絶縁膜ＧＩのそれぞれの層が形成されて
いる。
本実施例の特徴は第１図の断面構造にある。絶縁膜ＧＩ
上には第１導電膜ｄ１及び第２導電膜ｄ２の積層構造で
形成された映像信号線Ｄ Ｌがあり、その上には保護膜
ＰＳＶＩ膜が形成され、前記保護膜ＰＳＶＩはホトエツ
チング技術で加工されている。画素電極ＩＴ○１は前記
構造形成後に形成される。従って、隣合う画素電極Ｉｒ
Ｏ２間には映像信号線の段差が２カ所ある。点欠陥を誘
因する隣合う長さＬの間隙に画素電極ＩＴＯ１が残膜上
して残ったとしても、上記２箇所の段差により第３図の
実験データに従い断線され点欠陥は生しない。本断面図
の主な構成部の詳細形成条件等を以下に示す。
上には第１導電膜ｄ１及び第２導電膜ｄ２の積層構造で
形成された映像信号線Ｄ Ｌがあり、その上には保護膜
ＰＳＶＩ膜が形成され、前記保護膜ＰＳＶＩはホトエツ
チング技術で加工されている。画素電極ＩＴ○１は前記
構造形成後に形成される。従って、隣合う画素電極Ｉｒ
Ｏ２間には映像信号線の段差が２カ所ある。点欠陥を誘
因する隣合う長さＬの間隙に画素電極ＩＴＯ１が残膜上
して残ったとしても、上記２箇所の段差により第３図の
実験データに従い断線され点欠陥は生しない。本断面図
の主な構成部の詳細形成条件等を以下に示す。
′Ｍ！ｍ膜ＧＩは、薄膜トランジスタＴＰＴのゲート絶
縁膜上して使用される、絶縁膜６丁は、例えば、プラズ
マＧＶＤで形成された窒化珪素膜を用い、３０００ （
人）程度の膜圧に形成される。
縁膜上して使用される、絶縁膜６丁は、例えば、プラズ
マＧＶＤで形成された窒化珪素膜を用い、３０００ （
人）程度の膜圧に形成される。
映像信号線ＤＬは第１導電膜ｄ１、第２導電膜ｄ２を順
次重ね合わせて構成されている。第１導電膜ｄ１は、ス
パッタで形成した、クロム膜を用いて、５００〜１００
０ （人）の膜圧（本実施例では６００（人）程度の膜
厚）により形成される。
次重ね合わせて構成されている。第１導電膜ｄ１は、ス
パッタで形成した、クロム膜を用いて、５００〜１００
０ （人）の膜圧（本実施例では６００（人）程度の膜
厚）により形成される。
クロム膜は、後述する薄膜トランジスタＴＰＴのＮ＋型
半導体層ｄＯとの接触、画素電極ＩＴ○１との接触が良
好である。また、クロム膜は、後述する第２の導電膜ｄ
２のアルミニウムがＮ＋型半導体層ｄｏに拡散すること
を防止するという、所謂バリア層を構成する。第１導電
膜ｄ土としては、上記のようなりロム膜の他に高融点金
属（Ｍｏ。
半導体層ｄＯとの接触、画素電極ＩＴ○１との接触が良
好である。また、クロム膜は、後述する第２の導電膜ｄ
２のアルミニウムがＮ＋型半導体層ｄｏに拡散すること
を防止するという、所謂バリア層を構成する。第１導電
膜ｄ土としては、上記のようなりロム膜の他に高融点金
属（Ｍｏ。
Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド膜で形成し
ても良い。第２導電膜ｄ２は、アルミニュウムのスパッ
タリングで３５００〜４５００ＣＡ）の膜厚（本実施例
では４０００ （人）程度の膜圧）に形成される。アル
ミニュウム層は、クロム層に比へてストレスが小さく、
厚い膜厚に形成することが可能で、映像信号線ＤＬの抵
抗値を低減するように構成されている。アルミニュウム
膜の他にシリコン（Ｓｉ）、バラジュウム（Ｐｄ）や銅
（Ｃｕ）を添加物として含有させたアルミニュウム膜で
形成されても良い。
ても良い。第２導電膜ｄ２は、アルミニュウムのスパッ
タリングで３５００〜４５００ＣＡ）の膜厚（本実施例
では４０００ （人）程度の膜圧）に形成される。アル
ミニュウム層は、クロム層に比へてストレスが小さく、
厚い膜厚に形成することが可能で、映像信号線ＤＬの抵
抗値を低減するように構成されている。アルミニュウム
膜の他にシリコン（Ｓｉ）、バラジュウム（Ｐｄ）や銅
（Ｃｕ）を添加物として含有させたアルミニュウム膜で
形成されても良い。
画素電極ＩＴ○１は、スパッタリングで１０００〜２０
００ （人）の膜厚〔本実施例では１２００（人）程度
の膜圧〕で形成される。
００ （人）の膜厚〔本実施例では１２００（人）程度
の膜圧〕で形成される。
保護膜ＰＳＶＩは、主に、薄膜トランジスタＴＰＴを湿
気から保護するために形成されており、対湿性の良いも
のを使用する。例えばプラズマＣＶＤで形成された酸化
珪素膜、窒化珪素膜、あるいはＰＩＱ等の有機１１！縁
膜で形成されている。
気から保護するために形成されており、対湿性の良いも
のを使用する。例えばプラズマＣＶＤで形成された酸化
珪素膜、窒化珪素膜、あるいはＰＩＱ等の有機１１！縁
膜で形成されている。
次に、第５図の断面構造を説明する。本断面図は液晶Ｌ
Ｃの容量を充電する薄膜トランジスタＴＰＴを含む断面
図である５画素電極ＩＴＯ１は保護膜ＰＳＶＩのホトエ
ツチング加工後に形成され、ソース電極ＳＤＩの第１導
電膜ｄ１と接触されている。ソース電極ＳＤＩの第２導
電膜ｄ２は保護膜ＰＳＶＩで被覆されている。
Ｃの容量を充電する薄膜トランジスタＴＰＴを含む断面
図である５画素電極ＩＴＯ１は保護膜ＰＳＶＩのホトエ
ツチング加工後に形成され、ソース電極ＳＤＩの第１導
電膜ｄ１と接触されている。ソース電極ＳＤＩの第２導
電膜ｄ２は保護膜ＰＳＶＩで被覆されている。
薄膜トランジスタＴＰＴは、ゲート電ｉＧＴに正のバイ
アスを引加すると、ソースドレイン（映像信号線ＤＬ）
間のチャンネル抵抗値が小さくなり、バイアスを零にす
るとチャンネル抵抗値が大きくなるように動作する。こ
の薄膜トランジスタＴＰＴは、主に、ゲート電極ＧＴ、
ゲート絶縁膜Ｇｌ、１型（真性、１ｎｔｒｉｎｓｉｃ、
導電型決定不純物がドープされていない）非晶質Ｓｉ半
導体層ＡＳ、一対のソース電極ＳＤＩ及びドレイン電極
５Ｄ２（映像信号線ＤＬ）で構成されている。なお、ソ
ース、ドレインは本来その間のバイアス極性で決まり、
本表示装置の回路ではその極性は動作中反転するので、
ソース、ドレインは動作中入れ替わると理解されたい。
アスを引加すると、ソースドレイン（映像信号線ＤＬ）
間のチャンネル抵抗値が小さくなり、バイアスを零にす
るとチャンネル抵抗値が大きくなるように動作する。こ
の薄膜トランジスタＴＰＴは、主に、ゲート電極ＧＴ、
ゲート絶縁膜Ｇｌ、１型（真性、１ｎｔｒｉｎｓｉｃ、
導電型決定不純物がドープされていない）非晶質Ｓｉ半
導体層ＡＳ、一対のソース電極ＳＤＩ及びドレイン電極
５Ｄ２（映像信号線ＤＬ）で構成されている。なお、ソ
ース、ドレインは本来その間のバイアス極性で決まり、
本表示装置の回路ではその極性は動作中反転するので、
ソース、ドレインは動作中入れ替わると理解されたい。
便宜上一方をソース、他方をドレインと固定して表現す
る。
る。
次に、第６図の断面構造を説明する３本所面図は付加容
量Ｃａｄｄの構造を示す。透明画素電極ＩＴ○１は、薄
膜トランジスタＴＰＴと接続される端部と反対側の端部
において、隣りの走査信号線ＧＬと重なる様に形成され
ている。この重ね合わせは、隣の走査信号線ＧＬを一方
の電極ＰＬＩとし、透明画素電極ＩＴＯＩと接触され、
映像信号線と同様な工程で形成された第１導電膜ｄ１、
第２導電膜ｄ２を他方の電極ＰＬ２とする保持容量素子
（静電容量素子） Ｃａ ｄ ｄを構成する。この保持
容量素子Ｃａｄｄの誘電膜は、薄膜トランジスタＴＰＴ
のゲート絶縁膜上して使用される絶縁＠Ｇ■と同一層で
構成されている。
量Ｃａｄｄの構造を示す。透明画素電極ＩＴ○１は、薄
膜トランジスタＴＰＴと接続される端部と反対側の端部
において、隣りの走査信号線ＧＬと重なる様に形成され
ている。この重ね合わせは、隣の走査信号線ＧＬを一方
の電極ＰＬＩとし、透明画素電極ＩＴＯＩと接触され、
映像信号線と同様な工程で形成された第１導電膜ｄ１、
第２導電膜ｄ２を他方の電極ＰＬ２とする保持容量素子
（静電容量素子） Ｃａ ｄ ｄを構成する。この保持
容量素子Ｃａｄｄの誘電膜は、薄膜トランジスタＴＰＴ
のゲート絶縁膜上して使用される絶縁＠Ｇ■と同一層で
構成されている。
上記発明における走査信号線ＧＬ即ちゲート電極ＧＴは
、例えば、クロム（Ｃｒ）、アルミニウム（Ａｆｌ）、
タンタル（Ｔａ）等の金属で形成される。また、絶縁膜
ＧＩの電気的耐圧を大きくするためや、映像信号線ＤＬ
と走査信号線ＧＬ間や保持容量素子Ｃａｄｄの短絡欠陥
を低減するため前記金属を陽極酸化し、アルミナ絶縁膜
、５酸化タンタル絶縁膜を形成しても良い。これらの陽
極酸化膜を用いると薄膜トランジスタＴＰＴや保持容量
素子Ｃａｄｃｌの絶縁層は絶縁膜ＧＩと前記陽極酸化膜
上の複合膜上なる。
、例えば、クロム（Ｃｒ）、アルミニウム（Ａｆｌ）、
タンタル（Ｔａ）等の金属で形成される。また、絶縁膜
ＧＩの電気的耐圧を大きくするためや、映像信号線ＤＬ
と走査信号線ＧＬ間や保持容量素子Ｃａｄｄの短絡欠陥
を低減するため前記金属を陽極酸化し、アルミナ絶縁膜
、５酸化タンタル絶縁膜を形成しても良い。これらの陽
極酸化膜を用いると薄膜トランジスタＴＰＴや保持容量
素子Ｃａｄｃｌの絶縁層は絶縁膜ＧＩと前記陽極酸化膜
上の複合膜上なる。
上記実施例では、各画素に１個の薄膜トランジスタを形
成した例を示してきたが、各画素に複数個の薄膜トラン
ジスタを形成しても本発明は適用できる。
成した例を示してきたが、各画素に複数個の薄膜トラン
ジスタを形成しても本発明は適用できる。
最後に、本実施例の画素構造を用いた場合の、表示マト
リックス部の等価回路とその結線図を第、 ７図に示
す。
リックス部の等価回路とその結線図を第、 ７図に示
す。
同図は回路図であるが、実際の幾何学的配置に対応して
描かれている。ＡＲは複数画素の二次元状に配列したマ
トリックスアレイである。
描かれている。ＡＲは複数画素の二次元状に配列したマ
トリックスアレイである。
図中Ｘは映像信号線ＤＬを意味し、添字Ｇ、Ｂ及びＲが
それぞれ緑、青及び赤画素に対応して付加されている。
それぞれ緑、青及び赤画素に対応して付加されている。
Ｙは走査信号線ＧＬを意味し、添字１，２．３・・・・
・・ｅｎｄは走査タイミングの順序に従って付加されて
いる。
・・ｅｎｄは走査タイミングの順序に従って付加されて
いる。
映像信号線Ｘ（添字省略）は、交互に上側（又は奇数）
映像信号駆動回路Ｈｅ及び下側（又は偶数）映像信号駆
動回路Ｈｏに接続されている。
映像信号駆動回路Ｈｅ及び下側（又は偶数）映像信号駆
動回路Ｈｏに接続されている。
ＳＵＰは１つの電圧源から複数の分圧した安定化された
電圧源を得るための電源回路やホスト（上位演算処理時
間）からのＣＲＴ （陰極線管）用の情報をＴＰＴ液晶
表示パネル用の情報に変換する回路を含む回路である。
電圧源を得るための電源回路やホスト（上位演算処理時
間）からのＣＲＴ （陰極線管）用の情報をＴＰＴ液晶
表示パネル用の情報に変換する回路を含む回路である。
（実施例２）
本発明の実施例２であるアクティブマトリクス方式の液
晶表示装置の液晶表示部の１画素の映像信号線の平面構
造で垂直線上を切断した断面を第８図で示す。
晶表示装置の液晶表示部の１画素の映像信号線の平面構
造で垂直線上を切断した断面を第８図で示す。
本実施例の特徴は第８図の断面構造にある。絶縁膜ＧＩ
上には第１導電膜ｄ１及び第２導電膜ｄ２の積層構造で
形成された映像信号線ＤＬがあり、その上には保護膜Ｐ
ＳＶＩ膜が形成され、前記保護膜ＰＳＶＩはホトエツチ
ング技術で加工されている。画素型１’ＭＩＴ○１は前
記構造形成後に形成される。従って、隣合う画素電極Ｉ
ｒＯ２間には段差が４０００Å以上の保護膜ＰＳＶＩの
加工段差が２カ所、映像信号線の段差が２カ所ある７点
欠陥を誘因する隣合う長さしの間隙に画素な横丁Ｔ○１
が残膜上して残ったとしても、上記４箇所の段差により
第３図実験データに従い断線され点欠陥は生しない。第
１図の断面構造及びこの記述において映像信号線ＤＬを
挾んで隣合う２つの画素電極工Ｔ○１間の段差（保護膜
ＰＳＶＬ及び映像信号！ＤＬによる）は共に３０００
（入）と設定されているが、本実施例においては映像信
号線は３０００ （人）以下でも本発明の効果は達成さ
れる。
上には第１導電膜ｄ１及び第２導電膜ｄ２の積層構造で
形成された映像信号線ＤＬがあり、その上には保護膜Ｐ
ＳＶＩ膜が形成され、前記保護膜ＰＳＶＩはホトエツチ
ング技術で加工されている。画素型１’ＭＩＴ○１は前
記構造形成後に形成される。従って、隣合う画素電極Ｉ
ｒＯ２間には段差が４０００Å以上の保護膜ＰＳＶＩの
加工段差が２カ所、映像信号線の段差が２カ所ある７点
欠陥を誘因する隣合う長さしの間隙に画素な横丁Ｔ○１
が残膜上して残ったとしても、上記４箇所の段差により
第３図実験データに従い断線され点欠陥は生しない。第
１図の断面構造及びこの記述において映像信号線ＤＬを
挾んで隣合う２つの画素電極工Ｔ○１間の段差（保護膜
ＰＳＶＬ及び映像信号！ＤＬによる）は共に３０００
（入）と設定されているが、本実施例においては映像信
号線は３０００ （人）以下でも本発明の効果は達成さ
れる。
（実施例３）
本発明の実施例３であるアクティブマトリクス方式の液
晶表示装置の液晶表示部の１画素の走査信号線の平面構
造で垂直線上を切断した断面を第９図で示す。
晶表示装置の液晶表示部の１画素の走査信号線の平面構
造で垂直線上を切断した断面を第９図で示す。
本実施例の特徴は第９図の断面構造にある。走査信号線
ＧＬ上には走査信号線即ちゲー１へ電極ＧＴは電極材料
である。例えば、アルミニウム（ＡＱ）、タンタル（Ｔ
ａ ）等の金属で形成される。
ＧＬ上には走査信号線即ちゲー１へ電極ＧＴは電極材料
である。例えば、アルミニウム（ＡＱ）、タンタル（Ｔ
ａ ）等の金属で形成される。
前記金属は陽極酸化膜Ａ○、即ち、アルミナ絶縁膜、５
酸化タンタル絶縁膜を形成する。画素電極ＩＴＯＩは前
記構造形成後に形成さ九る。その後、絶縁膜ＧＩを形成
する。絶縁膜ＧＩ上には第１導電膜ｄ１及び第２導電膜
ｄ２の積層構造で形成された映像信号線ＤＬがある。従
って、走査信号線ＧＬに対して、隣合う画素電極ＩｒＯ
２間には走査信号ｍＧＬとその降車酸化膜Ａ○の差があ
り、段差が３０００Å以上の場合上記段差により第３図
実験データに従い断線され走査信号ＩＧＬに対して隣合
う画素電極間の電気的短絡による点欠陥は生じない。こ
の場合の保持容量Ｃａｄｄの上部電極は映像信号線ＤＬ
と同様な工程で形成された第１導電膜ｄ１、第２導電膜
ｄ２で形成される。
酸化タンタル絶縁膜を形成する。画素電極ＩＴＯＩは前
記構造形成後に形成さ九る。その後、絶縁膜ＧＩを形成
する。絶縁膜ＧＩ上には第１導電膜ｄ１及び第２導電膜
ｄ２の積層構造で形成された映像信号線ＤＬがある。従
って、走査信号線ＧＬに対して、隣合う画素電極ＩｒＯ
２間には走査信号ｍＧＬとその降車酸化膜Ａ○の差があ
り、段差が３０００Å以上の場合上記段差により第３図
実験データに従い断線され走査信号ＩＧＬに対して隣合
う画素電極間の電気的短絡による点欠陥は生じない。こ
の場合の保持容量Ｃａｄｄの上部電極は映像信号線ＤＬ
と同様な工程で形成された第１導電膜ｄ１、第２導電膜
ｄ２で形成される。
本実施例の別な特徴は、絶縁膜ＧＩが光の透過する画素
電極ＩｒＯ１上（第９図のＬＴの示す領域）に存在して
いないことである。もちろん、第１の導電膜はｒ、ｃの
領域で画素電極ＩＴＯ上と接触されている。画素電極Ｉ
ｒＯ１上の絶縁は表示品質上の不良である残像に影響を
与える。画素電極ＩＴｏ１に別の工程で形成された絶縁
膜ＧＩと保護膜ＰＳＶＩが存在すると、ＧＩとＰＳＶＩ
の界面に電荷が蓄積され残像が大きくなる。本発明では
画素電ｔｉＩＴ○１上に絶縁１１＠ＧＩがないので残像
不良が低減できる。また、画素電極ＩＴＯＹ上に一旦堆
積された＃ｌＡｌ膜ＧＴは薄膜トランジスタＴＰＴのゲ
ート絶縁膜上して使用されるので保護膜ＰＳＶＩより薄
膜トランジスタの安定化のために形成温度が高い。その
ため、絶縁膜ＧＩに含まれる水素のために光の透過する
面上の画素電極ＩＴＯＩ表面が還元され透過率が低下す
る。そのため、画素電極ＩＴＯＩ上の光の透過する領域
の＃４Ａ縁膜ＧＩを除去することにより、その除去工程
で還元された画素電極ＩＴＯＩの表面を除去することは
、透過率の高い液晶表示装置を実現できる。
電極ＩｒＯ１上（第９図のＬＴの示す領域）に存在して
いないことである。もちろん、第１の導電膜はｒ、ｃの
領域で画素電極ＩＴＯ上と接触されている。画素電極Ｉ
ｒＯ１上の絶縁は表示品質上の不良である残像に影響を
与える。画素電極ＩＴｏ１に別の工程で形成された絶縁
膜ＧＩと保護膜ＰＳＶＩが存在すると、ＧＩとＰＳＶＩ
の界面に電荷が蓄積され残像が大きくなる。本発明では
画素電ｔｉＩＴ○１上に絶縁１１＠ＧＩがないので残像
不良が低減できる。また、画素電極ＩＴＯＹ上に一旦堆
積された＃ｌＡｌ膜ＧＴは薄膜トランジスタＴＰＴのゲ
ート絶縁膜上して使用されるので保護膜ＰＳＶＩより薄
膜トランジスタの安定化のために形成温度が高い。その
ため、絶縁膜ＧＩに含まれる水素のために光の透過する
面上の画素電極ＩＴＯＩ表面が還元され透過率が低下す
る。そのため、画素電極ＩＴＯＩ上の光の透過する領域
の＃４Ａ縁膜ＧＩを除去することにより、その除去工程
で還元された画素電極ＩＴＯＩの表面を除去することは
、透過率の高い液晶表示装置を実現できる。
（実施例４）
本発明の実施例４であるアクティブマトリクス方式の液
晶表示装置の液晶表示部の１画素の走査信号線の平面構
造で垂直線上を切断した断面を第１０図で示す。
晶表示装置の液晶表示部の１画素の走査信号線の平面構
造で垂直線上を切断した断面を第１０図で示す。
本実施例の特徴は第１０図の断面構造にある。
この場合の保持容量Ｃａｄｄの上部電極は画素電極ＩＴ
Ｏで形成される。従って、保持容量Ｃａｄｄの絶縁膜が
走査信号線ＧＬの材料を陽嘆酸化された陽極酸化膜Ａ○
のみで構成されているため少ない平面上の面積で保持容
量Ｃａｄｄを形成できるため、実施例４に比べて開口率
を大きくでき。
Ｏで形成される。従って、保持容量Ｃａｄｄの絶縁膜が
走査信号線ＧＬの材料を陽嘆酸化された陽極酸化膜Ａ○
のみで構成されているため少ない平面上の面積で保持容
量Ｃａｄｄを形成できるため、実施例４に比べて開口率
を大きくでき。
明るい画面表示ができると言う特徴を持つ。
本実施例の別な特徴も実施例３と同様に、絶縁膜ＧＩが
光の透過する画素電極ＩＴＯＩ上（第９図のＬｔの示す
領域）に存在していないことである。もちろん、第１の
導電膜はＬＣの領域で画素電極ＩＴ○１と接触されてい
る。画素電極ＩｒＯ２上の絶縁は表示品質上の不良であ
る残像に影響を与える。画素電極ＩＴＯＩに別の工程で
形成された絶縁膜ＧＩと保護膜ＰＳＶＩが存在すると、
ＧＩとＰＳＶＩの界面に電荷が蓄積され残像が大きくな
る。本発明では画素電極ＩＴＯＩ上に絶縁膜ＧＩがない
ので残像不良が低減できる。また画素電極ＩＴＯＩ上に
一旦堆積された絶縁ＩＩＧＴは薄膜トランジスタＴＰＴ
のゲート絶縁膜上して使用されるので保護膜ＰＳＶＩよ
り薄膜トランジスタの安定化のために形成温度が高い。
光の透過する画素電極ＩＴＯＩ上（第９図のＬｔの示す
領域）に存在していないことである。もちろん、第１の
導電膜はＬＣの領域で画素電極ＩＴ○１と接触されてい
る。画素電極ＩｒＯ２上の絶縁は表示品質上の不良であ
る残像に影響を与える。画素電極ＩＴＯＩに別の工程で
形成された絶縁膜ＧＩと保護膜ＰＳＶＩが存在すると、
ＧＩとＰＳＶＩの界面に電荷が蓄積され残像が大きくな
る。本発明では画素電極ＩＴＯＩ上に絶縁膜ＧＩがない
ので残像不良が低減できる。また画素電極ＩＴＯＩ上に
一旦堆積された絶縁ＩＩＧＴは薄膜トランジスタＴＰＴ
のゲート絶縁膜上して使用されるので保護膜ＰＳＶＩよ
り薄膜トランジスタの安定化のために形成温度が高い。
そのため、絶縁膜ＧＩに含まれる水素のために光の透過
する面上の画素電極ＩＴ○１表面が還元され透過率が低
下する。そのため１画素型ＩＩＴ○１上の光の透過する
領域の絶縁膜ＧＩを除去することにより、その除去工程
で還元された画素電極ＩＴＯＩの表面を除去することは
、透過率の高い液晶表示装置を実現できる。
する面上の画素電極ＩＴ○１表面が還元され透過率が低
下する。そのため１画素型ＩＩＴ○１上の光の透過する
領域の絶縁膜ＧＩを除去することにより、その除去工程
で還元された画素電極ＩＴＯＩの表面を除去することは
、透過率の高い液晶表示装置を実現できる。
（実施例５）
本実施例５は、前記液晶表示装置の液晶表示部の点欠陥
を低減した、本発明の他の実施例である。
を低減した、本発明の他の実施例である。
本発明の実施例５である液晶表示部の液晶表示部の複数
画素を第１１図（要部平面図）に、同図のＩ−■切断線
で切った断面を第１２図に示す５本実施例２の液晶表示
装置は、第１２図に示すように、映像信号線ＤＬに直角
方向線上の断面構造に直角方向線上の断面構造において
、映像信号線ＤＬ、隣合う画素電極ＩＴＯＩ工及びＩＴ
ＯＩ２がそれぞれ絶縁膜Ｇ１．保護膜ＰＳＶＩ、ｐｓＶ
２を用いて電気的に絶縁されていると共に、走査信号線
ＧＩ、隣合う画素電極ＩＴＯｉ及び工］゛０２がそれぞ
れＭｌ膜ＧＩ、保護膜ＰＳＶＩ、用いて電気的に絶縁さ
れている。従って、例えば、同一平面上（同一絶縁膜Ｇ
Ｉあるいは保護ＩＩＰｓｖｌ上）にある画素電極ＩＴＯ
ＩＩあるいはＩＴＯＩ２の映像信号線ＤＬに直角方向の
距離は隣合う映像信号線間の距離より大きくなる。
画素を第１１図（要部平面図）に、同図のＩ−■切断線
で切った断面を第１２図に示す５本実施例２の液晶表示
装置は、第１２図に示すように、映像信号線ＤＬに直角
方向線上の断面構造に直角方向線上の断面構造において
、映像信号線ＤＬ、隣合う画素電極ＩＴＯＩ工及びＩＴ
ＯＩ２がそれぞれ絶縁膜Ｇ１．保護膜ＰＳＶＩ、ｐｓＶ
２を用いて電気的に絶縁されていると共に、走査信号線
ＧＩ、隣合う画素電極ＩＴＯｉ及び工］゛０２がそれぞ
れＭｌ膜ＧＩ、保護膜ＰＳＶＩ、用いて電気的に絶縁さ
れている。従って、例えば、同一平面上（同一絶縁膜Ｇ
Ｉあるいは保護ＩＩＰｓｖｌ上）にある画素電極ＩＴＯ
ＩＩあるいはＩＴＯＩ２の映像信号線ＤＬに直角方向の
距離は隣合う映像信号線間の距離より大きくなる。
このように構成される画素は、同一平面上の画素電極間
の距離が大きくなるので、点欠陥不良に対する歩留Ｙａ
はポアソン分布統計を用いた次の指数式に従い著しく向
上することができる。
の距離が大きくなるので、点欠陥不良に対する歩留Ｙａ
はポアソン分布統計を用いた次の指数式に従い著しく向
上することができる。
Ｙａ＝ｅｘｐ （−Ｄ−ＬＤ／ＬＮ）ＸＩＯ○（％）こ
こで、Ｄは第２図で示した従来構造を用いた場合の点欠
陥不良率、Ｌｏは同しく第２図の隣合う画素電極間の距
離で、ＬＮＮ本実側例同一平面上の画素電極間の距離を
示す。
こで、Ｄは第２図で示した従来構造を用いた場合の点欠
陥不良率、Ｌｏは同しく第２図の隣合う画素電極間の距
離で、ＬＮＮ本実側例同一平面上の画素電極間の距離を
示す。
一例として、対角１０．４インチ水平方向の映像信号線
数が１９２０本（ＩＩ３ｉ１合う映像信号線間の距離を
１１０（μｍ））、走査信号線線数４８０本のアクティ
ブマトリクス方式の液晶表示装置で、第２図の従来構造
での隣合う画素電極間の距離ＬＤを２０（μｍ）として
、従来構造と同し寸法ルールで液晶表示装置を作成する
と、ＬＮは１３０（μｍ）となる。この場合、従来構造
の不良率を０．４（歩留Ｙａ＝６０％）、 ０．２ （
歩留Ｙａ＝８０％）とすると、本実施例の点欠陥歩留Ｙ
ａはそれぞれ９４％、９７％と従来構造に比へて著しく
向上することができる。
数が１９２０本（ＩＩ３ｉ１合う映像信号線間の距離を
１１０（μｍ））、走査信号線線数４８０本のアクティ
ブマトリクス方式の液晶表示装置で、第２図の従来構造
での隣合う画素電極間の距離ＬＤを２０（μｍ）として
、従来構造と同し寸法ルールで液晶表示装置を作成する
と、ＬＮは１３０（μｍ）となる。この場合、従来構造
の不良率を０．４（歩留Ｙａ＝６０％）、 ０．２ （
歩留Ｙａ＝８０％）とすると、本実施例の点欠陥歩留Ｙ
ａはそれぞれ９４％、９７％と従来構造に比へて著しく
向上することができる。
なお、第１１図に示す様に同一平面上にある画素電極Ｉ
Ｔ○１１あるいはＩＴＯＩ：２は走査信号線ＧＬに対し
ても、同一平面の隣合う距離は隣合う走査電極間の距離
より大きいので点欠陥をさらに低減できるという特徴を
持つ。
Ｔ○１１あるいはＩＴＯＩ：２は走査信号線ＧＬに対し
ても、同一平面の隣合う距離は隣合う走査電極間の距離
より大きいので点欠陥をさらに低減できるという特徴を
持つ。
以上説明したように、本発明の実施例によれば、無対策
の場合の映像信号線を挾んで形成された画素電極間の短
絡不良が、映像信号線に保護膜を被服した後に形成され
映像信号線や保護膜の段差により、また、無対策の場合
の走査信号線を挾んで形成された画素電極間の短絡スζ
良が、走査信号線に走査信号線材料を陽極酸化して形成
された陽極酸化膜の段差により、不良として残ったｒＴ
ｏｚ切断せしめるためや、映像信号線と垂直方向で隣合
う画素電極ＩＴＯ間の距離が隣合う映像信号線間の距離
より大きくなっているため、点欠陥を著しく低減させる
という効果がある。
の場合の映像信号線を挾んで形成された画素電極間の短
絡不良が、映像信号線に保護膜を被服した後に形成され
映像信号線や保護膜の段差により、また、無対策の場合
の走査信号線を挾んで形成された画素電極間の短絡スζ
良が、走査信号線に走査信号線材料を陽極酸化して形成
された陽極酸化膜の段差により、不良として残ったｒＴ
ｏｚ切断せしめるためや、映像信号線と垂直方向で隣合
う画素電極ＩＴＯ間の距離が隣合う映像信号線間の距離
より大きくなっているため、点欠陥を著しく低減させる
という効果がある。
第１図は本発明の実施例１であるアクティブマトリクス
方式の液晶表示装置の液晶表示部の１画素を要部断面図
であり、本図は第４図の要部平面図の映像信号線に対す
る直角方向の断面図で■−■切断線で切った部分、第２
図は従来構造の断面図、第３図はインジュウムスズ酸化
物の段差に対する切断率、第４図は本発明の実施例１で
あるアクティブマトリクス方式の液晶表示装置の液晶表
承部の１画素を示す要部平面図、第５図は前記第４図の
■−■切断線で切った部分で薄膜トランジスタを含む断
面図、第６図は前記第４図の■−■切断線で切った部分
で保持容量素子を含む断面図。 第７図はアクティブマトリクス方式の液晶表示装置の液
晶表示部を示す等価回路図、第８図は本発明の実施例２
であるアクティブマトリクス方式の液晶表示装置の液晶
表示部の映像信号線の垂直線上の断面図、第９図は本発
明の実施例３であるアクティブマトリクス方式の液晶表
示装置の液晶表示部の走査信号線の垂直線上の断面図、
第１０図は本発明の実施例４であるアクティブマトリク
ス方式の液晶表示装置の液晶表示部の走査信号線の垂直
線上の断面図、第１１図は本発明の実施例５であるアク
ティブマトリクス方式の液晶表示ｉｔの液晶表示部の複
数の画素を配置したときの平面図、第１２図は前記第１
１図のＩ−１切断線で切った部分で映像信号線に対する
直角方向の断面図である。 ＳＵＢ・・透明ガラス基板、ＯＬ ・走査信号線、ＤＬ
・・・映像信号線、ＧＩ・・・絶縁膜、ＧＴ・・・ゲー
ト電極、ＳＤ・・ソース電極、ｐｓｖ・・・保護膜、Ｌ
Ｃ・液晶。 ＴＰＴ・・・薄膜トランジスタ、ＩＴＯ・・透明電極、
ｄ 導電膜、Ｃａｄｄ・・保持容量素子、Ａ○・・・陽
極酸化膜、Ｃｐｉｘ・液晶容量（英文字の後の数字の添
字は省略）。
方式の液晶表示装置の液晶表示部の１画素を要部断面図
であり、本図は第４図の要部平面図の映像信号線に対す
る直角方向の断面図で■−■切断線で切った部分、第２
図は従来構造の断面図、第３図はインジュウムスズ酸化
物の段差に対する切断率、第４図は本発明の実施例１で
あるアクティブマトリクス方式の液晶表示装置の液晶表
承部の１画素を示す要部平面図、第５図は前記第４図の
■−■切断線で切った部分で薄膜トランジスタを含む断
面図、第６図は前記第４図の■−■切断線で切った部分
で保持容量素子を含む断面図。 第７図はアクティブマトリクス方式の液晶表示装置の液
晶表示部を示す等価回路図、第８図は本発明の実施例２
であるアクティブマトリクス方式の液晶表示装置の液晶
表示部の映像信号線の垂直線上の断面図、第９図は本発
明の実施例３であるアクティブマトリクス方式の液晶表
示装置の液晶表示部の走査信号線の垂直線上の断面図、
第１０図は本発明の実施例４であるアクティブマトリク
ス方式の液晶表示装置の液晶表示部の走査信号線の垂直
線上の断面図、第１１図は本発明の実施例５であるアク
ティブマトリクス方式の液晶表示ｉｔの液晶表示部の複
数の画素を配置したときの平面図、第１２図は前記第１
１図のＩ−１切断線で切った部分で映像信号線に対する
直角方向の断面図である。 ＳＵＢ・・透明ガラス基板、ＯＬ ・走査信号線、ＤＬ
・・・映像信号線、ＧＩ・・・絶縁膜、ＧＴ・・・ゲー
ト電極、ＳＤ・・ソース電極、ｐｓｖ・・・保護膜、Ｌ
Ｃ・液晶。 ＴＰＴ・・・薄膜トランジスタ、ＩＴＯ・・透明電極、
ｄ 導電膜、Ｃａｄｄ・・保持容量素子、Ａ○・・・陽
極酸化膜、Ｃｐｉｘ・液晶容量（英文字の後の数字の添
字は省略）。
Claims (1)
- 【特許請求の範囲】 １、１つの走査信号線と１つ映像信号線の交点に薄膜ト
ランジスタを形成し、前記走査信号線は薄膜トランジス
タのゲート電極に接触され、前記映像信号線は薄膜トラ
ンジスタのドレイン電極に接触され、前記薄膜トランジ
スタのソース電極に接触された画素電極によって液晶を
駆動する機能を有する単位画素を透明基板上にマトリス
ク状に形成した液晶表示装置において、所定の厚さを持
つ映像信号線上に所定の厚さの第一の絶縁膜が形成され
、透明な画素電極は前記映像信号線上に堆積された前記
第一の絶縁膜上の前記映像信号線の占有する面積上以外
の前記第一の絶縁膜上に形成されていることを特徴とす
る液晶表示装置。 ２、請求項１に於いて、映像信号線が３０００Å以上の
厚さを持つことを特徴とする液晶表示装置。 ３、１つの走査信号線と１つ映像信号線の交点に薄膜ト
ランジスタを形成し、前記走査信号線は薄膜トランジス
タのゲート電極に接触され、前記映像信号線は薄膜トラ
ンジスタのドレイン電極に接触され、前記薄膜トランジ
スタのソース電極に接触された画素電極によって液晶を
駆動する機能を有する単位画素を透明基板上にマトリス
ク状に形成した液晶表示装置の製造方法に於いて、映像
信号線、映像信号線上に堆積される第一の絶縁膜及び第
一の絶縁膜上に形成される透明な画素電極の形成順序は
、映像信号線、第一の絶縁膜、透明な画素電極であるこ
とを特徴とする液晶表示装置の製造方法。 ４、１つの走査信号線と１つ映像信号線の交点に薄膜ト
ランジスタを形成し、前記走査信号線は薄膜トランジス
タのゲート電極に接触され、前記映像信号線は薄膜トラ
ンジスタのドレイン電極に接触され、前記薄膜トランジ
スタのソース電極に接触された画素電極によって液晶を
駆動する機能を有する単位画素を透明基板上にマトリス
ク状に形成した液晶表示装置において、所定の厚さを持
つ映像信号線上に所定の厚さの第一の絶縁膜が形成され
、透明な画素電極は前記映像信号線上に堆積された前記
第一の絶縁膜上の前記映像信号線の占有する面積上以外
の少なくとも前記第一の絶縁膜上をエッチング除去され
た領域に形成されていることを特徴とする液晶表示装置
。 ５、請求項４において、透明な画素電極は前記映像信号
線上に堆積された前記第一の絶縁膜上の前記映像信号線
の占有する面積上以外の前記第一の絶縁膜上をエッチン
グ除去された領域にのみ形成されていることを特徴とす
る液晶表示装置。 ６、請求項４又は５に於いて、その一部を除去される第
１の絶縁膜が３０００Å以上の厚さを持つことを特徴と
する液晶表示装置。 ７、請求項４又は５に於いて、映像信号線とその一部を
除去される第一の絶縁膜がともに３０００Å以上の厚さ
を持つことを特徴とする液晶表示装置。 ８、１つの走査信号線と１つ映像信号線の交点に薄膜ト
ランジスタを形成し、前記走査信号線は薄膜トランジス
タのゲート電極に接触され、前記映像信号線は薄膜トラ
ンジスタのドレイン電極に接触され、前記薄膜トランジ
スタのソース電極に接触された画素電極によって液晶を
駆動する機能を有する単位画素を透明基板上にマトリス
ク状に形成した液晶表示装置において、複数本存在する
走査信号線の第１番目と最終番目を除く前記走査信号線
を平面上で垂直方向の断面構造にて、前記第１番目と最
終番目を除く前記走査信号線に対して隣合う画素電極が
、前記走査電極材料を陽極酸化して形成した陽極酸化膜
の少なくとも一つの段差以外に形成され、前記画素電極
上で光の透過する開口領域以外の部分に薄膜トランジス
タのゲート絶縁膜を設けたことを特徴とする液晶表示装
置。 ９、１つの走査信号線と１つ映像信号線の交点に薄膜ト
ランジスタを形成し、前記走査信号線は薄膜トランジス
タのゲート電極に接触され、前記映像信号線は薄膜トラ
ンジスタのドレイン電極に接触され、前記薄膜トランジ
スタのソース電極に接触された画素電極によって液晶を
駆動する機能を有する単位画素を透明基板上にマトリス
ク状に形成した液晶表示装置において、複数本存在する
走査信号線の第１番目と最終番目を除く前記走査信号線
を平面上で垂直方向の断面構造にて、前記第１番目と最
終番目を除く前記走査信号線に対して隣合う透明な画素
電極が、前記走査電極材料を陽極酸化して形成した陽極
酸化膜上以外の部分に形成され、前記画素電極上で光の
透過する開口領域以外の部分に薄膜トランジスタのゲー
ト絶縁膜を設けたことを特徴とする液晶表示装置。 １０、走査信号線、走査信号線上に形成される陽極酸化
膜、ソース電極に接触される画素電極形成順序は、走査
信号線、陽極酸化膜、画素電極形成の順序に製造され、
陽極酸化膜と画素電極の製造工程中に、他の絶縁膜の製
造工程を含まない工程で製造されることを特徴とする液
晶表示装置の製造方法。 １１、請求項８又は９に於いて、保持容量を形成する上
部及び下部電極は共に不透明の電極材料で形成されたこ
とを特徴とする液晶表示装置。 １２、請求項８又は９に於いて、保持容量を形成する上
部電極は画素電極で形成されたことを特徴とする液晶表
示装置。 １３、請求項８又は９に於いて、前記走査信号線と前記
陽極酸化膜の厚さの総和が３０００Å以上であることを
特徴とする液晶表示装置。 １４、１つの走査信号線と１つ映像信号線の交点に薄膜
トランジスタを形成し、前記走査信号線は薄膜トランジ
スタのゲート電極に接触され、前記映像信号線は薄膜ト
ランジスタのドレイン電極に接触され、前記薄膜トラン
ジスタのソース電極に接触された画素電極によって液晶
を駆動する機能を有する単位画素を透明基板上にマトリ
スク状に形成した液晶表示装置において、複数本存在す
る映像信号線の第１番目と最終番目を除く前記映像信号
線を平面上で垂直方向の断面構造にて、前記第１番目と
最終番目を除く前記映像信号線に対して隣合う画素電極
が、隣合う画素の一方が透明基板あるいは第一の絶縁膜
上に形成され、他方の画素電極との平面上のほぼ中間位
置に形成された映像信号線が前記第一の絶縁膜上に形成
され、前記他方の画素電極が前記映像信号線上に形成さ
れた第２の絶縁膜上に形成されたことを特徴とする液晶
表示装置。 １５、請求項１４において、前記画素電極が映像信号線
上以外の部分に形成されことを特徴とする液晶表示装置
。 １６、請求項１４において、複数本存在する走査信号線
の第１番目と最終番目を除く前記走査信号線を平面上で
垂直方向の断面構造にて、前記第１番目と最終番目を除
く前記走査信号線に対して隣合う画素電極が、隣合う画
素の一方が透明基板あるいは第一の絶縁膜上に形成され
、他方の画素電極との平面上のほぼ中間位置に形成され
た走査信号線が前記第一の絶縁膜上に形成され、前記他
方の画素電極が前記走査信号線上に形成された第２の絶
縁膜上に形成されたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31983490A JP2772405B2 (ja) | 1990-11-22 | 1990-11-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31983490A JP2772405B2 (ja) | 1990-11-22 | 1990-11-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04194823A true JPH04194823A (ja) | 1992-07-14 |
| JP2772405B2 JP2772405B2 (ja) | 1998-07-02 |
Family
ID=18114737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31983490A Expired - Lifetime JP2772405B2 (ja) | 1990-11-22 | 1990-11-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772405B2 (ja) |
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997028483A1 (en) * | 1996-01-30 | 1997-08-07 | Seiko Epson Corporation | Substrate for liquid crystal display, method of producing substrate for liquid crystal display, liquid crystal display and electronic device |
| KR100249187B1 (ko) * | 1996-07-13 | 2000-03-15 | 구본준 | 박막액정표시장치(tft-lcd)및그제조방법 |
| US6097457A (en) * | 1997-08-11 | 2000-08-01 | Lg Electronics Inc. | Liquid crystal display |
| KR100265782B1 (ko) * | 1997-07-04 | 2000-09-15 | 김순택 | 박막트랜지스터형액정표시장치 |
| KR100265751B1 (ko) * | 1992-09-07 | 2000-09-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| KR100267980B1 (ko) * | 1997-08-16 | 2000-10-16 | 구자홍 | 액정표시장치및그제조방법 |
| KR100318536B1 (ko) * | 1999-02-23 | 2001-12-22 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 |
| US6421101B1 (en) | 1996-09-04 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including a transparent electrode pattern covering and extending along gate & source lines |
| KR100317209B1 (ko) * | 1997-12-08 | 2002-09-17 | 닛본 덴기 가부시끼가이샤 | 액티브매트릭스액정표시장치 |
| KR100323732B1 (ko) * | 1998-12-08 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| KR100321270B1 (ko) * | 1997-11-28 | 2002-10-25 | 닛본 덴기 가부시끼가이샤 | 액티브매트릭스액정표시장치 |
| KR100320414B1 (ko) * | 1994-07-19 | 2002-10-25 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100344844B1 (ko) * | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| KR100313952B1 (ko) * | 1998-08-20 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| KR100366081B1 (ko) * | 2000-04-27 | 2002-12-26 | 삼성에스디아이 주식회사 | 액티브 매트릭스형 디스플레이장치 및 이의 제조방법 |
| KR100314345B1 (ko) * | 1997-11-25 | 2002-12-28 | 가부시끼가이샤 도시바 | 전극배선기판과이를이용한표시장치및액티브매트릭스형액정표시장치의제조방법 |
| KR100367009B1 (ko) * | 2000-05-19 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100330095B1 (ko) * | 1998-06-22 | 2003-01-15 | 삼성전자 주식회사 | 수직 배향 비틀린 네마틱 액정 표시 장치 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100372530B1 (ko) * | 1999-04-20 | 2003-02-17 | 가부시끼가이샤 도시바 | 액티브 매트릭스 기판의 제조방법 |
| KR100372578B1 (ko) * | 2000-08-08 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
| KR100375187B1 (ko) * | 1999-06-23 | 2003-03-08 | 알프스 덴키 가부시키가이샤 | 액정표시장치 |
| KR100375737B1 (ko) * | 1999-06-25 | 2003-03-15 | 비오이 하이디스 테크놀로지 주식회사 | 액티브 매트릭스형 액정 표시 장치 |
| KR100378412B1 (ko) * | 1999-07-14 | 2003-03-29 | 닛뽕덴끼 가부시끼가이샤 | 박막 트랜지스터의 백 채널을 바이어스하기 위한 2개의기판 구조물 사이에 도전 스페이서를 구비하는 액정 표시장치 |
| KR100380892B1 (ko) * | 1999-08-04 | 2003-04-18 | 샤프 가부시키가이샤 | 투과형 액정 표시 장치 |
| KR100380893B1 (ko) * | 1999-07-21 | 2003-04-21 | 샤프 가부시키가이샤 | 높은 광이용 효율을 갖는 액정표시장치 |
| KR100382807B1 (ko) * | 1999-08-27 | 2003-05-09 | 닛뽕덴끼 가부시끼가이샤 | 액정 표시 장치 및 그 제조방법 |
| KR100338428B1 (ko) * | 1993-05-28 | 2003-05-17 | 다이니폰 인사츠 가부시키가이샤 | 차광층을가진기판의형성방법,차광층을가진기판,흑백표시박막트랜지스터(tft)어레이기판용대향전극기판및흑백표시액정디스플레이장치 |
| KR100372305B1 (ko) * | 1995-03-30 | 2003-06-02 | 삼성전자주식회사 | 액정표시장치의박막트랜지스터기판및그제조방법 |
| KR100333156B1 (ko) * | 1995-05-08 | 2003-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| KR100391982B1 (ko) * | 2000-09-14 | 2003-07-22 | 삼성전자주식회사 | 전압 왜곡 현상이 감소된 액정 디스플레이 장치 |
| KR100385355B1 (ko) * | 1995-09-26 | 2003-08-09 | 삼성에스디아이 주식회사 | 액정디스플레이의스페이서도포시스템 |
| KR100387230B1 (ko) * | 1996-06-29 | 2003-08-27 | 삼성전자주식회사 | 액정표시소자패널및그제조방법 |
| KR100398496B1 (ko) * | 1999-08-05 | 2003-09-19 | 인터내셔널 비지네스 머신즈 코포레이션 | 고선명 박막 트랜지스터 액정 표시 장치 |
| KR100400421B1 (ko) * | 1999-09-01 | 2003-10-01 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시 장치 및 그 제조 방법 |
| US6636289B2 (en) | 2000-04-19 | 2003-10-21 | Lg.Philips Lcd Co., Ltd. | In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line |
| US6654090B1 (en) | 1998-09-18 | 2003-11-25 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device and method of manufacturing thereof |
| WO2004019122A1 (en) * | 2002-08-21 | 2004-03-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
| KR100435819B1 (ko) * | 1999-12-20 | 2004-06-12 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법 |
| KR100412127B1 (ko) * | 1997-06-25 | 2004-06-12 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치및그제조방법 |
| KR100470498B1 (ko) * | 1999-06-04 | 2005-02-07 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정표시장치 및 그 제조방법 |
| US7408193B2 (en) | 2000-09-14 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599635A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 電気光学装置 |
| JPS6397919A (ja) * | 1986-10-15 | 1988-04-28 | Seiko Epson Corp | 液晶パネル |
| JPH0254577A (ja) * | 1988-08-18 | 1990-02-23 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH02151835A (ja) * | 1988-12-05 | 1990-06-11 | Toshiba Corp | 薄膜トランジスタアレイ |
| JPH02188720A (ja) * | 1989-01-18 | 1990-07-24 | Hitachi Ltd | 液晶表示装置 |
| JPH02228632A (ja) * | 1989-03-01 | 1990-09-11 | Seiko Instr Inc | 電気光学装置及びその製造方法 |
-
1990
- 1990-11-22 JP JP31983490A patent/JP2772405B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599635A (ja) * | 1982-07-07 | 1984-01-19 | Seiko Epson Corp | 電気光学装置 |
| JPS6397919A (ja) * | 1986-10-15 | 1988-04-28 | Seiko Epson Corp | 液晶パネル |
| JPH0254577A (ja) * | 1988-08-18 | 1990-02-23 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH02151835A (ja) * | 1988-12-05 | 1990-06-11 | Toshiba Corp | 薄膜トランジスタアレイ |
| JPH02188720A (ja) * | 1989-01-18 | 1990-07-24 | Hitachi Ltd | 液晶表示装置 |
| JPH02228632A (ja) * | 1989-03-01 | 1990-09-11 | Seiko Instr Inc | 電気光学装置及びその製造方法 |
Cited By (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265751B1 (ko) * | 1992-09-07 | 2000-09-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
| KR100338428B1 (ko) * | 1993-05-28 | 2003-05-17 | 다이니폰 인사츠 가부시키가이샤 | 차광층을가진기판의형성방법,차광층을가진기판,흑백표시박막트랜지스터(tft)어레이기판용대향전극기판및흑백표시액정디스플레이장치 |
| KR100320414B1 (ko) * | 1994-07-19 | 2002-10-25 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100372305B1 (ko) * | 1995-03-30 | 2003-06-02 | 삼성전자주식회사 | 액정표시장치의박막트랜지스터기판및그제조방법 |
| US7683978B2 (en) | 1995-05-08 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7190420B2 (en) | 1995-05-08 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7110059B2 (en) | 1995-05-08 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100333156B1 (ko) * | 1995-05-08 | 2003-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| KR100385355B1 (ko) * | 1995-09-26 | 2003-08-09 | 삼성에스디아이 주식회사 | 액정디스플레이의스페이서도포시스템 |
| WO1997028483A1 (en) * | 1996-01-30 | 1997-08-07 | Seiko Epson Corporation | Substrate for liquid crystal display, method of producing substrate for liquid crystal display, liquid crystal display and electronic device |
| KR100387230B1 (ko) * | 1996-06-29 | 2003-08-27 | 삼성전자주식회사 | 액정표시소자패널및그제조방법 |
| KR100249187B1 (ko) * | 1996-07-13 | 2000-03-15 | 구본준 | 박막액정표시장치(tft-lcd)및그제조방법 |
| US7046313B2 (en) | 1996-09-04 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a source line formed on interlayer insulating film having flattened surface |
| US6421101B1 (en) | 1996-09-04 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including a transparent electrode pattern covering and extending along gate & source lines |
| US7023502B2 (en) | 1996-09-04 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having light-shielded thin film transistor |
| US8586985B2 (en) | 1996-09-04 | 2013-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7646022B2 (en) | 1996-09-04 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8536577B2 (en) | 1996-09-04 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7863618B2 (en) | 1996-09-04 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100412127B1 (ko) * | 1997-06-25 | 2004-06-12 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치및그제조방법 |
| KR100265782B1 (ko) * | 1997-07-04 | 2000-09-15 | 김순택 | 박막트랜지스터형액정표시장치 |
| US6097457A (en) * | 1997-08-11 | 2000-08-01 | Lg Electronics Inc. | Liquid crystal display |
| KR100264887B1 (ko) * | 1997-08-11 | 2000-09-01 | 구본준 | 액정표시장치 |
| KR100267980B1 (ko) * | 1997-08-16 | 2000-10-16 | 구자홍 | 액정표시장치및그제조방법 |
| KR100314345B1 (ko) * | 1997-11-25 | 2002-12-28 | 가부시끼가이샤 도시바 | 전극배선기판과이를이용한표시장치및액티브매트릭스형액정표시장치의제조방법 |
| KR100321270B1 (ko) * | 1997-11-28 | 2002-10-25 | 닛본 덴기 가부시끼가이샤 | 액티브매트릭스액정표시장치 |
| KR100317209B1 (ko) * | 1997-12-08 | 2002-09-17 | 닛본 덴기 가부시끼가이샤 | 액티브매트릭스액정표시장치 |
| KR100330095B1 (ko) * | 1998-06-22 | 2003-01-15 | 삼성전자 주식회사 | 수직 배향 비틀린 네마틱 액정 표시 장치 |
| US7145627B2 (en) | 1998-07-07 | 2006-12-05 | Lg.Philips Lcd. Co., Ltd. | Liquid crystal display device and method of manufacturing thereof |
| KR100344844B1 (ko) * | 1998-07-07 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법 |
| US6509939B1 (en) | 1998-07-07 | 2003-01-21 | Lg. Philips Lcd Co., Ltd | Hybrid switching mode liquid crystal display device and method of manufacturing thereof |
| KR100313952B1 (ko) * | 1998-08-20 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| US6654090B1 (en) | 1998-09-18 | 2003-11-25 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device and method of manufacturing thereof |
| KR100323732B1 (ko) * | 1998-12-08 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| KR100318536B1 (ko) * | 1999-02-23 | 2001-12-22 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100372530B1 (ko) * | 1999-04-20 | 2003-02-17 | 가부시끼가이샤 도시바 | 액티브 매트릭스 기판의 제조방법 |
| US7312840B1 (en) | 1999-06-04 | 2007-12-25 | Nec Corporation | Active matrix liquid crystal display with 5MM contact hole in color filter and manufacturing method thereof |
| KR100470498B1 (ko) * | 1999-06-04 | 2005-02-07 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정표시장치 및 그 제조방법 |
| KR100375187B1 (ko) * | 1999-06-23 | 2003-03-08 | 알프스 덴키 가부시키가이샤 | 액정표시장치 |
| KR100375737B1 (ko) * | 1999-06-25 | 2003-03-15 | 비오이 하이디스 테크놀로지 주식회사 | 액티브 매트릭스형 액정 표시 장치 |
| US6573969B1 (en) | 1999-07-14 | 2003-06-03 | Nec Corporation | Liquid crystal display unit with conductive spacers between two substrate structures for biasing back channels of thin film transistors |
| KR100378412B1 (ko) * | 1999-07-14 | 2003-03-29 | 닛뽕덴끼 가부시끼가이샤 | 박막 트랜지스터의 백 채널을 바이어스하기 위한 2개의기판 구조물 사이에 도전 스페이서를 구비하는 액정 표시장치 |
| KR100380893B1 (ko) * | 1999-07-21 | 2003-04-21 | 샤프 가부시키가이샤 | 높은 광이용 효율을 갖는 액정표시장치 |
| US7038740B1 (en) | 1999-07-21 | 2006-05-02 | Sharp Kabushiki Kaisha | Liquid crystal display device having high light utilization efficiency |
| KR100380892B1 (ko) * | 1999-08-04 | 2003-04-18 | 샤프 가부시키가이샤 | 투과형 액정 표시 장치 |
| US6714266B1 (en) | 1999-08-04 | 2004-03-30 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device |
| KR100398496B1 (ko) * | 1999-08-05 | 2003-09-19 | 인터내셔널 비지네스 머신즈 코포레이션 | 고선명 박막 트랜지스터 액정 표시 장치 |
| KR100382807B1 (ko) * | 1999-08-27 | 2003-05-09 | 닛뽕덴끼 가부시끼가이샤 | 액정 표시 장치 및 그 제조방법 |
| KR100400421B1 (ko) * | 1999-09-01 | 2003-10-01 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 표시 장치 및 그 제조 방법 |
| US6654073B1 (en) | 1999-09-01 | 2003-11-25 | Nec Lcd Technologies, Ltd. | Liquid crystal display having storage capacitance electrodes and method of fabricating the same |
| KR100435819B1 (ko) * | 1999-12-20 | 2004-06-12 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법 |
| US8149368B2 (en) | 2000-04-19 | 2012-04-03 | Lg Display Co., Ltd. | In-plane switching LCD panel |
| US6636289B2 (en) | 2000-04-19 | 2003-10-21 | Lg.Philips Lcd Co., Ltd. | In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line |
| US7057696B2 (en) | 2000-04-19 | 2006-06-06 | Lg.Philips Lcd Co., Ltd. | In-plane switching LCD panel with particular discontinuous auxiliary electrodes |
| US7528919B2 (en) | 2000-04-19 | 2009-05-05 | Lg Display Co., Ltd. | In-plane switching LCD panel |
| KR100366081B1 (ko) * | 2000-04-27 | 2002-12-26 | 삼성에스디아이 주식회사 | 액티브 매트릭스형 디스플레이장치 및 이의 제조방법 |
| KR100367009B1 (ko) * | 2000-05-19 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| US7417696B2 (en) | 2000-05-19 | 2008-08-26 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| US6744486B2 (en) | 2000-06-21 | 2004-06-01 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| US7593068B2 (en) | 2000-06-21 | 2009-09-22 | Lg Display Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US6992732B2 (en) | 2000-06-21 | 2006-01-31 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| KR100372578B1 (ko) * | 2000-08-08 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
| SG148819A1 (en) * | 2000-09-14 | 2009-01-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US7642555B2 (en) | 2000-09-14 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7408193B2 (en) | 2000-09-14 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100391982B1 (ko) * | 2000-09-14 | 2003-07-22 | 삼성전자주식회사 | 전압 왜곡 현상이 감소된 액정 디스플레이 장치 |
| WO2004019122A1 (en) * | 2002-08-21 | 2004-03-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2772405B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408793B1 (ko) | 액티브매트릭스형표시장치 | |
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| JP2772405B2 (ja) | 液晶表示装置 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| GB2275809A (en) | Liquid crystal display | |
| JPH05203994A (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH08234239A (ja) | 表示装置 | |
| US6721026B2 (en) | Structure of in-plane switching mode LCD with improved aperture ratio of pixel region and process for producing same | |
| JP2827570B2 (ja) | 液晶ディスプレイ | |
| TWI329231B (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| KR100282681B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| JP3748137B2 (ja) | 液晶表示装置 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| US7570311B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device having particular capacitive elements | |
| JP2906470B2 (ja) | アクティブマトリックス基板 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| JPH0827465B2 (ja) | 平面デイスプレイ | |
| JPH04195022A (ja) | 液晶表示装置 | |
| JPH08262495A (ja) | 薄膜トランジスタパネル | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP4946250B2 (ja) | 液晶表示装置 | |
| JP3013818B2 (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |