JPH04194987A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH04194987A
JPH04194987A JP2326891A JP32689190A JPH04194987A JP H04194987 A JPH04194987 A JP H04194987A JP 2326891 A JP2326891 A JP 2326891A JP 32689190 A JP32689190 A JP 32689190A JP H04194987 A JPH04194987 A JP H04194987A
Authority
JP
Japan
Prior art keywords
circuit
display
character
output
start position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2326891A
Other languages
English (en)
Inventor
Takashi Nakatani
孝 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2326891A priority Critical patent/JPH04194987A/ja
Publication of JPH04194987A publication Critical patent/JPH04194987A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕  2 この発明はTV等の画面にキャラクタ等を表示させる画
面表示装置に関するものである、[従来の技術] 第4図は、従来の表示制御装置のブロック図である。図
において、1は入力回路、2は表示用RAM、3はキャ
ラクタROM、5はレジスタ回路、6は表示開始位置検
出回路、7は出力回路、8はシフトレジスタ回路である
第5図は、従来の表示制御装置の水平方向表示開始位置
検出回路であり、第6図は、従来の表示制御装置の垂直
方向表示開始位置検出回路である。
図1において、9a、9bはカウンタ回路、10a、 
10bは比較器、lla、 llbはラッチ回路である
第7図は、カウンタ回路を示し、図において、12a〜
12eは直接リセット付きのTフリップフロップである
、 第8図は、比較器を示し、図において、13a〜13e
はEX−OR回路、14はNOR回路、15はインバー
タ回路である。
第9図は、ラッチ回路を示し、図において16a。
16hはNAND回路である、 第10図は、従来の表示制御装置の水平方向の表示開始
許可信号を説明するタイミングチャートであるO 次に動作について説明する。外部より表示形態(倍角表
示や表示開始位置等)を制御するデータを記憶するレジ
スタ回路5、あるいは表示するキャラクタROI7ff
3に記憶しているキャラクタのパターンデータの読み出
し順番を記憶している表示用RAM2へデータを、入力
回路】を介して書き込む。これとは別に外部からの■信
号、あるいはV信号に同期して表示開始位置検出回路6
が動作し始め、レジスタ回路5に記憶している表示開始
位置のデータにより表示開始許可信号を許可状態にし表
示用RAlil12を読み出す。読み出したデータは、
キャラクタROM3のパターンデータを指定していてパ
ターンデータのパラレルデータをシフトレジスタ回路8
かシリアルデータに変換して出力回路7を介して外部に
出力する。このときレジスタ回路5のデータで表示形態
を決定する。
外部からのH信号、V信号に同期する表示開始位置検出
回路6の動作について説明する。この動作は、水平方向
及び垂直方向の2神類の動作かある。
まず垂直方向の動作について説明する。この動作は、■
信号が入ってからH信号の数をカウンタ回路9hでカウ
ントし、カウンタ回路9bの出力と、レジスタ回路5に
記憶している垂直方向表示位置開始のデータを比較器1
0bで比較してラッチ回路11bをセットして垂直方向
の表示開始許可信号を許可状態にする。この場合カウン
タ回路9bは、直接リセット付きのTフリップフロップ
128〜12eを用いてインクリメン1−ffに構成し
ていて、直接リセットには、v信号か入力している。比
較器10hはEX−OR回路138〜13eで構成して
いて、各EX−OR回路138〜13eは、レジスタ回
路5に記憶゛ している垂直方向表示11f置開始のデ
ータとカウンタ回路9bの直接リセット付きのTフリッ
プフロップ128〜12eの出力とをビットごとに入力
しビット単位で比較し、ビット単位で同じであれば第一
の電源レベ/l/ (以降”Lレベル”と記す)を、違
えば第二の電源レベ/I/(以降”Hレベ)V″と記す
)を出力し各EX−OR回路138〜13eの出力はN
OR回路】4に入力され入力の全てがルベルならば、全
てのデータの比較結果が全て同一と判定してHレベルを
出力する。このHレベルを受けてインバータ回路]5で
極性を反転しルベルを出力しラッチ回路11hをセット
する。また次のV信号によりラッチ回路11bは、リセ
ットする。ついで水平方向の動作について説明する。こ
の動作は、基本的に垂直方向での表示開始位置検出回路
と同じでV信号の代わりにH信号を、■信号の代わりに
表示用クロックを用いH信号からの表示用クロックの数
をカウンタ回路9aでカウントし、カウンタ回路9aの
出力と、レジスタ回路5に記憶している水平方向表示位
置開始のデータを比較器1()aで比較してラッチ回路
IIBをセットして水平方向の表示開始許可信号を許可
状態にする。例えばレジスタ回路5にLLHLH(=5
 )をセットすると第10図のタイミングチャートに示
した比較器10aの出力を得、表示開始許可信号を図の
通り出力する。
〔弁明が解決しようとする課題〕
従来の表示制御装置は以上のように構成されているので
、表示している複数のキャラクタの1つのキャラクタを
認識しようとすると、あらかじめキャラクタと そのキ
ャラクタを認識可能なキャラクタを用意せねばならない
。これを用意すると通常の2倍のキャラクタが必要とな
る。また登録したキャラクタでの認識しかできない等の
問題点があった。
この発り」は上記のような問題点を解決するためになさ
れたもので、別に用意したキャラクタのパターンデータ
を、任意の°1、l置に表示して1つのキャラクタを認
識可能とする表示制御装置を得ることを目的とする。
[課題を解決するための手段] この発明に係る表示制御装置は、水平、および垂直方向
の表示開始位置検出回路を、それぞれ表示開始許可信号
を2通り出方して表示開始位置を2通りつくる。それぞ
れの表示開始位置で1つは従来の表示開始位置で、他の
1つはキャラクタROM3とは別に用意したROVL(
サブキャラクタROM)の表示開始位置で、それぞれの
キャラクタのパターンデータを、シフトレジスタ回路8
へ入力する前に合成するように構成したものである。
[作用] この発明における表示制御装置は、表示している複数の
キャラクタ上に、別のキャラクタをどの位置にでも自由
に表示することができる。更に複数個のキャラクタを用
意すれば認識手段が複数個になる。
[実施例) 以下、この発りIの一実施例を図について説明する。
第1図はこの発明の一実施例による表示制御装置のブロ
ック図で、図において1は入力回路、2は表示用RAM
、3はキャラクタROM、4i”j:サブキャラクタR
ot/I、5はレジスタ回路、6は表示開始位置検出回
路、7は出方回路、8はシフトレジスタ回路、17は合
成回路である。
第2図は、この発明の表示制御装置の水平方向表示開始
位置検出回路であり、第3図は、この発明の表示制御装
置の垂直方向表示開始位置検出回路である。図において
、9c、9dはカウンタ回路、1oc〜10fは比較器
、Ilc〜IIFはラッチ回路である。
第7図は、カウンタ回路である。図において、128〜
12eは直接リセット付きのTフリップフロップである
第8図は、比較器である。図1において、13a〜13
eはgx−o′R回路、 1414 N OE1回路 
15はインバータ回路である。
第9図は、ラッチ回路である。図において16a〜16
hはNAND回路である。
第11図は、この発明の表示制御装置の表示例であるワ 次に動作について説明する。外部より表示形態(倍角表
示や表示開始位置等)を制御するデータを記憶するレジ
スタ回路5、あるいは表示するキャラクタRot/13
に記憶しているキャラクタのパターンデータの読み出し
順番を記憶している表示用RA!J2ヘデータを、入力
回路1を介して書き込む。これとは別に、外部からのH
信号、X信号に同期して表示開始位置検出回路6か動作
し始め、レジスタ回路5に記憶している表示開始位置の
データにより、表示開始許可信号を許可状態にし、ザブ
キャラクタROM4のパターンデータを読み出す。また
レジスタ回路5に記憶しているもう1つの表示開始位置
のデータにより、表示開始許可信号を許可状態にし、表
示用RAM2を読み出す、読み出した表示RAII!2
のデータは、キャラクタROvL3のパターンデータを
指定していて、パターンデータのパラレルデータを読み
出す。サブキャラクタROM4とキャラクタROvA3
から出力をO′R回路で構成する合成回路17で第11
図の様に合成して、シフトレジスタ回路8ヘパラレルデ
ータを出力し シフトレジスタ回路8かシリアルデータ
に変換して出力回路7を介して外部に出力する。このと
きレジスタ回路5のデータで表示形態を決定する、また
さらに外部からのH信号、■信号に同期する表示開始位
置検出回路6の動作について説明する。この動作は、水
平方向及び垂直方向の2種類の動作かある、まず垂直方
向の動作について説明する。この動作は、マイロ号が入
ってからH信号の数をカウンタ回路9dでカウントし、
カウンタ回路9dの出力と、レジスタ回路5に記憶して
いる垂直方向表示位置開始のデータを比較器10eで比
較して、ラッチ回路]]、eをセットして垂直方向の表
示開始許可@号を許可状態にする。
−またカウンタ回路9dの出力と、レジスタ回路5に記
憶しているもう1つの垂直方向表示位置開始のデータを
比較器10F’で比較して、ラッチ回路11fをセット
して垂直方向の表示開始許可信号を許可状態にする。こ
のように、垂直方向の表示開始許可(lO) 信号を2つ別々に出すことで垂直方向に2種類の表示位
置が得られる。この場合カウンタ回路9dば、直接リセ
ット付きのTフリップフロップ12a〜12eを用いて
インクリメント型に構成していて、直接リセットには、
V信号が入力している。比較器10bはEX−OR回路
138〜13eで構成していて、各EX−OR回路13
a〜13eは、レジスタ回路5に記憶している垂直方向
表示位置開始のデータとカウンタ回路9bの直接リセッ
ト付きのTフリップフロップ128〜12eの出力とを
ビットごとに入力しビット単位で比較し、ビット単位で
同じであればLレベ)vを、違えばHレベルを出力し、
各gx−OR回路138〜13eの出力は、NOR回路
14に入力され入力の全てがLレベルならば、全てのデ
ータの比較結果か全て同一と判定してHレベルを出力す
る。このHレベルを受けてインバータ回路15で極性を
反転しLレベルを出力しラッチ回路11eをセットする
。また次のV信号によりラッチ回路1、]、eは、リセ
ットする。ついで、水平方向の動作について説明する。
この動作は、基本的に垂直力向での表示開始位置検出回
路と同じで、■信号の代わりにHa号を、H信号の代わ
りに表示用クロックを用い、■信号からの表示用クロッ
クの数をカウンタ回路9aでカウントし、カウンタ回路
9aの出力と、レジスタ回路5に記憶している水平方向
表示位置開始のデータを比較器10aで比較して、ラッ
チ回路IIsをセットして水平方向の表示開始許可信号
を許可状態にする。
なお、上記の説明ではH信号、およびV信号をLアクテ
ィブとして説明したが、■アクティブの信号であっても
極性をかえるのみでよい。また、カウンタ回路はインク
リメント型で説明したが、デクリメント型でもよく、カ
ウントできるものであれば何を用いてもよい。更に、N
AND回路を用いてラッチ回路を構成したか、■レベル
か、あるいはLレベルかを記憶可能なものであればどの
ようなものでもよい。
〔発明の効果1 以上のように、この発明によれば、表示している複数の
キャラクタ上に、別のキャラクタをどの位置にでも自由
に表示することかでき、表示している複数のキャラクタ
の1つを認識することができる。更に複数個のキャラク
タを用意すれば認識手段が複数個になる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による表示制御装置のブロ
ック図、第2図はこの発明の表示制御装置の水平方向表
示開始位置検出回路図、第3図はこの発明の表示制御装
置の垂直方向表示開始位置検出回路図、第4図は従来の
表示制御装置のブロック図、第5図は従来の表示制御装
置の水平方向表示開始位置検出回路図、第6図は従来の
表示制御装置の垂直方向表示開始位置検出回路図、第7
図はカウンタ回路図、第8図は比較器を示す図、第9図
はラッチ回路図、第10図は水平方向の表示開始許可信
号を説明するタイミングチャートを示す図、第11図は
本発明の表示制御装置の表示例を示す図である。 図において、1は入力回路、2は表示用RA!J、3は
キャラクタROM、4はサブキャラクタR0V、5はレ
ジスタ回路、6は表示開始位置検出回路、7は出力回路
、8はシフ1−レジスタ回路、98〜9dはカウンタ回
路、10B〜10fは比較器、lla〜llrはラッチ
回路、128〜12eは直接リセット付きのTフリップ
フロップ、138〜13eはEX−OR回路、14はN
O沢回路、15はインバータ回路、168〜16hはN
AllID回路、]7は合成回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  複数個の画素を1ドットとして使用して複数ドットで
    1キャラクタを構成して、1個あるいは複数個のキャラ
    クタを表示する表示制御装置において、キャラクタのパ
    ターンデータを記憶しているキャラクタROMと、上記
    キャラクタROMとは別に矢印や十字等の位置を表現可
    能なキャラクタのパターンデータを記憶しているサブキ
    ャラクタROMと、上記キャラクタROMを読み出す順
    番を記憶する表示用RAMと、上記キャラクタROMと
    上記サブキャラクタROMの出力を論理的に合成する合
    成回路と、上記合成回路の出力を入力に持ち並列(パラ
    レル)信号を直列(シリアル)信号に変換するシフトレ
    ジスタ回路と、上記シフトレジスタ回路の直列出力を表
    示器に対して出力する出力回路と、上記サブキャラクタ
    ROMと上記表示用RAMに別々のタイミングで読み出
    し許可する表示開始位置検出回路と、上記出力回路に表
    示の形態を指示しあるいは、上記表示開始位置検出回路
    に表示開始位置を指示するレジスタ回路と、上記レジス
    回路及び表示用RAMにデータを書き込む入力回路備え
    たことを特徴とする表示制御装置。
JP2326891A 1990-11-27 1990-11-27 表示制御装置 Pending JPH04194987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326891A JPH04194987A (ja) 1990-11-27 1990-11-27 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2326891A JPH04194987A (ja) 1990-11-27 1990-11-27 表示制御装置

Publications (1)

Publication Number Publication Date
JPH04194987A true JPH04194987A (ja) 1992-07-14

Family

ID=18192901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326891A Pending JPH04194987A (ja) 1990-11-27 1990-11-27 表示制御装置

Country Status (1)

Country Link
JP (1) JPH04194987A (ja)

Similar Documents

Publication Publication Date Title
JPS6061796A (ja) 表示装置
JPH04194987A (ja) 表示制御装置
JP3375764B2 (ja) 字体生成装置
JPH04204795A (ja) 表示制御装置
JP3593715B2 (ja) 映像表示装置
KR900006290B1 (ko) Crt 표시제어장치
KR0135494B1 (ko) 온 스크린 디스플레이 문자테두리 생성 및 제어장치
JPS603198B2 (ja) 並列同期型タイミング発生装置
SU1525727A1 (ru) Устройство дл отображени информации
KR910006338Y1 (ko) 문자발생기에 의한 확대문자표시회로
JPS61290486A (ja) 表示制御装置
JPS62269992A (ja) パタ−ン重畳方式
JPS60205581A (ja) 表示装置
JP2987983B2 (ja) 文字表示装置
US20060125818A1 (en) Image data synchronizer applied for image scaling device
JPS61272784A (ja) 表示制御装置
JPH09292244A (ja) 車両用ナビゲーション装置
JPH05313643A (ja) 文字表示装置における文字属性合成装置
JPS61113091A (ja) 画像メモリ制御装置
JPS6383792A (ja) カ−ソル表示制御装置
JPS6356550B2 (ja)
JPS61123879A (ja) ラスタ式ディスプレイ装置の描画像表示制御回路
JPH01282594A (ja) 画面表示装置
JPS59231592A (ja) 画像表示装置
JPH02239318A (ja) 出力装置コントローラー