JPH04195086A - マトリクス形表示装置及びそれに用いる制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野］ 本発明は、特に、拡大表示機能を有するマトリクス形表
示装置、及びそれに用いる制御用集積回路に関するもの
である。

〔従来の技術〕

従来において、走査線６２５本（フィールド内有効表示
走査線数；約２８０本）のテレビジョン画像の放送エリ
ア（例えば、ドイツ）向は垂直２８ｏ画素仕様のマトリ
クス表示パネル上に、例えば、日本で放送されている走
査線５２５本（フィールド内有効表示走査線約：約２４
０本）のテレビジョン画像信号を表示する場合に、１行
の画素を駆動する水平走査周期と、２行の画素を同時に
駆動する水平走査周期とを設定し、上記マトリクス表示
パネルを駆動することにより、画像を拡大してマトリク
ス表示パネル全面に表示する方法が、特開昭５６−１４
２９７号公報に記載されている。

また、マトリクス表示パネルの走査クロック周波数を２
倍に切換えて画像表示する方法が、特開昭５７−６８９
７９号公報に記載されている。

［発明が解決しようとする課題］ 上記第１の従来技術においては、画像を拡大して表示す
るために、垂直走査回路として、シフトレジスタをＮ段
毎の群に分け、各群のシフトレジスタの入力信号として
前群Ｎ段目出力とＮ−１段目出力を切り換える用いる、
特殊で複雑な構成を用いていた。このため、従来におい
てよく用いられる垂直走査回路（連続して順番に信号を
出力する様なシフトレジスタで構成される垂直走査回路
）とは異なる特殊で複雑な垂直走査回路を用意する必要
があった。また、垂直走査回路の構成により拡大倍率が
決定されるため、任意の拡大倍率を設定することが困難
であった。

上記第２の従来技術においては、特殊な垂直走査回路を
用いることなく、垂直走査クロッグ周波数を切換えて拡
大表示を実現していた。しがし、各画素に３原色カラー
フィルタを例えば、トライアングル配置状に順次配した
カラーマトリクス表示装置については考慮されておらず
、拡大表示においては、水平解像度の劣化や、混色とい
った問題が生じる場合があった。また通常表示に対し、
拡大表示では、垂直走査クロックの高周波数化に伴う、
各画素選択時間短縮による輝度変化の問題もあった。

本発明の目的は、上記した従来技術の問題点を解決し、
単純な垂直走査回路を用いて、その走査クロック周波数
を切換えて任意の倍率で、良好な水平解像度と色再現が
可能な拡大画像表示が得られるマトリクス形表示装置を
提供すると共に、それに用いる制御用集積回路を提供す
ることにある。

［課題を解決するための手段］ 上記した目的を達成するために、本発明では、通常表示
と拡大表示の切換えにおいて、垂直クロック周波数の切
換えと共に、水平走査クロックの位相を制御した。

また、拡大表示における画素選択時間短縮については、
垂直走査回路に用いられるシフトレジスタのスタート信
号を複数の垂直走査クロック信号に対して与えることに
より、複数行の画素を並列駆動した。

〔作用〕

本発明において、画素配列の水平位置が隣接行で異なる
通常表示において、１水平走査周期毎に各行の画素に与
える信号をサンプリングするタイミン゛グを変えて良好
な水平解像度を得ると共に、画素配列の水平位置が異な
る２行の画素に同一の信号を与える拡大表示において、
全ての水平走査周期において各行の画素に与える信号の
サンプリングタイミングを同一とすることで、良好な画
像を得ることができる。

また、拡大表示において、垂直走査回路に用いられるシ
フトレジスタのスタート信号を複数の垂直走査クロック
信号に対して与えて複数行の画素を並列駆動することに
より、画素選択時間を通常表示と同程度確保し、輝度変
化を防止することができる。

［実施例］ 以下、本発明の一実施例を第１図により説明する。

第１図において、ｌはマトリクス表示パネルであり、例
えば、水平方向に走査電極、垂直方向に信号電極がそれ
ぞれ配され、各交差点にＴＰＴ（薄膜トランジスタ）と
液晶素子が配置されているアクティブマトリクス方式液
晶表示パネルである。２は水平走査回路であり、例えば
、クロックの立上りで出力が変化するシフトレジスタ２
０１と、シフトレジスタ２０１の出力タイミングで映像
信号をサンプリングするサンプル・ホールド回路アレイ
２０２から構成されている。３は垂直走査回路であり、
例えば、クロックの立上りで出力が変化するシフトレジ
スタ３０１と垂直出力回路３０２から構成されている。

６４１は映像信号入力端子、６０６は水平同期信号入力
端子、６０７は垂直同期信号入力端子、７は榛性反転回
路、５５はＰＬＬ回路、５２と５４は分周器、５３は位
相シフト回路、５６はタイミング信号形成回路、５１は
拡大表示信号形成回路、４０１〜４０４は切換スイッチ
、５７は論理和回路である。５８と５９は遅延回路であ
る。第２図は、第１図のマトリクス表示パネルｌと、水
平走査回路２、垂直走査回路３かも成る部分を、より具
体的に示した一例である。

マトリクス表示パネル１２は、第１０図に示したような
赤（Ｒ）、緑（Ｃ）、青（Ｂ）の３原色に対応する各画
素がトライアングル状に配置され、且つ同一の信号電極
には同色の画素が接続され、しかも、各画素が、第１２
Ａ図に示すように、トランジスタ１２１と、トランジス
タ１２１と前段の走査電極との間に形成される付加容量
１２２と、液晶素子（図示せず）を駆動する画素電極１
２３と、で構成されたカラー表示可能なアクティブマト
リクス方式液晶表示パネルである。本実施例では表示素
子として液晶素子をとりあげたが、その他、ＥＬ、プラ
ズマデイスプレィなどの表示素子についても同様に考え
られることは明らかである。

そして、このマトリクス表示パネル１２の信号電極は、
交互に上下から引き出され、奇数番目の信号電極Ｙｌ、
Ｙ３．・・・は水平走査回路２１に、偶数番目の信号電
極Ｙ２．Ｙ４．・・・は水平走査回路２２に接続される
。走査電極Ｘｉ、Ｘ２・・・は左側から引き出されて垂
直走査回路３に接続されている。

水平走査回路２１と２２は、それぞれシフトレジスタ２
１１と２２１、サンプルホールド回路２１２と２２２に
よる構成される。シフトレジスタ２１１と２２１は、そ
れぞれ、水平走査クロック入力端子６９１，６９３，６
９５．及び６９２゜６９４．６９６より入力される３相
の水平走査クロックで駆動され、表示部全体としては、
６相のクロックで駆動される。なお、６９７と６９８は
、それぞれシフトレジスタ２２１と２２２の水平走査開
始信号入力端子である。

サンプルホールド回路２１２と２２２は、共通の３原色
信号入力端子６６１，６６２，６６３に印加される画像
信号としての３原色信号を、シフトレジスタ２１１と２
２１の出力タイミングに応じてサンプリングし、各信号
電極Ｙｌ、Ｙ２．Ｙ３・・・・・・に供給する。

また、垂直走査回路３は、シフトレジスタ３０Ｉと垂直
出力回路３０２により構成される。なお、６０１はシフ
トレジスタ３０１の垂直走査開始信号入力端子であり、
６０５は垂直走査クロック入力端子である。

第３図は、第１図の拡大表示信号形成回路５１と垂直走
査クロック切換スイッチ４０１、水平走査グロック切換
スイッチ４０３がら成る制御部を、より具体的に示した
一例である。

拡大表示信号形成回路５１は、位相制御ループ回路（以
下、ＰＬＬと略記する）５５と、切換スイッチ４０２と
、２分周器５３１，５３３，５３４と、３分周器５３２
と立上りエツジでデータを取り込み保持するラッチ５４
１〜５４８と、インバータ５６１と、ＯＲゲート５６５
〜５６７により構成される。また、ＰＬＬ５５は、位相
比較器５５１と、低周波フィルタ（以下、ＬＰＦと略記
する）５５２と、電圧制御発振器（以下、ｖＣＯと略記
する）５５３と、分周器５５４により構成される。なお
、６０６は水平同期信号入力端子である。

第４図と第６図は第１図と第２図、第３図からなる実施
例における通常表示時の各部信号の一波形例を示す波形
図、第５図と第７図は同じく第１図、第２図、第３図か
ら成る実施例における拡大表示時の各部信号の一波形を
示す波形図である。

第４図及び第５図において、（ｒ）は分周器５５４より
出力されるリセットパルス波形、　（ＣＫ）はＶ　ＣＯ
５５３から出力されるクロック波形、（ｑｌ）、（ｑ２
）は、それぞれ、３分周器５３２の出力信号波形、（ｑ
３）はラッチ５４８の主力信号波形、（ｑ４）はラッチ
５４７の出力信号波形、（ｑ５）は２分周器５３３の出
力信号波形、（ｕｌ）、・・・・・・、（ｕ６）は、そ
れぞれ、ラッチ５４１、・・・・・・、５４６より出力
されるクロック波形、（ｖｌ）、・・・・・・、（ｖ３
）は、それぞれ、インバータ５６２．・・・・・・、５
６４より出力される反転波形、（ｓｈ）は第２図に示し
た水平走査開始信号入力端子６９７．６９８に印加され
る水平走査開始信号波形、（ｈｌ）、・・・・・・、（
ｈ３）は、それぞれ、○Ｒゲート５６５．・・・・・・
５６７より出力されるクロック波形である。

まず、第３図において、垂直走査クロックの生成動作に
ついて説明する。

水平同期信号が端子６０６に印加されると、位相比較器
５５１、ＬＰＦ５５２、ＶＣＯ５５３、分周器５５４で
構成されるＰＬＬ５５により、その水平同期信号を表示
画素数に見合うだけ、例えば、水平４８０画素とすると
約６００逓倍して、ＶＣＯ５５３の出力として水平同期
信号と位相が同期したクロック波形（ＣＫ）を得ている
。

そして、このクロック波形（ＣＫ）を分周する分周器５
５４の出力として、水平同期信号の２倍の周波数を持つ
２倍拡大垂直走査クロック波形（ｅ）を得、切換スイッ
チ４０１により、垂直方向に２倍拡大表示の場合には垂
直走査クロック波形（ｆ）として端子６０５に出力され
る第７図（ｆ）。一方、通常表示の場合には、２倍拡大
垂直走査クロック波形（ｅ）をさらに２分周器５３１に
より２分周して通常垂直走査クロック波形（ｄ）を得て
、切換スイッチ４０１を通して垂直走査クロック波形（
ｆ）として、端子６０５に出力される（第６図（ｆ））
。

第６図及び第７図において、（ａ）は第１図又は第２図
の水平走査回路２の出力信号波形であり、波形変化期間
１６以内に、出力される信号が変化し、信号確定期間Ｔ
、の間は、所定の画像信号Ｓｉ　　（ｉ＝１，２．３・
・・・・・）が安定に出力される。

（ｃ）は入力端子６０１に印加される垂直走査開始信号
波形、（ｆ）は入力端子６０５に印加される垂直走査ク
ロック波形である。（ｘｉ）、・・・・・・、（ｘ６）
は、それぞれシフトレジスタ３０１の出力信号波形であ
り、それぞれ、シフトレジスタ３０１の垂直方向に並ん
だ各出力端子と上から順番に対応しており、ＩＩ　ＨＩ
＋レベル時に、対応する出力端子に垂直出力回路３０２
を介して接続される走査電極を「選択」にし、ＩＩ　Ｌ
”レベル時に「非選択」にするものである。

以下、画像信号としてＮＴＳＣのインタレース方式のテ
レビジョン信号を想定して説明する。

通常表示において、第１図のスイッチ４０１と４０３．
４０４は図示のように接続されており、第６図に示すよ
うに、１行目の画素は第１フイールドにおいて、第１水
平走査同期の正極性画像信号Ｓ、十が水平走査回路２よ
り出力され、かつシフトレジスタ３０１の出力信号波形
（ｘｌ）が１１　ＨＩＴレベルである期間Ｔ１に、画像
信号Ｓ。十により駆動される。　゛ ２行目の画素は、期間Ｔ３に第２水平走査周期の負極性
画像信号Ｓ１−で駆動され、１水平周期の画像信号で順
次１行づつ駆動される。続く第２フイールドにおいては
ダッシュ１１＋１１付の信号波形名で示したように、前
記第１フイールドと逆極性の信号が与えられ各画素は交
流駆動される。

これに対し、拡大表示において第１図のスイッチ４０１
と４０３，４０４は図示と反対に接続され、第７図に示
すように、シフトレジスタ３０１に与えられるクロック
波形（ｆ）の周波数は第６図の２倍となる。−行目の画
素は、第１フイールドにおいて、第６１水平走査周期の
正極性画像信号８．１＋が水平走査回路２より出力され
、かつシフトレジスタ３０１の出力信号波形（Ｘｉ）。

（ｘ２）が“Ｈ”レベルである期間Ｕ、、　Ｕ、に、そ
れぞれ、画像信号Ｓ、十により駆動される。さらに２水
平走査周期後、第６３水平走査周期の正極性画像信号Ｓ
１．＋が、１行目と２行目の画素に期間Ｔ、、　Ｔ、に
それぞれ与えられる。一般に画像は垂直方向の相関が強
く、画像信号Ｓ　ｌ　ｌ＋とＳ、。

十のレベル差が小さいと考えると、拡大表示において、
１行目の画素が駆動される期間は（Ｕ１＋Ｔｉ）となり
、第６図に示した通常表示とほぼ同等になる。

このように、第７図に示す波形例では、１水平周期の画
像信号で、２行の画素を駆動することにより、垂直方向
２倍の拡大表示が実現できることがわかる。

また、−行目の画素に与える画像信号のタイミングを通
常表示の第１水平走査周期から、拡大表示では第６３水
平周期と、第１図の遅延回路５８により遅らしている理
由は、拡大表示において、画像中央部を拡大表示するた
めである。

次に、第３図の水平走査クロック生成動作について説明
する。

通常表示を行う場合、各部信号波形は第４図に示す如く
であり、また、切換スイッチ４０３は第３図に図示した
如き接続となっている。ＰＬＬ５５で得られたクロック
波形（ＧＫ）は、リセット付の３分周器５３２、リセッ
ト付の２分周器５３３により６分周され、デユーティ比
５０％の出力信号波形（ｑ５）が得られる。３分周器５
３２゜２分周器５３３は共に、ＰＬＬ５５中の分周器５
５４で形成され、水平同期信号と同期したリセットパル
ス波形（ｒ）によりリセットされるため、出力波形（ｑ
５）は水平同期信号と位相が同期している。

クロック波形（ＣＫ）の立上りでデータが変化し、かつ
カスケードに接続されたラッチ５４１．５４２．５４３
のうち、初段のラッチ５４１に、上述の出力信号波形（
ｑ５）を入力すると、クロック波形（ＣＫ）の１周期（
通常走査の１画素に相当する時間）づつ遅れたクロック
波形（ｕｌ）。

（ｕ２）、　　（ｕ３）が得られる。

また、クロック波形（ＣＫ）をインバータ５６１により
反転して得られるクロック波形の立上りでデータが変化
し、かつカスケードに接続されたラッチ５４４，５４５
，５４６の初段に、クロック波形（ｕ２）を入力するこ
とにより、先のクロック波形（ｕｌ）、（ｕ２）、（ｕ
３）よりそれぞれクロック波形（ＣＫ）の１．５周期分
ずれたクロック波形（ｕ４）、（ｕ５）、（ｕ６）が得
られる。

切換スイッチ４０２は、水平同期信号を２分周器５３４
により２分周した信号まで制御されている。

従って、成る水平走査同期では、切換スイッチ４０２は
図示の如き接続となっており、クロック波形（ｕｌ）、
（ｕ２）、（ｕ３）が切換スイッチ４０２，４０３を通
して水平走査クロック入力端子６９１，６９３，６９５
に印加されると同時に、インバータ５６２，５６３，５
６４によりそれらの反転波形（ｖｌ）、（ｖ２）、（ｖ
３）を得て、水平走査クロック入力端子６９２，６９４
゜６９６に印加される。こうして、第２図のシフトレジ
スタ２１１と２２１に６相の水平走査クロックとして供
給される。また、この時、シフトレジスタ２１１と２２
１の水平走査開始信号入力端子６９７と６９８には、水
平走査開始信号波形（Ｓｈ）が印加される。

次の水平走査周期では、切換スイッチ４０２は図示とは
逆の接続となり、クロック波形（ｕ４）。

（ｕ５）、　　（ｕ６）が切換スイッチ４０２，４０３
を通して水平走査クロック入力端子６９１，６９３．６
９５に印加されると同時に、インバータ５６２．５６３
，５６４によりそれらの反転波形（ｖｌ’　）、　　（
ｖ２’　）、　　（ｖ３’　）を得て、水平走査クロッ
ク入力端子６９２，６９４，６９６に印加される。こう
して、第２図のシフトレジスタ２１１と２２１に６相の
水平走査クロックとして供給される。また、この時、シ
フトレジスタ２１１と２２１の水平走査開始信号入力端
子６９７と６９８には、水平走査開始信号波形（ｓｈ’
）が印加される。

このように、ｌ水平走査周期毎に、シフトレジスタ２１
１と２２１に与える６相の水平走査クロックをクロック
波形（ＣＫ）の１．５画素分ずらすのは、第２図のマト
リクス表示パネル１２上の画素配置が１行ごとに１．５
画素ずれていることに対応させ、水平解像度を向上させ
るためである。

尚、画素配置と水平走査クロックの位相ずらしを対応さ
せるため、第３図では図示していなり）が、２分周器５
３４は、垂直走査開始信号に同期した信号でリセットす
る必要がある。

次に、２倍拡大表示を行う場合について説明する。２倍
拡大表示を行う場合、各部信号波形は第５図に示す如く
であり、切換スイッチ４０３は第３図に図示したとは逆
に接続される。この場合、水平方向のみならず、垂直方
向も２倍に拡大されることを考慮すると、画素配置がず
れている隣接行の画素を同一画像信号で駆動することに
なるため、全水平走査周期にわたり、水平走査クロック
の位相は一定としている。

リセット付の３分周器５３２の出力信号波形（ｑｌ）、
（ｑ２）をそれぞれ、クロック波形（ＣＫ）をインバー
タ５６１により反転して得られるクロック波形の立上り
でデータが変化するラッｆ５４８，５４７に入力し、ク
ロック波形（ＯＫ）のほぼ半周期遅れた出力信号波形（
ｑ３）。

（ｑ４）を得る。これらの波形（ｑｌ）、（ｑ２）、　
　（ｑ３）、　　（ｑ４）を、ＯＲゲート５６５，５６
６．５６７によりデコードすると、クロック波形（ＧＫ
）の３周期分を１周期とし、かつ、クロック波形（ＧＫ
）のほぼ半周期づつ遅れたクロック波形（ｈｌ）、（ｈ
２）、（ｈ３）を得、切換スイッチ４０３を通して水平
走査クロック入力端子６９１，６９３，６９５に印加さ
れると同時に、インバータ５６２，５６３，５６４によ
りそれらの反転波形（ｖ　１）、（ｖ２）、（ｖ３）を
得て、水平走査クロック入力端子６９２，６９４，６９
６に印加される。こうして、通常表示時に比べて２倍の
周波数を持つクロックが、第２図のシフトレジスタ２１
１と２２１に６相の水平走査クロックとして供給される
。また、この時シフトレジスタ２１１と２２１の水平走
査開始信号入力端子６９７と６９８には、走査開始信号
波形（ｓｈ）が印加される。

このように、水平同期信号を逓倍して得られたクロック
波形の立上りと立下りの両方を用いて水平走査回路２１
と２２の水平走査クロックを形成することにより、クロ
ック波形の立上りのみを用いた制御部に比べて半分の逓
倍数ですむため、より安定なＰＬＬを比較的容易に形成
できる利点がある。

以上、述べてきたように、第１図の実施例によれば、マ
トリクス形カラーパネルを用いて、容易に、良好な通常
表示と拡大表示を切り換えて表示できる利点がある。

また、第７図に示す波形例では垂直方向を２倍に拡大す
ることを想定しているが、通常垂直走査クロックと２倍
拡大垂直走査クロックとをスイッチ４０１により１水平
走査周期毎に交互に切り換えることにより、１．５倍の
拡大表示が、また、３水平走査周期中、ｌ水平走査周期
のみを２倍拡大垂直走査クロックに、残りを通常垂直走
査クロックに切り換えれば、１．３３倍の拡大表示が、
また、４水平周期中、ｌ水平走査周期のみを２倍拡大垂
直走査クロックに残りを通常垂直走査クロックに切り換
えれば、１．２５倍の拡大表示が、それぞれ可能となり
、任意の倍率の拡大表示が可能となる。

従って、垂直方向２８０画素の液晶パネルに、フィール
ド内有効走査線数約２８０本のＰＡＬ信号を表示する場
合は、水平走査周期と等しい垂直走査クロックを用いて
非拡大表示を行い、フィールド内有効走査線数約２４０
ＴＤ本のＮＴＳＣ信号を表示する場合は５水平走査周期
を単位として、４水平走査周期は、非拡大表示を残るｌ
水平走査周期は垂直走査クロックを２個出すことにより
、垂直方向拡大表示を行い、ＰＡＬ信号、ＮＴＳＣ信号
共、画面の欠けがなく、正しいアスペクト比で画像表示
することができる。もちろん、垂直走査クロックとして
通常垂直走査クロックの３倍の周波数を持つ３倍拡大垂
直走査クロックを与えれば、３倍の拡大表示ができるこ
とは明らかである。

ところで、本実施例において、マトリクス表示パネル１
２の各画素は、第２Ａ図に示すように、トランジスタ１
２１と、トランジスタ１２１と前段の走査電極との間に
形成される付加容量１２２と、液晶素子（図示せず）を
駆動する画素電極１２３と、で構成されている。そのた
め、以下に述べる様な問題があった。

尚、ここで、第２図のマトリクス表示パネル１３の第１
行目走査電極ＸＩにゲートが接続されたトランジスタ１
２１及び該トランジスタ１２１を含む画素を形成してい
ないのは、前段の走査電極がなく、付加容量１２２を形
成できないためである。

第８図は第２Ａ図における各部信号の一波形例を示す波
形図である。

信号電極Ｙｌに波形（Ｙｌ）に示す画像信号が与えられ
、走査電極ＸＩ、Ｘ２にそれぞれ波形（Ｘｉ）、（Ｘ２
）に示す選択信号が順次与えられたとすると、信号電極
Ｙｌにドレインが、走査電極Ｘ２にゲートが接続された
トランジスタ１２１により、画素電極１２３に波形（ｇ
）が得られる。

この時、走査電極ｘ２が選択電圧■。。、になる直前は
、トランジスタ１２１はオフとなっており、走査電極Ｘ
１に与えられた選択信号波形が付加容量１２２を通して
画素電極１２３の電圧波形に重畳（波形（ｇ）の斜線部
）されてしまうことになる。この電圧変化量ΔＶＣは、
走査電極ＸＩの選択電圧Ｖ　ＣＯＮ、非選択電極■Ｇ　
ＯＦ　Ｆ、付加容量１２２の容量Ｃ１□、液晶セル容量
やトランジスタの寄生容量等の画素電極１２３につなが
る寄生容量ＣＬＣを用いて、下記のように表わされる。

マトリクス形表示装置の一例として、５形ＮＴＳＣ方式
液晶テレビ（水平４８０画素、垂直２４０画素）を例に
とると、Ｃ，、＋、＋＝　１．７　ｐ　Ｆ、　Ｃｔ、ｃ
＝０．３ｐＦ、（ＶＣＯＮ　　ＶＣＯＦＦ）　＝　２５
　Ｖであるので、ΔＶｃ＝２１Ｖと大きな値となる。こ
のため、ΔＶｃが重畳される期間Ｔ、は１フイールドＴ
１・中　通常表示時においては１水平周期（〜Ｔｖ／２
６２）と小さいが、波形（ｇ）の実効値電圧増加分とし
ては無視できない値となる。この実効値増加分ΔＶ　ｒ
　ｍ　ｓは、波形（ｇ）の実効値を計算することにより
得られ、上記の場合、０．２〜１ｖ程度にもなってしま
う。

このことは、１行の選択時間が異なる場合、実効値増加
分ΔＶ　ｒａｍが異なり、表示画面に輝度変化が生じて
しまうことを意味する。第１図の実施例では、遅延回路
５９とＯＲ回路５７により、２倍拡大表示時には各行を
２回選択状態にすることで、各フィールド内における各
行選択時間を通常表示と拡大表示で同一とし、上記輝度
変化を防止していた。

しかしながら、前述したように、１．５倍などのように
、２倍以外の拡大表示を行う場合や、垂直方向の相関が
低い画像の場合は、このような対策は難しい。この時は
、第１図の遅延回路５９とＯＲ回路５７を省き、極性反
転回路７の前に、輝度補正回路７１を設けた。第９図の
構成が望ましい。この輝度補正回路７１と極性反転回路
７を組合わせた具体的な構成を第１０図に示す。

第１Ｏ図において、７５，７６．７７は、それぞれ、直
流再生極性反転回路であり、コンデンサ４３６及びクラ
ンプスイッチ４３２で構成される直流再生回路と、トラ
ンジスタ４３７及び抵抗４４８．４４９で構成される極
性反転回路とで構成される。ここで、クランプスイッチ
４３２は、例えば、画像信号のブランキング期間又はペ
デスタル期間に導通し、それらの期間の画像信号を基準
電圧発生回路７８の電位とすることにより、画像信号の
直流再生が実現できる。尚、クランプスイッチ４３２と
しては、例えば、ダイオードやトランジスタやアナログ
スイッチ等が用いられる。

端子６５１，６５２，６５３にはそれぞれ画像信号とし
ての３原色信号が印加され、直流再生極性反転回路７５
，７６．７７を介した後、スイッチ４３３，４３４，４
３５により極性を一定周期で切り換えられ、その後、３
原色信号入力端子６６１．６６２，６６３に印加され、
第９図に示す水平走査回路２のサンプルホールド回路２
０２に供給される。

７８は、上記直流再生回路の直流レベルを与える基準電
圧発生回路であり、定電流源４４０、全体の輝度調整用
の可変抵抗４４２．３原色信号間の輝度ばらつき補正用
の可変抵抗４４５，４４６゜４４７、拡大表示時の輝度
補正用スイッチ４３１、抵抗４４１から構成される。可
変抵抗４４５，４４６．４４７の両端には、これらの並
列合成抵抗値と、定電流源４４０の電流値を掛算した電
位差が生じ、この電位差の範囲内で、３原色信号間の輝
度ばらつきを補正している。

可変抵抗４４２は、全体の輝度調整用であり、この抵抗
値を変化させることにより、可変抵抗４４５．４４６，
４４７の中間タップ電圧を同時に変化させている。この
時、定電流源４４０を用いているため、可変抵抗４４２
の値がどのように変わっても、可変抵抗４４５，４４６
，４４７の中間タップ電圧の相対値が変化せず、安定な
輝度調節を行うことができる。

スイッチ４３１は、通常表示時においてオフ、拡大表示
時においてオンとなり、通常表示時に比べて拡大表示時
では、抵抗４４１の抵抗値と、定電流源４４０の電流値
を掛算した電位差分、可変抵抗４４５，４４６，４４７
の中間タップ電圧を持ち上げ、トランジスタ４３７等の
ベース電圧を持ち上げることにより、極性反転回路７５
，７６゜７７の正極性と負極性信号間の電圧振幅を大き
くし、輝度補正を行っている。

このように、第９図の実施例において、拡大表示を行う
場合、スイッチ４０１の切換に同期して、スイッチ４３
１を切換えることにより、通常表示時と拡大表示時の切
り換えにおいて、表示画面に輝度変化が生じることがな
い。

ところで、マトリクス表示パネルとしてアクティブマト
リクス方式液晶表示パネルを用いる場合は、液晶素子を
交流駆動しなければならない。この時、フリッカレベル
を小さくするには、画素に加える画像信号の極性を行毎
に反転させた方が有利である。

第１図または第９図の実施例においては、それぞれ、水
平走査回路２より信号電極に出力される信号波形（ａ）
を、１水平走査周期毎に変化させているので、通常表示
（非拡大表示）の場合、画素の加える画像信号の極性を
行毎に反転させるには、例えば、第６図の波形例に示す
ように、単に、水平走査回路２に入力される画像信号自
体の極性を１水平走査周期毎に反転させておくだけで良
かった。

しかし、拡大表示の場合、例えば第７図の波形例に示す
ように、２行毎の極性反転となり、フリッカが目立ちや
すくなることが考えられる。さらに、第７図の波形例で
は、第１フイールドと第２フィールド共に、■水平走査
周期中の画像信号で駆動される２行の組合せが固定化し
ており、テレビ信号の特徴であるインタレース走査によ
る垂直解像度向上の効果が望めない。

そこで、拡大表示の場合においても、画素に加える画像
信号の極性を行毎に反転させることができる表示装置の
構成例を第１１図に示す。

２５は１水平走査周期内で正負極性の画像信号を同時に
サンプリングし、次の水平走査期間の前半と後半にそれ
ぞれトレインバスに出力する。倍速線順次走査回路であ
り、具体的な構成例につぃては、本発明者らが提案した
特開昭６３−２６０８４号公報において詳しく述べられ
ているので、詳細な説明は省略する。

第１１図の実施例の動作波形例を第１２図に示す。（ａ
）は水平走査回路２５の出力、すなわち、液晶パネル１
２のトレインバスの波形であり、（ｂ）は、入力端子６
１３に与えられる拡大制御信号波形である。

端子６１０には、水平走査周波数の２倍のクロックが、
例えば第３図のＰＬＬ５５などから印加され、４分周期
５３５で分周された制御信号により、水平走査回路内の
サンプルホールド回路が制御される。

すなわち、１木目の出力Ｙ１に着目すると第１水平走査
周期において、サンプルホールド回路Ｈ８とＨ，が、そ
れぞれ緑色正極性Ｇ＋と緑色負極性Ｇ−の信号をサンプ
リングする。この時スイッチ４０６が、図示の状態にあ
ると、続く第２水平走査周期において、論理回路２３６
によりスイッチＳＡが選択され、第１水平走査周期の緑
色正極性Ｇ１＋が出力される。一方、サンプルホールド
回路ＨｃとＨＤが、サンプリング動作に入る。第３水平
走査周期において、論理回路２３６によりスイッチＳＤ
が選択され、第２水平走査周期の緑色負極性Ｇ、−が出
力される。同時に、サンプルホールド回路ＨＡとＨ８が
再びサンプリング動作に入る。

このようにして、水平走査回路２３は、第２図の水平走
査回路２１と同様な出力波形を得る。

第４水平走査周期において、拡大制御信号（ｂ）がＩｆ
　ＨＩｆになると、スイッチ４０６とスイッチ４０１が
逆に接続され、論理回路２３６と、垂直走査回路３には
、通常表示の２倍の周波数の信号が与えられる。従って
、論理回路２３６により、第４水平走査周期の前半はス
イッチＳＡが、後半はスイッチＳＢが選択されるので、
この水平走査周期中に、第３水平走査周期の緑色正極性
Ｇ３＋と緑色負極性Ｇ、−の信号が、水平走査回路２３
の出力として得られる。これを倍速線順次走査と呼ぶ。

このように、第１１図の実施例によれば、拡大表示にお
いても、行毎極性反転駆動が可能となるため、フリッカ
が少ない、良好な画像表示を得ることができる。

さらに、第１２図の動作波形例に示すように、ダッシュ
（′）を付して示した第２フイールドの波形において、
拡大制御信号（ｂ）と垂直走査開始信号（ｃ）の間隔を
１水平走査周期ずらすことにより、拡大表示において、
インタレース走査を実現できるので、垂直解像度が向上
する利点がある。

次に、本発明のさらに別の実施例としてのマトリクス形
表示装置の表示部を第１３図に示す。

本実施例が、前述した第２図の実施例と異なる点は、第
１に、マトリクス表示パネル１３の垂直方向の画素数及
び走査電極の数が２倍の４８０となっており、入力され
る画像信号の１水平走査周期で２行の画素を駆動するこ
とができる倍速線順次水平走査回路２３．２４を設けて
いる点と、第２に、垂直走査回路３３内に全走査電極に
与える電圧をシフトレジスタ３０１の出力状態によらず
一斉に非選択電圧Ｖ。ＯＦＦとするＡＮＤゲート３３１
を設けている点である。

では、本実施例の表示部の動作について説明する。

第１４図は第１３図における通常表示時の各部信号の一
波形例を示す波形図、第１５図は第１３図のおける拡大
表示時の各部信号の一波形例を示す波形図、である。

まず、第１４図を用いて、通常表示時の動作について説
明する。

通常表示時において、倍速線順次走査回路２３と２４は
、１水平走査周期中に２行の画素に与えるべき画像信号
をサンプルホールド回路２３２と２３３でサンプリング
し、波形（ａ）および（ａ＋）に示すように、■水平走
査周期の前半と後半とに分けて信号電極に出力して、倍
速線順次走査を行う。この時、マトリクス表示パネルＩ
３では、同一の信号電極に接続された隣接２行の画素の
水平方向の位置が１．５画素ずれているため、前記サン
プリングにおいて、１．５画素分ずれたタイミングで画
像信号をサンプリングする必要がある。

このため、シフトレジスタ２３１や２４１は、第２図の
シフトレジスタ２２１や２１１に対し、出力の数として
２倍の出力を持っている。

尚、波形（ａ）において、Ｓｌは第１水平走査周期にサ
ンプリングした第２行目の走査電極Ｘ２により選択され
る画素に与える画像信号を、Ｓ１τはそれより１．５画
素遅れたタイミングでサンプリングした第１行目の走査
電極ｘ１により選択される画素（実際には１行目の走査
電極ＸＩにより画像信号が書き込まれる画素は無い。）
に与える画像信号を、それぞれ表わしている。同様に、
波形（ａ′）において、Ｓ８１．は第２６４水平走査周
期にサンプリングした第２行目の走査電極Ｘ２により選
択される画素に与える画像信号を、Ｓ３．４τはそれよ
り１．５画素遅れたタイミングでサンプリングした第３
行目の走査型ｉＸ３より選択される画素の与える画像信
号を、それぞれ表わしている。

一方、１水平走査周期の半分の周期を持つ垂直走査クロ
ック波形（ｆ）を端子６０５に、垂直走査開始信号波形
（ｃ）を端子６０１に与えると、シフトレジスタ３０１
の出力には波形（Ｘｉ）。

（Ｘ２）、・・・・・・で示す水平走査周期の半分の時
間づつずれた選択信号波形が順次得られる。通常表示時
において、端子６０８に制御信号ととしてＩｆ　ＨＩＴ
レベルを与えておくと、垂直出力回路３０２により選択
信号波形が各走査電極Ｘｉ、Ｘ２゜・・・・・・に順次
印加され、各信号電極に出力されている画像信号によっ
て各画素が駆動される。

次のフィールドにおいて、同じ水平走査周期の画像信号
によって駆動される２行の画素の組合せをずらして、イ
ンタレース走査を行っている。この時の波形例を第１４
図中にダッシュ（′）をつけた波形で示している。

尚、このように、■水平走査周期の画像信号を用いて２
行の画素を駆動する方法、及びそれに用いる倍速線順次
走査回路の例については、前述の特開昭６３−２６０８
４号公報に詳述されている。

次に第１５図を用いて、拡大表示時の動作について説明
する。

拡大表示時における波形が、通常表示時の波形と異なる
点は、第１に、端子６０５に印加される垂直走査クロッ
ク波形（ｆ）、（ｆ’）に、各水平走査周期の初めでダ
ブルパルスが挿入されている点と、第２に、端子６０１
に印加される垂直走査開始信号波形（ｃ）が拡大表示を
行う位置に合わせて遅延され、さらに１パルスでなく２
パルスとなっていて、それによ、って、シフトレジスタ
３０１の出力信号波形（ＸＩ）、（Ｘ２）、・・・・・
・がダブルパルスとなっている点と、第３に、端子６０
８に印加される制御信号波形か、“Ｈ″レベルなく、波
形（ｍ）、（ｍ′）の如くなっている点と、第４に、水
平走査回路２３．２４における第２フイールドの出力信
号波形（ａ′）は、第１フイールド出力信号波形（ａ）
と同様に、各水平走査周期の前半に出力される画像信号
のサンプリングタイミングの方が、後半に出力される画
像信号のサンプリングタイミングよりも１．５画素相当
分遅くなっている点である。

拡大表示を行う場合、垂直出力回路３０２の入力は、シ
フトレジスタ３０１の出力信号波形（Ｘｌ）、（Ｘ２）
、・・・・・・と制御信号波形（ｍ）とのアンドを、Ａ
ＮＤゲート３３１においてとったものであるから、第２
１図に斜線で示したタイミングで、各走査電極が選択さ
れることになる。従って、例えば、第６２水平走査周期
の前半では、走査電極ｘ１とＸ３に接続される画素が、
第６１水平走査周期でサンプリングされた画素信号Ｓ、
８τにより駆動され、第６２水平走査周期の後半では、
走査電極Ｘ２とｘ４に接続される画素が、第６１水平走
査周期でサンプリングされた画像信号ｓ６゜により駆動
される。従って、１水平走査周期の画像信号で４行の画
素を駆動することになるため、１水平走査周期の画像信
号で２行の画素を駆動する通常表示時に比べて、垂直方
向に２倍に拡大表示されることになる。

また、１水平走査周期の画像信号で駆動する４行の画素
の組合せを、フィールド毎に２行ずらすことにより、通
常表示時と同様にインタレース走査が可能となる。

尚、水平方向にも２倍の拡大表示を行う場合は、水平走
査クロックの周波数を２倍にすれば良いことは明らかで
ある。

次に、前述した、各水平走査周期の前半出力と後半出力
のサンプリングタイミングが、拡大表示において第１フ
イールドと第２フイールドが等しく、通常表示おいて第
１フイールドと第２フイールドで変えることができる。

倍速線順次走査回路とその周辺走査回路の具体例を第１
６図と第１７ずに示す。第１６図、及び第１７図の実施
例はいずれも前述した第１１図の倍速線順次走査回路と
ほぼ同じような構成となっている。

第１６図の実施例では、シフトレジスタ２３１が、液晶
パネル１３の上方から引き出されるドレインバスの線数
とほぼ等しい数の出力Ｑ　Ｉ　Ｉ　Ｑ　＠　ＩＱ５．・
・・・・・と、奇数行と偶数行の画素位置に応じて上記
出力から位相がずれた出力Ｑ１τ、Ｑ、τ。

・・・・・・を持っている。スイッチ４０７と４０８は
フィールド判別信号入力端子６２１と通常表示／拡大表
示指示信号入力端子を持つ制御回路５３７により、次の
ように制御される。

スイッチ４０７は 拡大表示時の全フィールドと通常表示時の第１フイール
ドにおいて図示の接続となり、通常表示時の第２フイー
ルドのみ図示と逆の接続をとることにより前記サンプリ
ングタイミングのずれに関する条件を満足することがで
きる。

さらに、第１６図の実施例では、各画素に与える映像信
号の交流化を容易にするため、論理回路２３６に与えら
れる交流化信号をスイッチ４０８により切換えている。

尚、切換は、通常表示時の全フィールドと拡大表示時の
第１フイールドにおいて図示の接続となり、拡大表示時
の第２フイールドのみ図示と逆の接続をとる。

第１７図の実施例では、位相ずれに対応した出力を持っ
ていないシフトレジスタ２５１を用いて実現した例であ
り、７２が奇数行と偶数行の画素位置に応じて、映像信
号を遅延させる遅延回路、７３は各水平走査周期毎ある
いはフィールド毎に極性を反転させる極性反転回路であ
る。

第１７図の実施例において、スイッチ４０８は拡大表示
時の全フィールドと通常表示時の第１フイールドにおい
て図示の接続となり、通常表示の第２フイールドのみ図
示と逆の接続をとることにより、前記サンプリングタイ
ミングのずれに関する条件を満足することができる。

第１８図と第２０図は第１３図の実施例の構成に用いる
各種制御信号を形成する制御回路図であり、第１９図と
第２１図はそれぞれ第１８図と第２０図の制御回路例の
各部動作波形図である。

第１８図の制御回路は、第３図の制御回路に比べて、位
相ずらし回路５３とスイッチ４０２が省略されると共に
、拡大垂直走査クロックであるダブルクロック（第１５
図（ｆ））を形成するため、遅延回路５７１，５７２，
５７３，５７４と論理回路５７６．５７７．５７８が、
また垂直走査回路マスク信号（第１５図（ｍ））を形成
するため、遅延回路５７５と論理回路５７９が配置され
ている。

次に、第１９図の動作波形例により、第１８図の制御回
路の動作を枳明する。ＰＬＬ５４より、水平走査周波数
の２倍の周波数を持つ信号波形（ｅ）が２分周器５３１
に入力され、水平走査周波数の信号波形（ｄ。）を得る
。この波形（ｄ。）が遅延回路５７１〜５７４により、
遅延された波形（ｄ、）、　　（ｄ、）、　　（ｄ、）
、　　（ｄ、）を得る。

この時、論理回路５７６．５７７．５７８の出力にはそ
れぞれ、波形（ｄ、、）、（ｄ、、）、（ｇ）が得られ
る。この波形（ｇ）が、拡大垂直走査クロック波形であ
り、スイッチ４０１により通常垂直走査クロック信号と
適宜切換えられて、垂直走査回路に与えられる。

一方、波形（ｅ）は遅延回路５７５に入力されて時間Ｄ
Ｍ遅れた波形（ｈ）となり、論理回路５７９により、パ
ルス巾ＤＭの垂直走査回路のマスク波形（ｍ）を得る。

この時、遅延回路５７１〜５７４の遅延時間合計値り。

どの間に、Ｄｏ≦ＤＭなる関係必要である。

第２０図は、拡大表示時に第１３図の垂直走査回路３３
の垂直走査開始信号入力端子６０１に与える信号を形成
する制御回路例を示したものであり、第２１図はその動
作波形例である。

５９０は、端子６０６に印加される水平同期信号と端子
６０７に印加される垂直同期信号から、フィールド判別
信号（ｆｌ）と通常表示時における垂直走査開始信号（
ｓｎ）を形成する回路であり、５８０は遅延回路、５８
１はシフトレジスタ、５８２〜５８５は論理回路、５８
６はラッチ、４０４．４０５はスイッチである。

端子６０５に、第２０図に示した拡大垂直走査クロック
波形（ｆ）が印加され、シフトレジスタ５８１のクロッ
クに与えられると共に、遅延回路５８０により遅れた通
常垂直走査開始波形（Ｓ。）（ここでは簡単のため遅延
をＯした。）がシフトレジスタ５８１に与えられると、
波形（Ｓ、）　。

（Ｓ、）、（Ｓ、）、（Ｓ、）、（Ｓ、）、（Ｓ、）。

が次々に得られる。拡大表示時にはスイッチ４０４は図
示と逆に接続されると共に、第１フイールドにおいて、
スイッチ４０５は図示の ように接続されており、論理回路５８２，５８３より得
られた波形（Ｓ２６）が拡垂直走査クロックの反転波形
をクロックとするラッチ５８６に与えられ、拡大垂直走
査開始信号（Ｃ）が得られる。

尚、第２フイールドでは、スイッチ４０５は図示と逆に
接続され、第２１図のダッシュｉｉ＋ｕを付した波形に
示すように、論理回路５８４により得られた波形（３３
５’）がラッチ５８６に与えられ、拡大垂直走査開始信
号（Ｃ″）が得られる。

このように、第１８図と第２０図の制御回路例によれば
、第１３図のマトリクス表示装置を用いて、容易に良好
な拡大表示を得ることができる。

また、このような制御回路をＩＣ（集積回路）化するこ
とにより、容易に拡大表示を実現することができる。

［発明の効果］ 本発明によれば、一般的で簡単な構成の垂直走査回路（
例えば、単純なシフトレジスタと垂直出力回路との組合
わせにより構成される回路）を用いて、画像を拡大して
表示できると共に、任意の拡大倍率を設定することがで
きる。

また、本発明によれば、カラーにて拡大表示を行ったり
、或いは、通常表示時と拡大表示時とで表示画像の輝度
差を軽減したりすることもできる。

さらにまた、本発明によるマトリクス形表示装置を、カ
ラーテレビや、デイスプレィ、電子ビューファインダに
適用した場合、それらに拡大表示機能という付加価値を
新たに付は加えることができるという効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例としてのマトリクス形表示装
置を示す構成図、第２図は第１図中のマトリクス表示パ
ネルと走査回路部分の具体例を示す構成図、第２Ａ図は
第２図におけるマトリクス表示パネルの一部を拡大して
示した拡大図、第３図は第１図中の制御回路部分の具体
例を示す構成図、第４図と第５図はそれぞれ第３図にお
ける各部信号の通常表示時と拡大表示時の一波形例を示
す波形図、第６図と第７図はそれぞれ第２図における各
部信号の通常表示時と拡大表示時の一波形例を示す波形
図、第８図は第２Ａ図における各部信号の一波形例を示
す波形図、第９図は本発明の他の一実施例としてのマト
リクス形表示装置を示す構成図、第１０図は第９図の実
施例において設けられる輝度補正回路の具体的な構成を
示す回路図、第１１図は本発明の他の一実施例としての
マトリクス形表示装置を示す構成図、第１２図は第１１
図における各部信号の一波形例を示す波形図、第１３図
は本発明の他の一実施例を示すマトリクス表示パネルと
走査回路部分の構成図、第１３Ａ図は第１３図における
マトリクス表示パネルの一部を拡大して示した拡大図、
第１４図と第１５図はそれぞれ第１３図における各部信
号の通常表示時と拡大表示時の一波形例を示す波形図、
第１６図と第１７図はそれぞれ第１３図における倍速線
順次走査回路の具体的構成例を示した回路図、第１８図
と第２０図は第１３図を駆動する信号を形成する制御回
路の一構成例を示す構成図、第１９図と第２１図はそれ
ぞれ１８図と第２０図における各部信号の一波形例を示
す波形図である。 １．１２．１３・・・マトリクス表示パネル、２，２１
．２２，２３，２４．２５・・・水平走査回路、３゜３
３・・・垂直走査回路、５１・・・制御回路、５５・・
・ＰＬＬ、７１・・・輝度補正回路、１２１・・・トラ
ンジスタ、１２２　・・・付加容量、２０１，２１１，
２２１゜２３１．２４１，２５１，３０１，５８１・・
・シフトレジスタ２０２，２１２，２２２，２３２，２
４２、　）（Ａ、　ＨＰＩ、　Ｈｃ、　Ｈｏ、−サンプ
ルホールド回路、３０２・・・垂直出力回路、４０１，
４０２゜４０３．４０４，４０５，４０６，４０７，４
０８．４３２．・・・スイッチ、５８，５９，５７１゜
５７２．５７３，５７４，５７５・・・遅延回路、５２
．５４．５５・・・分局回路、５３・・・位相シフト回
。 路、５３７・・・フィールド判別回路。 嶌　２　図 卑　４　圀 牟　５　図 （ｓｈ） で 阜　　乙　　８］ ４７　図 二 泰　８ＹｉｌＪ 葛　ＩＯ図 ＄　ｌ１図 葛　／２　１Ｚ ＄　１４　防 二 輩　／７　詔 算　／ヲ　に ｓ　２０図 ＄　２１図

Claims (1)

1. 【特許請求の範囲】 １、入力される水平走査クロックのタイミングに基づい
   て、複数の原色画像信号をサンプリングして、垂直方向
   に延びた複数の信号電極に順次供給する水平走査回路と
   、入力される垂直走査クロックのタイミングに基づいて
   選択信号を、水平方向に延びた複数の走査電極に順次供
   給する垂直走査回路と、前記信号電極と走査電極の各交
   差点にそれぞれ対応し、その対応する交差点にて交差す
   る信号電極と走査電極にそれぞれ接続され、接続された
   走査電極から得られる前記選択信号によって、接続され
   た信号電極から得られる前記原色画像信号を取り込み、
   取り込んだ該原色画像信号によって駆動される複数の表
   示素子と、から成り、複数の該表示素子によって前記画
   像信号によって得られる画像を拡大して表示することが
   可能なマトリクス形表示装置において、 通常表示時は水平走査周期毎に水平同期信号に対して位
   相量が変換する位相シフト回路を設けた水平走査クロッ
   ク供給回路のクロックを選択し、拡大表示時には水平同
   期信号に対して固定した位相の水平走査クロック供給回
   路のクロックを選択し、拡大表示時には、水平同期信号
   に対して固定した位相の水平走査クロック供給回路のク
   ロックを選択するスイッチを設けたことを特徴とするマ
   トリクス形表示装置。 ２、入力される水平走査クロックのタイミングに基づい
   て、画像信号をサンプリングして、垂直方向に延びた複
   数の信号電極に順次供給する水平走査回路と、入力され
   る垂直走査クロックのタイミングに基づいて、選択信号
   を水平方向に延びた複数の走査電極に順次供給する垂直
   走査回路と、前記信号電極と走査電極の交差点に表示素
   子を配したマトリクス形表示装置において、垂直走査ク
   ロック周波数切換えスイッチを設けると共に、該スイッ
   チに連動して、垂直走査開始信号形成回路中に設けた遅
   延回路と該遅延回路の入出力信号の論理和を形成する回
   路を通った信号と通らない信号を切換えて、垂直走査回
   路に入力することを特徴とするマトリクス形表示装置。 ３、入力される水平走査クロックのタイミングに基づい
   て、画像信号をサンプリングして垂直方向に延びた複数
   の信号電極に順次供給する水平走査回路と、入力される
   垂直走査クロックのタイミングに基づいて、選択信号を
   水平方向に延びた複数の走査電極に順次供給する垂直走
   査回路と、前記信号電極と走査電極の交差点に表示素子
   を配したマトリクス形表示装置において、垂直走査回路
   は全ての走査電極を非選択状態とする制御入力端子を持
   ち、通常表示時の垂直走査クロックに、該垂直走査クロ
   ック周期の１／８以下のパルス巾を持つパルスを重畳さ
   せる回路を有し、かつその重畳させた期間以上の時間、
   前記制御入力端子に信号を与え、全ての走査電極を非選
   択状態としたことを特徴とするマトリクス形表示装置。 ４、入力される水平走査クロックのタイミングに基づい
   て、画像信号をサンプリングして、垂直方向に延びた複
   数の信号電極に順次供給する水平走査回路と、入力され
   る垂直走査クロックのタイミングに基づいて、選択信号
   を水平方向に延びた複数の走査電極に順次供給する垂直
   走査回路と、前記信号電極と走査電極の交差点に表示素
   子を配したマトリクス形表示装置において、入力される
   周波数の異なる複数のクロックを切り換えて前記垂直走
   査クロックとして前記垂直走査回路に出力する垂直走査
   切換えスイッチと、前記画像信号の輝度を補正する輝度
   補正回路を設け、該垂直走査クロック切換えスイッチに
   よって前記垂直走査クロックの周波数を切り換えること
   により、前記画像を少なくとも垂直方向に拡大して表示
   し得ると共に、該輝度補正回路にて行われる補正動作を
   、前記垂直走査クロックの切換えに同期して、非拡大表
   示（通常表示）時と拡大表示時とで異ならせるようにし
   たことを特徴とするマトリクス形表示装置。 ５、マトリクス表示装置用制御回路において、水平同期
   信号をてい倍するＰＬＬ回路を有し、該ＰＬＬ回路で形
   成させた第１のクロックを分周器に入力して得られる分
   周された第２のクロックと、第２のクロックを位相ずら
   し回路（遅延回路）に入力して得られる位相がずれた第
   ３のクロックを１水平走査周期毎に切替えて第４のクロ
   ックを形成し、かつ、第１のクロックをさらに別の分周
   器に入力して得られる分周された第５のクロックと、第
   ４のクロックを拡大表示信号切換信号により切換えて出
   力する回路を有する制御用集積回路。 ６、拡大表示可能なマトリクス表示装置用制御回路にお
   いて、 非拡大表示（通常表示）時の垂直走査開始信号を第１の
   遅延回路に入力し、かつ第１の遅延回路の出力を第２の
   遅延回路に入力すると共に、第１の遅延回路と第２の遅
   延回路の出力を論理回路に入力して得られる波形を拡大
   表示時の垂直走査開始信号として出力することを特徴と
   する制御回路。 ７、拡大表示可能なマトリクス表示装置において、入力
   される水平走査クロックのタイミングに基づいて、画像
   信号をサンプリングしてマトリクス表示パネル内の複数
   の信号電極に供給する水平走査回路において、 該水平走査回路は１出力当り複数のサンプルホールド回
   路を有し、該サンプルホールド回路からの読み出し順序
   は、フィールド判別信号と拡大／非拡大表示を指定する
   信号を入力とする論理回路で決定することを特徴とする
   水平走査回路とその制御回路。