JPH0419572B2 - - Google Patents
Info
- Publication number
- JPH0419572B2 JPH0419572B2 JP60286494A JP28649485A JPH0419572B2 JP H0419572 B2 JPH0419572 B2 JP H0419572B2 JP 60286494 A JP60286494 A JP 60286494A JP 28649485 A JP28649485 A JP 28649485A JP H0419572 B2 JPH0419572 B2 JP H0419572B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- bits
- output
- linear
- number generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000009466 transformation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータを暗号化あるいはスクランブル
するための乱数発生器に関する。
するための乱数発生器に関する。
（従来技術）
従来、乱数発生器としては、複数のＭ系列発生
器（昭和54年発行、宮川、岩垂、今井著「符号理
論」昭晃堂128、129頁参照）の出力ビツトを論理
積、排他的論理和、スイツチ等で簡単に組合せて
乱数ビツトを発生する方法が良く使われている。
器（昭和54年発行、宮川、岩垂、今井著「符号理
論」昭晃堂128、129頁参照）の出力ビツトを論理
積、排他的論理和、スイツチ等で簡単に組合せて
乱数ビツトを発生する方法が良く使われている。
（発明が解決しようとする問題点）
従来の乱数発生器では、組合せ回路に入力され
る複数ビツトが線形乱数であるために暗号解読の
面からは安全性が低いという問題点があつた。本
発明の目的はこの問題点を簡単な構成で除去する
ことにある。
る複数ビツトが線形乱数であるために暗号解読の
面からは安全性が低いという問題点があつた。本
発明の目的はこの問題点を簡単な構成で除去する
ことにある。
（問題点を解決するための手段）
上記問題点は次の構成から成る乱数発生器にて
解決される。すなわち、乱数を発生する乱数発生
器において、１ビツト又は複数ビツトから成る乱
数を生成する１つ又は複数の線形乱数生成手段
と、前記１つ又は複数の線形乱数生成手段の全出
力ビツトをＮ（Ｎは正整数）個に分割して各分割
内の全ビツトを非線形変換するＮ個の非線形変換
手段と前記Ｎ個の非線形変換手段の出力ビツトを
組合せて乱数を発生する組合せ手段と、から成る
ことを特徴とする乱数発生器である。
解決される。すなわち、乱数を発生する乱数発生
器において、１ビツト又は複数ビツトから成る乱
数を生成する１つ又は複数の線形乱数生成手段
と、前記１つ又は複数の線形乱数生成手段の全出
力ビツトをＮ（Ｎは正整数）個に分割して各分割
内の全ビツトを非線形変換するＮ個の非線形変換
手段と前記Ｎ個の非線形変換手段の出力ビツトを
組合せて乱数を発生する組合せ手段と、から成る
ことを特徴とする乱数発生器である。
（作用）
第１図は本発明の作用原理を示すためのブロツ
ク図である。図において、１０１，１０２，１０
３は線形乱数発生器であり、１１１，１１２，１
１３は非線形回路、１２１は組合せ回路である。
各非線形回路の入力は線形乱数発生器内のシフト
レジスタの出力ビツトであり、これらの非線形回
路の出力を簡単な組合せ回路で組合せて乱数ビツ
トを出力する。非線形回路１１１，１１２，１１
３により線形な乱数発生器の出力ビツトが非線形
となるので複雑な乱数となる。
ク図である。図において、１０１，１０２，１０
３は線形乱数発生器であり、１１１，１１２，１
１３は非線形回路、１２１は組合せ回路である。
各非線形回路の入力は線形乱数発生器内のシフト
レジスタの出力ビツトであり、これらの非線形回
路の出力を簡単な組合せ回路で組合せて乱数ビツ
トを出力する。非線形回路１１１，１１２，１１
３により線形な乱数発生器の出力ビツトが非線形
となるので複雑な乱数となる。
（実施例）
第２図は本発明の実施例を示すためのブロツク
図である。ＲＯＭ２１１，２１２，２１３は線形
乱数発生器の一例であるＭ系列発生器２０１，２
０２，２０３内のシフトレジスタの出力ビツトを
アドレスとして、該アドレスに記憶されている１
ビツトを出力する。スイツチ２２３はＲＯＭ２１
１と２１３の出力のいずれかをＲＯＭ２１２とＭ
系列発生器１０１及び１０３の中のレジスタの出
力２ビツトとの排他的論理和に依存して選択す
る。該スイツチ２２３の出力とＭ系列発生器２０
２内のレジスタの出力１ビツトの排他的論理和が
乱数となる。ここに示した組合せ回路は１例であ
る。ＲＯＭの各アドレスには０又は１を書き込む
が、０と１の個数はほぼ等しいようにする。
ＲＯＭの中味あるいはＭ系列発生器の初期値がキ
ーとなる。
図である。ＲＯＭ２１１，２１２，２１３は線形
乱数発生器の一例であるＭ系列発生器２０１，２
０２，２０３内のシフトレジスタの出力ビツトを
アドレスとして、該アドレスに記憶されている１
ビツトを出力する。スイツチ２２３はＲＯＭ２１
１と２１３の出力のいずれかをＲＯＭ２１２とＭ
系列発生器１０１及び１０３の中のレジスタの出
力２ビツトとの排他的論理和に依存して選択す
る。該スイツチ２２３の出力とＭ系列発生器２０
２内のレジスタの出力１ビツトの排他的論理和が
乱数となる。ここに示した組合せ回路は１例であ
る。ＲＯＭの各アドレスには０又は１を書き込む
が、０と１の個数はほぼ等しいようにする。
ＲＯＭの中味あるいはＭ系列発生器の初期値がキ
ーとなる。
本実施例において、各ＲＯＭは例えば複数の
ＲＯＭとしてこれら複数のＲＯＭの全出力の排他
的論理和を出力するように変更することもでき
る。これらの変更は本発明の範囲内に含まれる。
ＲＯＭとしてこれら複数のＲＯＭの全出力の排他
的論理和を出力するように変更することもでき
る。これらの変更は本発明の範囲内に含まれる。
（発明の効果）
以上詳細に説明したように、本発明を用いれば
安全性の高い乱数発生器を得ることができる。
安全性の高い乱数発生器を得ることができる。
第１図は本発明の作用原理を示すためのブロツ
ク図、第２図は本発明の実施例を示すためのブロ
ツク図である。図において、１０１，１０２，１
０３は線形乱数発生器、１１１，１１２，１１３
は非線形回路、１２１は組合せ回路、２０１，２
０２，２０３はＭ系列発生器、２１１，２１２，
２１３はＲＯＭ、２２１，２２２は排他的論理和
素子、２２３はスイツチを各々示す。
ク図、第２図は本発明の実施例を示すためのブロ
ツク図である。図において、１０１，１０２，１
０３は線形乱数発生器、１１１，１１２，１１３
は非線形回路、１２１は組合せ回路、２０１，２
０２，２０３はＭ系列発生器、２１１，２１２，
２１３はＲＯＭ、２２１，２２２は排他的論理和
素子、２２３はスイツチを各々示す。
Claims (1)
- １ 乱数を発生する乱数発生器において、１ビツ
ト又は複数ビツトから成る乱数を生成する１つ又
は複数の線形乱数生成手段と、前記１つ又は複数
の線形乱数生成手段の全出力ビツトをＮ（Ｎは正
整数）個に分割して各分割内の全ビツトを非線形
変換するＮ個の非線形変換手段と、前記Ｎ個の非
線形変換手段の出力ビツトを組合せて乱数を発生
する組合せ手段と、から成ることを特徴とする乱
数発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286494A JPS62144243A (ja) | 1985-12-18 | 1985-12-18 | 乱数発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286494A JPS62144243A (ja) | 1985-12-18 | 1985-12-18 | 乱数発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144243A JPS62144243A (ja) | 1987-06-27 |
| JPH0419572B2 true JPH0419572B2 (ja) | 1992-03-30 |
Family
ID=17705126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286494A Granted JPS62144243A (ja) | 1985-12-18 | 1985-12-18 | 乱数発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144243A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032098A1 (ja) * | 2002-10-07 | 2004-04-15 | Kobayashi, Akira | 疑似乱数発生方法及び疑似乱数発生器 |
| JP4288057B2 (ja) * | 2002-11-15 | 2009-07-01 | 三洋電機株式会社 | 乱数生成装置 |
| EP1840730A1 (en) * | 2006-03-31 | 2007-10-03 | Alain Schumacher | Method and apparatus for generating true random numbers |
-
1985
- 1985-12-18 JP JP60286494A patent/JPS62144243A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62144243A (ja) | 1987-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rueppel | Correlation immunity and the summation generator | |
| Adams et al. | The structured design of cryptographically good S-boxes | |
| US3911330A (en) | Nonlinear nonsingular feedback shift registers | |
| JP3225440B2 (ja) | デジタル信号ブロックの変換装置およびその使用方法 | |
| JPS63294115A (ja) | 非線形ランダム系列発生器 | |
| JPWO2001067425A1 (ja) | 補助変換を用いたブロック暗号装置 | |
| Davio et al. | Analytical Characteristics of the DES | |
| JP3180836B2 (ja) | 暗号通信装置 | |
| JPH10240500A (ja) | 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム | |
| JPS61114289A (ja) | デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置 | |
| JPH0419572B2 (ja) | ||
| Jennings | Autocorrelation function of the multiplexed sequence | |
| JPH11224183A (ja) | 擬似乱数発生装置 | |
| RU2024209C1 (ru) | Устройство шифрования двоичной информации "албер" | |
| Helleseth | Nonlinear shift registers—A survey and challenges | |
| RU2140716C1 (ru) | Способ криптографического преобразования блоков цифровых данных | |
| RU2022332C1 (ru) | Генератор дискретных ортогональных сигналов | |
| JPS5843743B2 (ja) | 暗号化方式 | |
| JPH0625911B2 (ja) | デ−タ変換装置 | |
| JPH0447334B2 (ja) | ||
| JPS6273331A (ja) | １対１対応乱数表の作成方式 | |
| Blackburn | Increasing the Rate of Output of m-Sequences | |
| JP2647710B2 (ja) | 符号変換装置 | |
| RU2127024C1 (ru) | Блок шифрования | |
| Krulikovskyi et al. | Ukrainian National Encryption Standards for FPGA Based Embedded Systems |