JPH0419627B2 - - Google Patents

Info

Publication number
JPH0419627B2
JPH0419627B2 JP57002772A JP277282A JPH0419627B2 JP H0419627 B2 JPH0419627 B2 JP H0419627B2 JP 57002772 A JP57002772 A JP 57002772A JP 277282 A JP277282 A JP 277282A JP H0419627 B2 JPH0419627 B2 JP H0419627B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
signal
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57002772A
Other languages
Japanese (ja)
Other versions
JPS58121110A (en
Inventor
Koichi Hirose
Himio Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57002772A priority Critical patent/JPS58121110A/en
Publication of JPS58121110A publication Critical patent/JPS58121110A/en
Publication of JPH0419627B2 publication Critical patent/JPH0419627B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/06—Angle-modulation recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 本発明は、磁気記録再生装置におけるビデオ信
号記録回路に係り、特に低電圧動作可能な集積回
路用として好適な回路構成をもつビデオ信号記録
回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal recording circuit in a magnetic recording/reproducing device, and particularly to a video signal recording circuit having a circuit configuration suitable for use in an integrated circuit capable of low voltage operation.

ICの低電力化・高集積化にとつては低電圧動
作回路が必要である。ところが従来のビデオ信号
記録回路は大振幅の信号が発生する構成となつて
いたため、低電圧化が困難という欠点があつた。
Low-voltage operating circuits are necessary for lower power consumption and higher integration of ICs. However, since conventional video signal recording circuits are configured to generate large amplitude signals, they have the disadvantage that it is difficult to reduce the voltage.

まず低電圧動作回路の必要性を述べれば以下の
とおりである。すなわち同じ消費電流で回路が構
成できれば消費電力の点からは電源電圧は低いほ
ど好ましい。また、IC内素子の大きさは耐圧と
関係があり、高耐圧であるほど、換言すれば動作
電圧が高いほど素子面積が大きくなり、その結果
チツプサイズが大型化し、歩留りが悪くなる。こ
のため、低電圧動作を可能として、IC内素子を
小型化することが必要となる。
First, the necessity of a low-voltage operating circuit is as follows. In other words, if the circuit can be configured with the same current consumption, the lower the power supply voltage, the better from the viewpoint of power consumption. Furthermore, the size of the elements within the IC is related to the withstand voltage; the higher the withstand voltage, in other words, the higher the operating voltage, the larger the element area becomes, resulting in a larger chip size and lower yield. Therefore, it is necessary to enable low-voltage operation and to miniaturize the elements within the IC.

次に、従来のビデオ信号記録回路について述べ
る。第1図は従来のビデオ信号記録回路を示すブ
ロツク図である。同図において、1はビデオ信号
入力端子、2は増幅器、3はバツフア回路、4は
低域ろ波器、8はクリツプ回路、9はFM変調
器、10は出力端子である。
Next, a conventional video signal recording circuit will be described. FIG. 1 is a block diagram showing a conventional video signal recording circuit. In the figure, 1 is a video signal input terminal, 2 is an amplifier, 3 is a buffer circuit, 4 is a low-pass filter, 8 is a clip circuit, 9 is an FM modulator, and 10 is an output terminal.

ここでは家庭用VTRのビデオ信号記録回路を
考えることにする。入力端子1には同期信号尖端
が一定DC電位にクランプされたビデオ信号(以
後同期信号は負極性とする)が供給され、増幅器
2で増幅された後バツフア回路3を介して低域ろ
波器4に供給される。低域ろ波器4は抵抗5およ
び6、コンデンサ7で構成されている。この低域
ろ波器4を通した信号が増幅器2の第2の入力信
号となり、増幅器2とバツフア回路3と低域ろ波
器4で帰還増幅器を構成しており、周波数特性は
高域が強調されるいわゆるプリエンフアシス回路
である。このプリエンフアシス回路におけるレス
ポンスの周波数特性Ap(f)は次式で示される。
Here we will consider the video signal recording circuit of a home VTR. A video signal in which the peak of the synchronization signal is clamped to a constant DC potential (hereinafter, the synchronization signal will be of negative polarity) is supplied to the input terminal 1, and after being amplified by the amplifier 2, it is passed through the buffer circuit 3 to the low-pass filter. 4. The low-pass filter 4 is composed of resistors 5 and 6 and a capacitor 7. The signal passed through this low-pass filter 4 becomes the second input signal to the amplifier 2, and the amplifier 2, buffer circuit 3, and low-pass filter 4 constitute a feedback amplifier, and the frequency characteristics are This is the so-called pre-emphasis circuit that is emphasized. The frequency characteristic A p (f) of the response in this pre-emphasis circuit is expressed by the following equation.

Ap(f)=A/1+A1+jωCR2/1+jωC(R1+R2)…
…(1) ただしAは増幅器2の利得、R1、R2はそれぞ
れ抵抗5,6の抵抗値、Cはコンデンサ7の容量
である。
A p (f)=A/1+A1+jωCR 2 /1+jωC(R 1 +R 2 )…
...(1) where A is the gain of the amplifier 2, R 1 and R 2 are the resistance values of the resistors 5 and 6, respectively, and C is the capacitance of the capacitor 7.

通常は(1)式の右辺の分母の第2項が(2)式の条件
が満足する様に設計される(Aが十分大きい)。
Usually, the second term of the denominator on the right side of equation (1) is designed so that the condition of equation (2) is satisfied (A is sufficiently large).

1≪A1+jωCR2/1+jωC(R1+R2) ……(2) そのため(1)式は(3)式で示され、特性は低域ろ波
器3の定数すなわちR1、R2、Cで決まる。
1≪A1+jωCR 2 /1+jωC (R 1 + R 2 )...(2) Therefore, equation (1) is expressed as equation (3), and the characteristics are expressed by the constants of the low-pass filter 3, that is, R 1 , R 2 , and C. It's decided.

Ap(f)=1+jωC(R1+R2)/1+jωCR2 ……(3) (3)式を時定数Tとエンフアシス量Xで表わすと
(4)、(5)式の様になり、周波数特性は第2図で示さ
れる(図には家庭用VTRのVHS規格値を示し
た)。
A p (f)=1+jωC(R 1 +R 2 )/1+jωCR 2 ...(3) Expressing equation (3) in terms of time constant T and emphasis amount
Equations (4) and (5) are shown, and the frequency characteristics are shown in Figure 2 (the figure shows the VHS standard values for home VTRs).

T1=C(R1+R2),T2=CR2 ……(4) X=R1/R2 ……(5) 前述プリエンフアシス回路で高域が強調された
ビデオ信号は、クリツプ回路8で白側および黒側
に生じたオーバーシユートの振幅が制限された後
FM変調器9でビデオ信号がFM信号に変換され
て出力端子10から出力される。この信号が磁気
ヘツド(図示せず)を介して磁気テープ(図示せ
ず)に記録される。
T 1 = C (R 1 + R 2 ), T 2 = CR 2 ... ( 4 ) After the amplitude of overshoot occurring on the white side and black side is limited by
The video signal is converted into an FM signal by the FM modulator 9 and output from the output terminal 10. This signal is recorded on a magnetic tape (not shown) via a magnetic head (not shown).

ところでビデオ信号をプリエンフアシスして
FM変調するのは信号対雑音比(S/N)の改善
のため、またフリエンフアシスされた信号の振幅
をクリツプ回路で制限するのは過変調によるいわ
ゆる反転を防止するためである事は周知のとおり
である。
By the way, pre-emphasis the video signal.
As is well known, the purpose of FM modulation is to improve the signal-to-noise ratio (S/N), and the purpose of limiting the amplitude of the free-emphasized signal using a clip circuit is to prevent so-called inversion caused by overmodulation. It is.

第3図に集積化FM変調器としてよく使われる
回路の一例を示す。FM変調器は電圧−電流変換
回路11と非安定マルチバイブレータ12で構成
されている。電圧−電流変換回路11は、電圧電
流変換トランジスタ13と該トランジスタのエミ
ツタ抵抗14で構成されている。非安定マルチバ
イブレータ12は、ダイオード15〜17、トラ
ンジスタ18〜25、抵抗26,27、電流源2
8,29、電圧源30および発振コンデンサ31
で構成されている。電圧−電流変換トランジスタ
13のベースに供給されたビデオ信号がコレクタ
電流の変化に変換され、この電流変化で非安定マ
ルチバイブレータ12の発振周波数が制御され、
ビデオ信号がFM変調される。12はエミツタ結
合型非安定マルチバイブレータとして良く知られ
ているのでその動作説明は省略する。
Figure 3 shows an example of a circuit often used as an integrated FM modulator. The FM modulator is composed of a voltage-current conversion circuit 11 and an unstable multivibrator 12. The voltage-current conversion circuit 11 includes a voltage-current conversion transistor 13 and an emitter resistor 14 of the transistor. The unstable multivibrator 12 includes diodes 15 to 17, transistors 18 to 25, resistors 26 and 27, and a current source 2.
8, 29, voltage source 30 and oscillation capacitor 31
It consists of The video signal supplied to the base of the voltage-current conversion transistor 13 is converted into a change in collector current, and this current change controls the oscillation frequency of the unstable multivibrator 12.
The video signal is FM modulated. 12 is well known as an emitter-coupled non-stable multivibrator, so a description of its operation will be omitted.

第4図に集積化された従来のビデオ信号記録回
路を示す。同図において、32〜45はトランジ
スタ46〜54は抵抗、55は電流源、56,5
7は電圧源、58,59は外付けの可変抵抗器で
あり、第1図、第3図におけるそれと同一のもの
は同じ符号としている。低域ろ波器4と抵抗14
は外付けとなつている。
FIG. 4 shows a conventional integrated video signal recording circuit. In the figure, 32 to 45 are transistors 46 to 54 are resistors, 55 is a current source, and 56, 5
7 is a voltage source, 58 and 59 are external variable resistors, and the same parts as those in FIGS. 1 and 3 are given the same symbols. Low-pass filter 4 and resistor 14
is attached externally.

トランジスタ32と33はエミツタが互いに結
合された差動増幅器であり、トランジスタ34、
抵抗47、電圧源56、負荷抵抗46とで第1図
の増幅器2を構成している。トランジスタ35,
36、抵抗48、電圧源56は第1図のバツフア
回路3を構成している。外付けの抵抗5a,5
b,6とコンデンサ7は低域ろ波器4を構成して
いる。トランジスタ37〜41、抵抗50,5
1、定電圧源56および外付けの可変抵抗器58
は正方向の振幅を制限するクリツプ回路、トラン
ジスタ43〜45、抵抗54、電圧源56および
外付けの可変抵抗器59は負方向の振幅を制限す
るクリツプ回路である。トランジスタ42、抵抗
52,53、電圧源57、電流源55はレベルシ
フト回路である。13は電圧−電流変換トランジ
スタ、12は非安定マルチバイブレータ、14は
電圧−電流変換トランジスタ13の外付けのエミ
ツタ抵抗である。またa,b,c,d,e、はそ
れぞれICの端子を示している。
Transistors 32 and 33 are differential amplifiers whose emitters are coupled together, and transistors 34,
The resistor 47, voltage source 56, and load resistor 46 constitute the amplifier 2 shown in FIG. transistor 35,
36, a resistor 48, and a voltage source 56 constitute the buffer circuit 3 of FIG. External resistor 5a, 5
b, 6 and a capacitor 7 constitute a low-pass filter 4. Transistors 37-41, resistors 50,5
1. Constant voltage source 56 and external variable resistor 58
transistors 43 to 45, resistor 54, voltage source 56, and external variable resistor 59 are clip circuits that limit the amplitude in the negative direction. The transistor 42, resistors 52 and 53, voltage source 57, and current source 55 are a level shift circuit. 13 is a voltage-current conversion transistor, 12 is an astable multivibrator, and 14 is an external emitter resistor of the voltage-current conversion transistor 13. Also, a, b, c, d, and e each indicate the terminal of the IC.

以下回路動作について簡単に説明する。入力端
子1すなわちトランジスタ32のベースには、第
5図アに示すような同期信号尖端が一定直流電位
に固定されたビデオ信号が供給される。この信号
がトランジスタ32,33の差動増幅器で増幅さ
れ、トランジスタ33のコレクタからバツフアト
ランジスタ35を介して抵抗49に供給されると
共に端子bから出力される。端子bから取り出さ
れた信号は低域ろ波器4を介してトランジスタ3
3のベースが接続された端子aに供給され、帰還
がかけられており、プリエンフアシス回路を構成
している。この回路の周波数特性は、抵抗5a,
5bの抵抗値をそれぞれR1a,R1bとし、R1aと
R1bの並列抵抗をR1とおけば第1図に示した回路
と等価である。わかりやすくするためにR1a=
R1b=2R1とすれば(3)式で示される特性となる。
ただし入力端子1から端子bまでの低周波利得は
2倍になつている。したがつて端子bの波形は、
第5図イに示すように、高域が強調され白側、黒
側に大きなオーバーシユートを生じる。
The circuit operation will be briefly explained below. The input terminal 1, that is, the base of the transistor 32, is supplied with a video signal whose synchronizing signal peak is fixed at a constant DC potential as shown in FIG. 5A. This signal is amplified by a differential amplifier of transistors 32 and 33, and is supplied from the collector of transistor 33 to resistor 49 via buffer transistor 35, and is output from terminal b. The signal taken out from terminal b passes through a low-pass filter 4 to a transistor 3.
The signal is supplied to a terminal a connected to the base of No. 3, and feedback is applied thereto, forming a pre-emphasis circuit. The frequency characteristics of this circuit are as follows:
The resistance values of 5b are R 1a and R 1b respectively, and R 1a and
If the parallel resistance of R 1b is set as R 1 , the circuit is equivalent to the circuit shown in FIG. 1. For clarity R 1a =
If R 1b = 2R 1 , the characteristic is given by equation (3).
However, the low frequency gain from input terminal 1 to terminal b is doubled. Therefore, the waveform of terminal b is
As shown in FIG. 5A, the high frequencies are emphasized and large overshoots occur on the white and black sides.

このようにエンフアシスされた信号が抵抗49
を介してトランジスタ42のベースに供給され
る。このベースにはダイオード接続されたトラン
ジスタ37のアノード(ベース、コレクタ)が接
続され、そのカソード(エミツタ)は電圧源とな
るトランジスタ38のエミツタに接続されてい
る。トランジスタ38のエミツタ電圧をV1とす
ると、トランジスタ42のベースの電圧が(V1
+VBE)、(但しVBEはトランジスタのベース、エ
ミツタ間電圧)以上になるとトランジスタ37が
導通する。従つて、トランジスタ35のエミツタ
電圧がいくら上昇してもトランジスタ42のベー
ス電圧は(V1+VBE)の電圧に固定されてしまい
エンフアシスされた信号の白側の振幅がクリツプ
される(ホワイトクリツプと呼ぶ)。信号のどの
レベルでクリツプするかは、端子dの電圧を外付
けの可変抵抗器58で調整してトランジスタ38
のエミツタ電圧V1を変化させる事で変えられる。
The signal emphasized in this way is connected to the resistor 49.
is supplied to the base of transistor 42 via. The anode (base, collector) of a diode-connected transistor 37 is connected to this base, and its cathode (emitter) is connected to the emitter of a transistor 38 serving as a voltage source. If the emitter voltage of transistor 38 is V 1 , then the base voltage of transistor 42 is (V 1
+V BE ) (where V BE is the voltage between the base and emitter of the transistor), the transistor 37 becomes conductive. Therefore, no matter how much the emitter voltage of transistor 35 rises, the base voltage of transistor 42 is fixed at the voltage (V 1 +V BE ), and the amplitude of the white side of the emphasized signal is clipped (white clip). call). To determine at what level the signal should be clipped, adjust the voltage at terminal d with an external variable resistor 58, and then use the transistor 38.
It can be changed by changing the emitter voltage V1 .

このようにホワイトクリツプされた信号は、ト
ランジスタ42のベースからエミツタに伝達され
る。トランジスタ42のエミツタにはトランジス
タ43のエミツタが接続されており、トランジス
タ43のベースは電圧源となるトランジスタ44
のエミツタに、またコレクタは電源VCCに接続さ
れている。前と同様に、トランジスタ44のエミ
ツタ電圧をV2とすると、トランジスタ43のエ
ミツタ(すなわちトランジスタ42のエミツタ)
電圧が(V2−VBE)になるとトランジスタ43は
導通する。従つて、トランジスタ42のベース電
圧がいくら降下しても、そのエミツタ電圧は
(V2−VBE)に固定されてしまい信号の黒側の振
幅がクリツプされる(ダーククリツプと呼ぶ)。
ホワイトクリツプと同様に、どのレベルでクリツ
プするかは端子eの電圧を外付けの可変抵抗器5
9で変える事で決定できる。
The white-clipped signal is transmitted from the base of transistor 42 to the emitter. The emitter of the transistor 42 is connected to the emitter of a transistor 43, and the base of the transistor 43 is connected to the transistor 44 which serves as a voltage source.
Its emitter and collector are connected to the power supply V CC . As before, if the emitter voltage of transistor 44 is V2 , then the emitter of transistor 43 (i.e. the emitter of transistor 42)
When the voltage reaches (V 2 −V BE ), transistor 43 becomes conductive. Therefore, no matter how much the base voltage of transistor 42 drops, its emitter voltage is fixed at (V 2 -V BE ), and the amplitude of the black side of the signal is clipped (referred to as dark clip).
Similar to white clipping, the clipping level can be determined by adjusting the voltage at terminal e using an external variable resistor 5.
You can decide by changing it with 9.

ホワイトクリツプおよびダーククリツプされた
信号は、抵抗52,53、電圧源57、電流源5
5で適当に信号分割されると共に直流シフトされ
た後、電圧−電流変換トランジスタ13のベース
に供給される。ベースに印加された電圧がコレク
タ電流の変化に変換され、この電流で非安定マル
チバイブレータ12の発振周波数を制御する事に
よつてビデオ信号がFM変調される。
The white clipped and dark clipped signals are connected to the resistors 52 and 53, the voltage source 57, and the current source 5.
5, the signal is appropriately divided and DC shifted, and then supplied to the base of the voltage-current conversion transistor 13. The voltage applied to the base is converted into a change in collector current, and by controlling the oscillation frequency of the astable multivibrator 12 with this current, the video signal is FM modulated.

第4図に示した従来回路には2つの欠点があ
る。その1つはクリツプによる波形歪である。ク
リツプ回路出力の波形を第5図ウに示す。VHS
規格を例にとり説明すると、映像信号(同期信号
尖端から100%白信号までで、第5図ウのAに対
応する。)を100%とすると、ホワイトクリツプレ
ベル(第5図ウでBに相当する)は160%、ダー
ククリツプレベル(第5図ウでCに相当する)は
40%と規定されている。エンフアシスの規格は
T1=1.3μsec、X=4であるから、大振幅でかつ
高周波成分を多く含む立ち上がり部では、信号の
大部分がクリツプされる。このクリツプによるエ
ネルギー損失が再生信号における比較的長い時定
数を持つスメア等の波形歪となつて現われ、画質
劣化となるわけである。
The conventional circuit shown in FIG. 4 has two drawbacks. One of them is waveform distortion due to clipping. The waveform of the clip circuit output is shown in Figure 5c. VHS
Taking the standard as an example, if the video signal (from the peak of the sync signal to the 100% white signal, corresponding to A in Figure 5 C) is 100%, then the white clip level (corresponding to B in Figure 5 C) is 100%. ) is 160%, and the dark clip level (corresponding to C in Figure 5 C) is 160%.
It is specified as 40%. Emphasis standards are
Since T 1 =1.3 μsec and X = 4, most of the signal is clipped at the rising edge which has a large amplitude and contains many high frequency components. Energy loss due to this clip appears as waveform distortion such as smear having a relatively long time constant in the reproduced signal, resulting in deterioration of image quality.

欠点の第2は、エンフアシス出力に大振幅の信
号が発生するため回路の低電圧化が困難という事
である。通常クリツプ回路にはダイオードの非直
線性を利用するが、クリツプ動作をきれいに行な
うためには大振幅の信号を必要とし、このため映
像信号レベルを1VP−P(ピークからピークまで
の電圧が1V)程度としている。ところがクリツ
プレベルをも考慮するとクリツプ回路出力の振幅
はVHS規格では2VP−Pに達する。この信号を
ひずみなく増幅するためには、トランジスタ3
2,33から成る差動増幅器のダイナミツクレン
ジは4VP−P程度以上必要となる。差動増幅器の
出力は第5図イに示すようなクリツプ前の信号で
あるから、エンフアシスの規格、T=1.3μsec、
X=4から考えると、その振幅は4VP−P以上の
大振幅になる。従つて回路の低電圧化を図ろうと
しても、トランジスタ32,33の飽和等が問題
になり、実現が困難であつた。
The second drawback is that it is difficult to reduce the voltage of the circuit because a large amplitude signal is generated at the emphasis output. Normally, clipping circuits utilize the nonlinearity of diodes, but in order to perform the clipping operation clearly, a large amplitude signal is required, so the video signal level is set to 1VP-P (the voltage from peak to peak is 1V) It is said that the amount of However, if the clip level is also considered, the amplitude of the clip circuit output reaches 2VP-P in the VHS standard. In order to amplify this signal without distortion, the transistor 3
The dynamic range of the differential amplifier consisting of 2 and 33 is required to be approximately 4VP-P or more. Since the output of the differential amplifier is a signal before clipping as shown in Figure 5A, the emphasis standard, T = 1.3μsec,
Considering that X=4, the amplitude becomes a large amplitude of 4VP-P or more. Therefore, even if an attempt was made to lower the voltage of the circuit, problems such as saturation of the transistors 32 and 33 occurred, making it difficult to realize.

上記第1の欠点を改良するために第6図に示す
構成の記録回路が提案されている。第1図の構成
とかわつているのは、帰還形エンフアシスのルー
プ内にクリツプ回路8が入つている事、すなわち
クリツプ回路8の出力を低域ろ波器4を介して増
幅器2に帰還している事である。
In order to improve the first drawback mentioned above, a recording circuit having the configuration shown in FIG. 6 has been proposed. What is different from the configuration shown in FIG. 1 is that a clip circuit 8 is included in the loop of the feedback type emphasis, that is, the output of the clip circuit 8 is fed back to the amplifier 2 via the low-pass filter 4. It's about being there.

この構成を実現した記録回路を第7図に示す。
電圧−電流トランジスタ13のエミツタすなわち
端子cからバツフアトランジスタ60を介して、
そのエミツタから低域ろ波器4を経て端子aに帰
還するだけで第6図の構成は容易に実現でき、第
4図のICがそのまま流用できる。抵抗52と5
3の値が等しければ入力端子1から端子bまでの
低周波利得は第4図の回路と同じくでき、またエ
ンフアシス回路の周波数特性も第7図に示した低
域ろ波器4の定数とすることで同じにできる。
A recording circuit that realizes this configuration is shown in FIG.
From the emitter of the voltage-current transistor 13, that is, the terminal c, via the buffer transistor 60,
The configuration shown in FIG. 6 can be easily realized by simply returning the signal from the emitter to terminal a via the low-pass filter 4, and the IC shown in FIG. 4 can be used as is. Resistors 52 and 5
If the values of 3 are equal, the low frequency gain from input terminal 1 to terminal b will be the same as the circuit shown in Figure 4, and the frequency characteristics of the emphasis circuit will also be the constants of low-pass filter 4 shown in Figure 7. You can make it the same by doing this.

エンフアシス回路の帰還ループ内にクリツプ回
路を入れて波形歪が改善できる理由は、エンフア
シスされた信号がクリツプされると帰還量が少な
くなるためその結果多くエンフアシスがかかるよ
うになり、同じクリツプレベルでも時間軸方向に
波形が広がるためである。これはクリツプによる
エネルギー損失が少なくなつたことに相当し、信
号の立ち上がり部では多少信号が失なわれるが、
時定数の大きなスメアはなくなり波形歪が軽減さ
れる。
The reason why waveform distortion can be improved by inserting a clip circuit into the feedback loop of the emphasis circuit is that when the emphasized signal is clipped, the amount of feedback decreases, and as a result, more emphasis is applied. This is because the waveform spreads in the axial direction. This corresponds to less energy loss due to clipping, and although some signal is lost at the rising edge of the signal,
There is no smear with a large time constant, and waveform distortion is reduced.

上述の様に従来回路のもつ第1の欠点は第7図
の回路で改善できる。ところが第2の欠点につい
てはさらに劣化する。前述の如く、クリツプされ
た信号を低域ろ波器を介して帰還するため、この
部分で等価的に差動増幅器の利得が増加する。こ
の結果、トランジスタ33のコレクタには第4図
の回路以上の大振幅が発生してしまうわけであ
る。電源電圧が高い時は問題にならないが、低電
圧化のためには大きな障害となる。
As mentioned above, the first drawback of the conventional circuit can be improved with the circuit of FIG. However, the second drawback is even worse. As mentioned above, since the clipped signal is fed back through the low-pass filter, the gain of the differential amplifier is equivalently increased in this portion. As a result, a larger amplitude than that of the circuit shown in FIG. 4 is generated at the collector of the transistor 33. This is not a problem when the power supply voltage is high, but it becomes a major obstacle when lowering the voltage.

尚、第3図において、電圧−電流変換トランジ
スタ13のコレクタと非安定マルチバイブレータ
を構成するトランジスタ24,25のエミツタと
の間に抵抗を入れ、該コレクタの信号をクリツプ
する回路もあるが、この抵抗で生じる電圧降下が
低電圧化の妨げとなる。該電圧−電流変換トラン
ジスタ13の前でクリツプする方が低電圧化にと
つて有利な事は明白である。
In FIG. 3, there is also a circuit that inserts a resistor between the collector of the voltage-current conversion transistor 13 and the emitters of the transistors 24 and 25 constituting the unstable multivibrator, and clips the signal at the collector. The voltage drop caused by the resistance hinders lowering the voltage. It is obvious that clipping in front of the voltage-current conversion transistor 13 is more advantageous for lowering the voltage.

本発明の目的は、従来技術の欠点をなくし、磁
気記録再生装置におけるビデオ信号記録回路の低
電圧化が可能な回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the drawbacks of the prior art and to provide a circuit that can reduce the voltage of a video signal recording circuit in a magnetic recording and reproducing apparatus.

本発明では、同期信号の先端がクランプされた
ビデオ信号が供給される第1の入力端子と、第2
の入力端子とを有する差動増幅器と、 この差動増幅器の出力端子に接続された入力端
子を有し、上記差動増幅器により増幅されたビデ
オ信号を所定の上限値および下限値でクリツプす
るクリツプ回路と、 このクリツプ回路からの出力信号を増幅するバ
ツフア回路と、 このバツフア回路からの出力信号を、低域ろ波
器を介して上記差動増幅器の第2の入力端子に帰
還する帰還形プリエンフアシス回路と、により帰
還ループが形成され、 さらに上記バツフア回路からの出力信号に応じ
た周波数変調信号を発生するFM変調器と、 このFM変調器からの周波数変調信号が供給さ
れる磁気ヘツドと、が設けられる。
In the present invention, there is provided a first input terminal to which a video signal in which the leading end of the synchronization signal is clamped;
a differential amplifier having an input terminal; and an input terminal connected to the output terminal of the differential amplifier, the clip clipping the video signal amplified by the differential amplifier at predetermined upper and lower limit values. a buffer circuit for amplifying the output signal from the clip circuit; and a feedback pre-emphasis system for feeding back the output signal from the buffer circuit to the second input terminal of the differential amplifier via a low-pass filter. A feedback loop is formed by the circuit, an FM modulator that generates a frequency modulation signal according to the output signal from the buffer circuit, and a magnetic head to which the frequency modulation signal from the FM modulator is supplied. provided.

本発明では、この帰還ループ内にクリツプ回路
が設けられるのでクリツプによる波形歪が改善さ
れるとともに、クリツプ回路が直接差動増幅器の
出力端子に接続されて、この出力端子における信
号の振幅変化を制限するため、差動増幅器のダイ
ナミツクレンジとしては、上記所定の上限値およ
び下限値で決まる範囲を確保すればよい。
In the present invention, since a clip circuit is provided in this feedback loop, waveform distortion due to clipping is improved, and the clip circuit is directly connected to the output terminal of the differential amplifier to limit changes in the amplitude of the signal at this output terminal. Therefore, the dynamic range of the differential amplifier may be determined by the above-mentioned predetermined upper and lower limits.

以下、本発明の一実施例を第8図、第9図によ
り説明する。第8図は本発明の一実施例の構成を
示すブロツク図、第9図は本発明の一実施例を集
積化された記録回路として示した回路図である。
An embodiment of the present invention will be described below with reference to FIGS. 8 and 9. FIG. 8 is a block diagram showing the configuration of one embodiment of the present invention, and FIG. 9 is a circuit diagram showing one embodiment of the present invention as an integrated recording circuit.

第8図において、1は入力端子、2は増幅器、
8はクリツプ回路、3はバツフア回路、4は低域
ろ波器、9はFM変調器、10は出力端子であ
る。従来と異なる点は、増幅器2の出力を直接ク
リツプするようにクリツプ回路8が配置されてい
る事である 次に第9図に示した具体的な回路図を用いて動
作説明を行なう。
In FIG. 8, 1 is an input terminal, 2 is an amplifier,
8 is a clip circuit, 3 is a buffer circuit, 4 is a low-pass filter, 9 is an FM modulator, and 10 is an output terminal. The difference from the conventional one is that a clip circuit 8 is arranged so as to directly clip the output of the amplifier 2.Next, the operation will be explained using a specific circuit diagram shown in FIG.

第9図において、32〜34,37〜45,6
3,64はトランジスタ、46,47,50〜5
4,62,65,66は抵抗、56,57は電圧
源、55は電流源、13電圧−電流変換トランジ
スタ、12は非安定マルチバイブレータであり以
上が集積化されている。また1は入力端子、4は
外付けの低域ろ波器、14は電圧−電流変換トラ
ンジスタ13の外付けエミツタ抵抗、58,59
は外付けの可変抵抗器である。a,b,c,d,
e,fはICの端子を示している。
In Figure 9, 32-34, 37-45, 6
3, 64 are transistors, 46, 47, 50-5
4, 62, 65 and 66 are resistors, 56 and 57 are voltage sources, 55 is a current source, 13 is a voltage-current conversion transistor, and 12 is an unstable multivibrator, all of which are integrated. 1 is an input terminal, 4 is an external low-pass filter, 14 is an external emitter resistor of the voltage-current conversion transistor 13, 58, 59
is an external variable resistor. a, b, c, d,
e and f indicate terminals of the IC.

トランジスタ32と33はエミツタが互いに結
合された差動増幅器であり、トランジスタ34、
抵抗47、電圧源56、トランジスタ33のコレ
クタと電源VCC間に接続された抵抗46とで第8
図の増幅器2を構成している。トランジスタ3
4、抵抗47、電圧源56は、トランジスタ3
2,33のエミツタとアース間に接続された定電
流源として動作する。トランジスタ32のベース
すなわち入力端子1は第1の入力信号を受け、ト
ランジスタ33のベースすなわち端子aは第2の
入力信号を受けるように構成されている。
Transistors 32 and 33 are differential amplifiers whose emitters are coupled together, and transistors 34,
The resistor 47, the voltage source 56, and the resistor 46 connected between the collector of the transistor 33 and the power supply V CC
This constitutes the amplifier 2 shown in the figure. transistor 3
4, the resistor 47 and the voltage source 56 are the transistor 3
It operates as a constant current source connected between the emitters 2 and 33 and ground. The base of transistor 32, or input terminal 1, is configured to receive a first input signal, and the base of transistor 33, or terminal a, is configured to receive a second input signal.

トランジスタ43〜45,63、抵抗54,6
2および外付けの可変抵抗器59は負方向の振幅
を制限するダーククリツプ回路である。電源VCC
とアース間に接続された外付けの可変抵抗器59
の分割点から端子eに電圧が与えられる。トラン
ジスタ44のベースは端子eと接続され、コレク
タは電源VCCに、エミツタはトランジスタ45の
コレクタに接続されている。トランジスタ45の
ベースは電圧源56に、エミツタには抵抗54が
アース間に接続されており、電流源を形成してい
る。ダイオード接続されたトランジスタ63のカ
ソード(エミツタ)はトランジスタ44のエミツ
タに接続され、アノード(ベース・コレクタ)に
は電源VCCとの間に抵抗62が接続されると共に
トランジスタ43のベースが接続されており、該
アノードは電圧源となつている。トランジスタ4
3のコレクタは電源VCCに、エミツタはトランジ
スタ33のコレクタすなわち差動増幅器の出力に
直接接続されている。
Transistors 43 to 45, 63, resistors 54, 6
2 and an external variable resistor 59 are dark clip circuits that limit the amplitude in the negative direction. Power supply V CC
an external variable resistor 59 connected between
A voltage is applied to terminal e from the dividing point. The base of the transistor 44 is connected to the terminal e, the collector is connected to the power supply V CC , and the emitter is connected to the collector of the transistor 45 . The base of the transistor 45 is connected to a voltage source 56, and the emitter is connected to a resistor 54 between the ground, forming a current source. The cathode (emitter) of the diode-connected transistor 63 is connected to the emitter of the transistor 44, and the resistor 62 is connected to the anode (base collector) between the power supply V CC and the base of the transistor 43. The anode serves as a voltage source. transistor 4
The collector of transistor 33 is directly connected to the power supply V CC , and the emitter of transistor 33 is directly connected to the collector of transistor 33, that is, the output of the differential amplifier.

一方、トランジスタ37〜41、、抵抗50,
51、外付けの可変抵抗器58は正方向の振幅を
制限するホワイトクリツプ回路である。電源VCC
とアース間に接続された外付けの可変抵抗器58
の分割点から端子dに電圧が与えられる。トラン
ジスタ39のベースは端子dと接続され、コレク
タは電源VCCに、エミツタはトランジスタ41の
コレクタに接続されると共にトランジスタ38の
ベースに接続されている。トランジスタ41のベ
ースは定電圧源56に、エミツタには抵抗51が
アース間に接続されており、電流源を形成してい
る。トランジスタ39のエミツタにベースが接続
されたトランジスタ38のコレクタは電源VCC
に、エミツタはトランジスタ40のコレクタに接
続されると共にダイオード接続されたトランジス
タ37のカソード(エミツタ)に接続されてい
る。トランジスタ40のベースは定電圧源56に
エミツタには抵抗50がアース間に接続されてお
り電流源を形成している。トランジスタ37のエ
ミツタに対して、トランジスタ38のエミツタは
電圧源となつている。ダイオード接続されたトラ
ンジスタ37のアノード(ベース・コレクタ)は
トランジスタ33のコレクタすなわち差動増幅器
の出力に直接接続されている。
On the other hand, transistors 37 to 41, resistors 50,
51. An external variable resistor 58 is a white clip circuit that limits the amplitude in the positive direction. Power supply V CC
an external variable resistor 58 connected between
A voltage is applied to terminal d from the dividing point. The base of the transistor 39 is connected to the terminal d, the collector is connected to the power supply V CC , and the emitter is connected to the collector of the transistor 41 and the base of the transistor 38 . The base of the transistor 41 is connected to a constant voltage source 56, and the emitter is connected to a resistor 51 between the ground, forming a current source. The collector of the transistor 38 whose base is connected to the emitter of the transistor 39 is connected to the power supply V CC
The emitter is connected to the collector of the transistor 40 and to the cathode (emitter) of the diode-connected transistor 37. The base of the transistor 40 is connected to a constant voltage source 56, and the emitter is connected to a resistor 50 between the ground and forms a current source. In contrast to the emitter of transistor 37, the emitter of transistor 38 serves as a voltage source. The anode (base-collector) of the diode-connected transistor 37 is directly connected to the collector of the transistor 33, ie, to the output of the differential amplifier.

トランジスタ33のコレクタ(すなわちトラン
ジスタ43のエミツタ、トランジスタ37のベー
ス・コレクタ)にはトランジスタ42のベースが
接続されている。トランジスタ42と抵抗52,
53と電圧源57と電流源55はレベル分割と直
流シフトの役目をしている。また電流源55と電
圧源57に温度特性を持たせれば温度補償を行な
う事もできる。トランジスタ42のコレクタは電
源VCCに、エミツタは抵抗52が接続され、抵抗
52の他端には電流源55と、抵抗53と電圧源
57から成る直列回路の抵抗53の一端と、トラ
ンジスタ64のベースが接続されている。
The base of the transistor 42 is connected to the collector of the transistor 33 (that is, the emitter of the transistor 43 and the base-collector of the transistor 37). transistor 42 and resistor 52,
53, voltage source 57, and current source 55 serve as level division and DC shift. Furthermore, if the current source 55 and the voltage source 57 have temperature characteristics, temperature compensation can be performed. The collector of the transistor 42 is connected to the power supply V CC , the emitter is connected to a resistor 52 , and the other end of the resistor 52 is connected to a current source 55 , one end of a resistor 53 in a series circuit consisting of a resistor 53 and a voltage source 57 , and a transistor 64 . Base is connected.

トランジスタ64のコレクタは電源VCCに接続
され、エミツタにはアース間に抵抗66が接続さ
れると共に端子fに接続されている。トランジス
タ64と抵抗66は第8図のバツフア回路3を構
成している。端子fには外付けの低域ろ波器4の
抵抗5に接続され、抵抗5の他端は端子aすなわ
ちトランジスタ33のベースに接続されると共
に、コンデンサ7と抵抗6の直列回路がアース間
に接続されている。低域ろ波器4は抵抗5,6、
コンデンサ7で構成されている。
The collector of the transistor 64 is connected to the power supply V CC , and the emitter is connected to a resistor 66 between the ground and the terminal f. The transistor 64 and the resistor 66 constitute the buffer circuit 3 shown in FIG. The terminal f is connected to the resistor 5 of the external low-pass filter 4, the other end of the resistor 5 is connected to the terminal a, that is, the base of the transistor 33, and the series circuit of the capacitor 7 and the resistor 6 is connected to the ground. It is connected to the. The low-pass filter 4 includes resistors 5, 6,
It consists of a capacitor 7.

トランジスタ64のエミツタは抵抗65を介し
て電圧−電流変換トランジスタ13のベースに接
続されている。該トランジスタ13のエミツタは
アース間に外付けエミツタ抵抗14が接続された
端子cに、コレクタは非安定マルチバイブレータ
12に接続されている。
The emitter of the transistor 64 is connected to the base of the voltage-current conversion transistor 13 via a resistor 65. The emitter of the transistor 13 is connected to a terminal c to which an external emitter resistor 14 is connected between ground, and the collector is connected to the unstable multivibrator 12.

入力端子1には同期信号尖端が一定直流電圧に
固定されたビデオ信号が供給される。この信号は
トランジスタ32,33から成る差動増幅器で増
幅されトランジスタ33のコレクタ側から電圧と
して取り出される。この信号はトランジスタ42
のエミツタフオロア、抵抗52、トランジスタ6
4のエミツタフオロアを介して、適当な直流レベ
ルシフトおよび信号分割を受け端子fに出力され
ると共に、抵抗65を介してFM変調器の電圧−
電流トランジスタ13に供給される。
An input terminal 1 is supplied with a video signal whose synchronizing signal peak is fixed at a constant DC voltage. This signal is amplified by a differential amplifier consisting of transistors 32 and 33 and taken out as a voltage from the collector side of transistor 33. This signal is transmitted to transistor 42
emitter follower, resistor 52, transistor 6
It receives appropriate DC level shift and signal division through the emitter follower of No. 4 and outputs it to the terminal f, and also receives the voltage of the FM modulator through the resistor 65.
A current is supplied to transistor 13.

端子fに出力された信号は低域ろ波器4を介し
て差動増幅器の第2の入力端子すなわち端子aに
負帰還されており、全体としてループ内にクリツ
プ回路が入つた帰還形プリエンフアシス回路を構
成している。
The signal output to the terminal f is negatively fed back to the second input terminal of the differential amplifier, that is, the terminal a, via the low-pass filter 4, and the entire circuit is a feedback pre-emphasis circuit with a clip circuit in the loop. It consists of

トランジスタ33のコレクタには高域が強調さ
れ白側、黒側にオーバーシユートがついた波形の
信号が得られる。クリツプ用トランジスタ43の
ベース電圧をV2とすると、トランジスタ33の
コレクタすなわちトランジスタ43のエミツタの
電圧が(V2−VBE)まで下がつて来るとトランジ
スタ43が導通するため、信号の負側の電圧は
(V2−VBE)に制限されてダーククリツプがかか
る。またトランジスタ38のエミツタ電圧をV1
とすると、トランジスタ33のコレクタ電圧が
(V1+VBE)まで上がつて来るとダイオード接続
されたトランジスタ37が導通するため、信号の
正側の電圧は(V1+VBE)に制限されてホワイト
クリツプがかかる。トランジスタ33のコレクタ
の映像信号レベルを1VP-Pとし、ホワイトクリツ
プレベルを160%、ダーククリツプレベルを40%
とすると、該コレクタに生ずる電圧は2VP-Pにし
かならない。つまり必要なだけの振幅しか立たな
いわけである。従つて回路の電源電圧VCCを従来
より低くする事が可能となる。
At the collector of the transistor 33, a waveform signal is obtained in which the high frequency band is emphasized and overshoot is applied to the white side and the black side. Assuming that the base voltage of the clipping transistor 43 is V 2 , when the voltage at the collector of the transistor 33, that is, the emitter of the transistor 43, drops to (V 2 −V BE ), the transistor 43 becomes conductive, so that the negative side of the signal The voltage is limited to (V 2 −V BE ) and a dark clip is applied. Also, the emitter voltage of the transistor 38 is V 1
Then, when the collector voltage of the transistor 33 rises to (V 1 +V BE ), the diode-connected transistor 37 becomes conductive, so the positive side voltage of the signal is limited to (V 1 +V BE ) and becomes white. It gets clipped. The video signal level at the collector of transistor 33 is 1V PP , the white clip level is 160%, and the dark clip level is 40%.
Then, the voltage generated at the collector will only be 2V PP . In other words, only the necessary amplitude is created. Therefore, it is possible to lower the power supply voltage V CC of the circuit than before.

また、ループ内にクリツプ回路を入れ低域ろ波
器を介して帰還する形式としているので、第7図
に示した従来例と同等の波形歪改善がある。
Furthermore, since a clip circuit is placed in the loop and feedback is provided via a low-pass filter, the waveform distortion can be improved to the same extent as in the conventional example shown in FIG.

以上述べたように、本実施例では波形歪が改善
できるだけでなく、エンフアシス出力を直接クリ
ツプしているため信号振幅が小さくでき、低電圧
化が図れるという効果がある。
As described above, in this embodiment, not only waveform distortion can be improved, but also the signal amplitude can be reduced because the emphasis output is directly clipped, and the voltage can be lowered.

本発明によれば磁気記録再生装置における記録
回路の低電圧化が図れるので消費電力の低減に効
果がある。さらに、低電圧化によつてIC内素子
の耐圧を下げる事ができるので、チツプサイズの
小型化ひいては歩留り向上といつたコストダウン
に対しても効果がある。
According to the present invention, it is possible to reduce the voltage of the recording circuit in a magnetic recording/reproducing device, which is effective in reducing power consumption. Furthermore, by lowering the voltage, the withstand voltage of the elements within the IC can be lowered, which is effective in reducing costs by reducing the chip size and improving yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第6図はそれぞれ従来のビデオ信
号記録回路の構成を示すブロツク図、第2図はプ
リエンフアシス特性の一例を示す特性図、第3図
は代表的な集積化FM変調器の回路図、第4図お
よび第7図はそれぞれ従来の集積化されたビデオ
信号記録回路の具体的な回路図、第5図は回路動
作説明のために必要な各部の信号波形図、第8図
は本発明によるビデオ信号記録回路の一実施例を
示すブロツク図、第9図は第8図に示した実施例
の具体的な回路構成を示した回路図、である。 符号説明、1……入力端子、2……増幅器、3
……バツフア、4……低域ろ波器、8……クリツ
プ回路、9……FM変調器。
Figures 1 and 6 are block diagrams showing the configuration of a conventional video signal recording circuit, Figure 2 is a characteristic diagram showing an example of pre-emphasis characteristics, and Figure 3 is a circuit diagram of a typical integrated FM modulator. , FIG. 4 and FIG. 7 are specific circuit diagrams of a conventional integrated video signal recording circuit, FIG. 5 is a signal waveform diagram of each part necessary for explaining the circuit operation, and FIG. FIG. 9 is a block diagram showing one embodiment of the video signal recording circuit according to the invention, and FIG. 9 is a circuit diagram showing a specific circuit configuration of the embodiment shown in FIG. 8. Symbol explanation, 1...Input terminal, 2...Amplifier, 3
... Buffer, 4 ... Low-pass filter, 8 ... Clip circuit, 9 ... FM modulator.

Claims (1)

【特許請求の範囲】 1 同期信号の先端がクランプされたビデオ信号
が供給される第1の入力端子と、第2の入力端子
とを有する差動増幅器と、 この差動増幅器の出力端子に接続された入力端
子を有し、上記差動増幅器により増幅されたビデ
オ信号を所定の上限値および下限値でクリツプす
るクリツプ回路と、 このクリツプ回路からの出力信号を増幅するバ
ツフア回路と、 このバツフア回路からの出力信号を、低域ろ波
器を介して上記差動増幅器の第2の入力端子に帰
還する帰還形プリエンフアシス回路と、 上記バツフア回路からの出力信号に応じた周波
数変調信号を発生するFM変調器と、 このFM変調器からの周波数変調信号が供給さ
れる磁気ヘツドと、 からなることを特徴とするビデオ信号記録回路。
[Claims] 1. A differential amplifier having a first input terminal and a second input terminal to which a video signal to which a synchronizing signal has a clamped end is supplied; and a differential amplifier connected to the output terminal of the differential amplifier. a clipping circuit having a fixed input terminal and clipping the video signal amplified by the differential amplifier at predetermined upper and lower limit values; a buffer circuit that amplifies the output signal from the clipping circuit; a feedback pre-emphasis circuit that feeds back the output signal from the buffer circuit to the second input terminal of the differential amplifier via a low-pass filter; and an FM generator that generates a frequency modulation signal according to the output signal from the buffer circuit. A video signal recording circuit comprising: a modulator; and a magnetic head to which a frequency modulation signal from the FM modulator is supplied.
JP57002772A 1982-01-13 1982-01-13 Video signal recording circuit Granted JPS58121110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57002772A JPS58121110A (en) 1982-01-13 1982-01-13 Video signal recording circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57002772A JPS58121110A (en) 1982-01-13 1982-01-13 Video signal recording circuit

Publications (2)

Publication Number Publication Date
JPS58121110A JPS58121110A (en) 1983-07-19
JPH0419627B2 true JPH0419627B2 (en) 1992-03-31

Family

ID=11538623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57002772A Granted JPS58121110A (en) 1982-01-13 1982-01-13 Video signal recording circuit

Country Status (1)

Country Link
JP (1) JPS58121110A (en)

Also Published As

Publication number Publication date
JPS58121110A (en) 1983-07-19

Similar Documents

Publication Publication Date Title
US4249136A (en) PWM Signal power amplifier
US4198650A (en) Capacitive-type nonlinear emphasis circuit
US4658305A (en) Video signal recording and reproducing apparatus having a pre-emphasis and de-emphasis system for noise reduction
US4021745A (en) Pulse width modulated signal amplifier
US4860105A (en) Noise Reducing circuit of a video signal
US4481547A (en) Video signal processing circuit
US3980815A (en) White level clipping circuit
US4462008A (en) Noise reduction circuit having voltage to current converting means in the auxiliary channel
US4326223A (en) Video signal recording and/or reproducing apparatus with gain control
JPS58121110A (en) Video signal recording circuit
EP0463885A2 (en) Non-linear de-emphasis circuits
JP3355632B2 (en) Level control circuit
JPH027228B2 (en)
JP2700961B2 (en) Signal waveform processing device
JPS6258169B2 (en)
US5266853A (en) Peak clipper with an expanded linear characteristic region for video signals
JPS622850Y2 (en)
JPH0419883Y2 (en)
JPH0430863Y2 (en)
JPS5935873Y2 (en) Video signal waveform shaping circuit
KR910005774Y1 (en) Control signal amplification reproduction circuit
JPH0115024Y2 (en)
KR900008884Y1 (en) Whrte peak controlling circuit for recording video signal
JPS58194115A (en) Dynamic emphasis and de-emphasis circuit
JPS63274208A (en) Expander circuit