JPH0419627B2 - - Google Patents

Info

Publication number
JPH0419627B2
JPH0419627B2 JP57002772A JP277282A JPH0419627B2 JP H0419627 B2 JPH0419627 B2 JP H0419627B2 JP 57002772 A JP57002772 A JP 57002772A JP 277282 A JP277282 A JP 277282A JP H0419627 B2 JPH0419627 B2 JP H0419627B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
signal
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57002772A
Other languages
English (en)
Other versions
JPS58121110A (ja
Inventor
Koichi Hirose
Himio Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57002772A priority Critical patent/JPS58121110A/ja
Publication of JPS58121110A publication Critical patent/JPS58121110A/ja
Publication of JPH0419627B2 publication Critical patent/JPH0419627B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/06—Angle-modulation recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 本発明は、磁気記録再生装置におけるビデオ信
号記録回路に係り、特に低電圧動作可能な集積回
路用として好適な回路構成をもつビデオ信号記録
回路に関するものである。
ICの低電力化・高集積化にとつては低電圧動
作回路が必要である。ところが従来のビデオ信号
記録回路は大振幅の信号が発生する構成となつて
いたため、低電圧化が困難という欠点があつた。
まず低電圧動作回路の必要性を述べれば以下の
とおりである。すなわち同じ消費電流で回路が構
成できれば消費電力の点からは電源電圧は低いほ
ど好ましい。また、IC内素子の大きさは耐圧と
関係があり、高耐圧であるほど、換言すれば動作
電圧が高いほど素子面積が大きくなり、その結果
チツプサイズが大型化し、歩留りが悪くなる。こ
のため、低電圧動作を可能として、IC内素子を
小型化することが必要となる。
次に、従来のビデオ信号記録回路について述べ
る。第1図は従来のビデオ信号記録回路を示すブ
ロツク図である。同図において、1はビデオ信号
入力端子、2は増幅器、3はバツフア回路、4は
低域ろ波器、8はクリツプ回路、9はFM変調
器、10は出力端子である。
ここでは家庭用VTRのビデオ信号記録回路を
考えることにする。入力端子1には同期信号尖端
が一定DC電位にクランプされたビデオ信号(以
後同期信号は負極性とする)が供給され、増幅器
2で増幅された後バツフア回路3を介して低域ろ
波器4に供給される。低域ろ波器4は抵抗5およ
び6、コンデンサ7で構成されている。この低域
ろ波器4を通した信号が増幅器2の第2の入力信
号となり、増幅器2とバツフア回路3と低域ろ波
器4で帰還増幅器を構成しており、周波数特性は
高域が強調されるいわゆるプリエンフアシス回路
である。このプリエンフアシス回路におけるレス
ポンスの周波数特性Ap(f)は次式で示される。
Ap(f)=A/1+A1+jωCR2/1+jωC(R1+R2)…
…(1) ただしAは増幅器2の利得、R1、R2はそれぞ
れ抵抗5,6の抵抗値、Cはコンデンサ7の容量
である。
通常は(1)式の右辺の分母の第2項が(2)式の条件
が満足する様に設計される(Aが十分大きい)。
1≪A1+jωCR2/1+jωC(R1+R2) ……(2) そのため(1)式は(3)式で示され、特性は低域ろ波
器3の定数すなわちR1、R2、Cで決まる。
Ap(f)=1+jωC(R1+R2)/1+jωCR2 ……(3) (3)式を時定数Tとエンフアシス量Xで表わすと
(4)、(5)式の様になり、周波数特性は第2図で示さ
れる(図には家庭用VTRのVHS規格値を示し
た)。
T1=C(R1+R2),T2=CR2 ……(4) X=R1/R2 ……(5) 前述プリエンフアシス回路で高域が強調された
ビデオ信号は、クリツプ回路8で白側および黒側
に生じたオーバーシユートの振幅が制限された後
FM変調器9でビデオ信号がFM信号に変換され
て出力端子10から出力される。この信号が磁気
ヘツド(図示せず)を介して磁気テープ(図示せ
ず)に記録される。
ところでビデオ信号をプリエンフアシスして
FM変調するのは信号対雑音比(S/N)の改善
のため、またフリエンフアシスされた信号の振幅
をクリツプ回路で制限するのは過変調によるいわ
ゆる反転を防止するためである事は周知のとおり
である。
第3図に集積化FM変調器としてよく使われる
回路の一例を示す。FM変調器は電圧−電流変換
回路11と非安定マルチバイブレータ12で構成
されている。電圧−電流変換回路11は、電圧電
流変換トランジスタ13と該トランジスタのエミ
ツタ抵抗14で構成されている。非安定マルチバ
イブレータ12は、ダイオード15〜17、トラ
ンジスタ18〜25、抵抗26,27、電流源2
8,29、電圧源30および発振コンデンサ31
で構成されている。電圧−電流変換トランジスタ
13のベースに供給されたビデオ信号がコレクタ
電流の変化に変換され、この電流変化で非安定マ
ルチバイブレータ12の発振周波数が制御され、
ビデオ信号がFM変調される。12はエミツタ結
合型非安定マルチバイブレータとして良く知られ
ているのでその動作説明は省略する。
第4図に集積化された従来のビデオ信号記録回
路を示す。同図において、32〜45はトランジ
スタ46〜54は抵抗、55は電流源、56,5
7は電圧源、58,59は外付けの可変抵抗器で
あり、第1図、第3図におけるそれと同一のもの
は同じ符号としている。低域ろ波器4と抵抗14
は外付けとなつている。
トランジスタ32と33はエミツタが互いに結
合された差動増幅器であり、トランジスタ34、
抵抗47、電圧源56、負荷抵抗46とで第1図
の増幅器2を構成している。トランジスタ35,
36、抵抗48、電圧源56は第1図のバツフア
回路3を構成している。外付けの抵抗5a,5
b,6とコンデンサ7は低域ろ波器4を構成して
いる。トランジスタ37〜41、抵抗50,5
1、定電圧源56および外付けの可変抵抗器58
は正方向の振幅を制限するクリツプ回路、トラン
ジスタ43〜45、抵抗54、電圧源56および
外付けの可変抵抗器59は負方向の振幅を制限す
るクリツプ回路である。トランジスタ42、抵抗
52,53、電圧源57、電流源55はレベルシ
フト回路である。13は電圧−電流変換トランジ
スタ、12は非安定マルチバイブレータ、14は
電圧−電流変換トランジスタ13の外付けのエミ
ツタ抵抗である。またa,b,c,d,e、はそ
れぞれICの端子を示している。
以下回路動作について簡単に説明する。入力端
子1すなわちトランジスタ32のベースには、第
5図アに示すような同期信号尖端が一定直流電位
に固定されたビデオ信号が供給される。この信号
がトランジスタ32,33の差動増幅器で増幅さ
れ、トランジスタ33のコレクタからバツフアト
ランジスタ35を介して抵抗49に供給されると
共に端子bから出力される。端子bから取り出さ
れた信号は低域ろ波器4を介してトランジスタ3
3のベースが接続された端子aに供給され、帰還
がかけられており、プリエンフアシス回路を構成
している。この回路の周波数特性は、抵抗5a,
5bの抵抗値をそれぞれR1a,R1bとし、R1aと
R1bの並列抵抗をR1とおけば第1図に示した回路
と等価である。わかりやすくするためにR1a=
R1b=2R1とすれば(3)式で示される特性となる。
ただし入力端子1から端子bまでの低周波利得は
2倍になつている。したがつて端子bの波形は、
第5図イに示すように、高域が強調され白側、黒
側に大きなオーバーシユートを生じる。
このようにエンフアシスされた信号が抵抗49
を介してトランジスタ42のベースに供給され
る。このベースにはダイオード接続されたトラン
ジスタ37のアノード(ベース、コレクタ)が接
続され、そのカソード(エミツタ)は電圧源とな
るトランジスタ38のエミツタに接続されてい
る。トランジスタ38のエミツタ電圧をV1とす
ると、トランジスタ42のベースの電圧が(V1
+VBE)、(但しVBEはトランジスタのベース、エ
ミツタ間電圧)以上になるとトランジスタ37が
導通する。従つて、トランジスタ35のエミツタ
電圧がいくら上昇してもトランジスタ42のベー
ス電圧は(V1+VBE)の電圧に固定されてしまい
エンフアシスされた信号の白側の振幅がクリツプ
される(ホワイトクリツプと呼ぶ)。信号のどの
レベルでクリツプするかは、端子dの電圧を外付
けの可変抵抗器58で調整してトランジスタ38
のエミツタ電圧V1を変化させる事で変えられる。
このようにホワイトクリツプされた信号は、ト
ランジスタ42のベースからエミツタに伝達され
る。トランジスタ42のエミツタにはトランジス
タ43のエミツタが接続されており、トランジス
タ43のベースは電圧源となるトランジスタ44
のエミツタに、またコレクタは電源VCCに接続さ
れている。前と同様に、トランジスタ44のエミ
ツタ電圧をV2とすると、トランジスタ43のエ
ミツタ(すなわちトランジスタ42のエミツタ)
電圧が(V2−VBE)になるとトランジスタ43は
導通する。従つて、トランジスタ42のベース電
圧がいくら降下しても、そのエミツタ電圧は
(V2−VBE)に固定されてしまい信号の黒側の振
幅がクリツプされる(ダーククリツプと呼ぶ)。
ホワイトクリツプと同様に、どのレベルでクリツ
プするかは端子eの電圧を外付けの可変抵抗器5
9で変える事で決定できる。
ホワイトクリツプおよびダーククリツプされた
信号は、抵抗52,53、電圧源57、電流源5
5で適当に信号分割されると共に直流シフトされ
た後、電圧−電流変換トランジスタ13のベース
に供給される。ベースに印加された電圧がコレク
タ電流の変化に変換され、この電流で非安定マル
チバイブレータ12の発振周波数を制御する事に
よつてビデオ信号がFM変調される。
第4図に示した従来回路には2つの欠点があ
る。その1つはクリツプによる波形歪である。ク
リツプ回路出力の波形を第5図ウに示す。VHS
規格を例にとり説明すると、映像信号(同期信号
尖端から100%白信号までで、第5図ウのAに対
応する。)を100%とすると、ホワイトクリツプレ
ベル(第5図ウでBに相当する)は160%、ダー
ククリツプレベル(第5図ウでCに相当する)は
40%と規定されている。エンフアシスの規格は
T1=1.3μsec、X=4であるから、大振幅でかつ
高周波成分を多く含む立ち上がり部では、信号の
大部分がクリツプされる。このクリツプによるエ
ネルギー損失が再生信号における比較的長い時定
数を持つスメア等の波形歪となつて現われ、画質
劣化となるわけである。
欠点の第2は、エンフアシス出力に大振幅の信
号が発生するため回路の低電圧化が困難という事
である。通常クリツプ回路にはダイオードの非直
線性を利用するが、クリツプ動作をきれいに行な
うためには大振幅の信号を必要とし、このため映
像信号レベルを1VP−P(ピークからピークまで
の電圧が1V)程度としている。ところがクリツ
プレベルをも考慮するとクリツプ回路出力の振幅
はVHS規格では2VP−Pに達する。この信号を
ひずみなく増幅するためには、トランジスタ3
2,33から成る差動増幅器のダイナミツクレン
ジは4VP−P程度以上必要となる。差動増幅器の
出力は第5図イに示すようなクリツプ前の信号で
あるから、エンフアシスの規格、T=1.3μsec、
X=4から考えると、その振幅は4VP−P以上の
大振幅になる。従つて回路の低電圧化を図ろうと
しても、トランジスタ32,33の飽和等が問題
になり、実現が困難であつた。
上記第1の欠点を改良するために第6図に示す
構成の記録回路が提案されている。第1図の構成
とかわつているのは、帰還形エンフアシスのルー
プ内にクリツプ回路8が入つている事、すなわち
クリツプ回路8の出力を低域ろ波器4を介して増
幅器2に帰還している事である。
この構成を実現した記録回路を第7図に示す。
電圧−電流トランジスタ13のエミツタすなわち
端子cからバツフアトランジスタ60を介して、
そのエミツタから低域ろ波器4を経て端子aに帰
還するだけで第6図の構成は容易に実現でき、第
4図のICがそのまま流用できる。抵抗52と5
3の値が等しければ入力端子1から端子bまでの
低周波利得は第4図の回路と同じくでき、またエ
ンフアシス回路の周波数特性も第7図に示した低
域ろ波器4の定数とすることで同じにできる。
エンフアシス回路の帰還ループ内にクリツプ回
路を入れて波形歪が改善できる理由は、エンフア
シスされた信号がクリツプされると帰還量が少な
くなるためその結果多くエンフアシスがかかるよ
うになり、同じクリツプレベルでも時間軸方向に
波形が広がるためである。これはクリツプによる
エネルギー損失が少なくなつたことに相当し、信
号の立ち上がり部では多少信号が失なわれるが、
時定数の大きなスメアはなくなり波形歪が軽減さ
れる。
上述の様に従来回路のもつ第1の欠点は第7図
の回路で改善できる。ところが第2の欠点につい
てはさらに劣化する。前述の如く、クリツプされ
た信号を低域ろ波器を介して帰還するため、この
部分で等価的に差動増幅器の利得が増加する。こ
の結果、トランジスタ33のコレクタには第4図
の回路以上の大振幅が発生してしまうわけであ
る。電源電圧が高い時は問題にならないが、低電
圧化のためには大きな障害となる。
尚、第3図において、電圧−電流変換トランジ
スタ13のコレクタと非安定マルチバイブレータ
を構成するトランジスタ24,25のエミツタと
の間に抵抗を入れ、該コレクタの信号をクリツプ
する回路もあるが、この抵抗で生じる電圧降下が
低電圧化の妨げとなる。該電圧−電流変換トラン
ジスタ13の前でクリツプする方が低電圧化にと
つて有利な事は明白である。
本発明の目的は、従来技術の欠点をなくし、磁
気記録再生装置におけるビデオ信号記録回路の低
電圧化が可能な回路を提供することにある。
本発明では、同期信号の先端がクランプされた
ビデオ信号が供給される第1の入力端子と、第2
の入力端子とを有する差動増幅器と、 この差動増幅器の出力端子に接続された入力端
子を有し、上記差動増幅器により増幅されたビデ
オ信号を所定の上限値および下限値でクリツプす
るクリツプ回路と、 このクリツプ回路からの出力信号を増幅するバ
ツフア回路と、 このバツフア回路からの出力信号を、低域ろ波
器を介して上記差動増幅器の第2の入力端子に帰
還する帰還形プリエンフアシス回路と、により帰
還ループが形成され、 さらに上記バツフア回路からの出力信号に応じ
た周波数変調信号を発生するFM変調器と、 このFM変調器からの周波数変調信号が供給さ
れる磁気ヘツドと、が設けられる。
本発明では、この帰還ループ内にクリツプ回路
が設けられるのでクリツプによる波形歪が改善さ
れるとともに、クリツプ回路が直接差動増幅器の
出力端子に接続されて、この出力端子における信
号の振幅変化を制限するため、差動増幅器のダイ
ナミツクレンジとしては、上記所定の上限値およ
び下限値で決まる範囲を確保すればよい。
以下、本発明の一実施例を第8図、第9図によ
り説明する。第8図は本発明の一実施例の構成を
示すブロツク図、第9図は本発明の一実施例を集
積化された記録回路として示した回路図である。
第8図において、1は入力端子、2は増幅器、
8はクリツプ回路、3はバツフア回路、4は低域
ろ波器、9はFM変調器、10は出力端子であ
る。従来と異なる点は、増幅器2の出力を直接ク
リツプするようにクリツプ回路8が配置されてい
る事である 次に第9図に示した具体的な回路図を用いて動
作説明を行なう。
第9図において、32〜34,37〜45,6
3,64はトランジスタ、46,47,50〜5
4,62,65,66は抵抗、56,57は電圧
源、55は電流源、13電圧−電流変換トランジ
スタ、12は非安定マルチバイブレータであり以
上が集積化されている。また1は入力端子、4は
外付けの低域ろ波器、14は電圧−電流変換トラ
ンジスタ13の外付けエミツタ抵抗、58,59
は外付けの可変抵抗器である。a,b,c,d,
e,fはICの端子を示している。
トランジスタ32と33はエミツタが互いに結
合された差動増幅器であり、トランジスタ34、
抵抗47、電圧源56、トランジスタ33のコレ
クタと電源VCC間に接続された抵抗46とで第8
図の増幅器2を構成している。トランジスタ3
4、抵抗47、電圧源56は、トランジスタ3
2,33のエミツタとアース間に接続された定電
流源として動作する。トランジスタ32のベース
すなわち入力端子1は第1の入力信号を受け、ト
ランジスタ33のベースすなわち端子aは第2の
入力信号を受けるように構成されている。
トランジスタ43〜45,63、抵抗54,6
2および外付けの可変抵抗器59は負方向の振幅
を制限するダーククリツプ回路である。電源VCC
とアース間に接続された外付けの可変抵抗器59
の分割点から端子eに電圧が与えられる。トラン
ジスタ44のベースは端子eと接続され、コレク
タは電源VCCに、エミツタはトランジスタ45の
コレクタに接続されている。トランジスタ45の
ベースは電圧源56に、エミツタには抵抗54が
アース間に接続されており、電流源を形成してい
る。ダイオード接続されたトランジスタ63のカ
ソード(エミツタ)はトランジスタ44のエミツ
タに接続され、アノード(ベース・コレクタ)に
は電源VCCとの間に抵抗62が接続されると共に
トランジスタ43のベースが接続されており、該
アノードは電圧源となつている。トランジスタ4
3のコレクタは電源VCCに、エミツタはトランジ
スタ33のコレクタすなわち差動増幅器の出力に
直接接続されている。
一方、トランジスタ37〜41、、抵抗50,
51、外付けの可変抵抗器58は正方向の振幅を
制限するホワイトクリツプ回路である。電源VCC
とアース間に接続された外付けの可変抵抗器58
の分割点から端子dに電圧が与えられる。トラン
ジスタ39のベースは端子dと接続され、コレク
タは電源VCCに、エミツタはトランジスタ41の
コレクタに接続されると共にトランジスタ38の
ベースに接続されている。トランジスタ41のベ
ースは定電圧源56に、エミツタには抵抗51が
アース間に接続されており、電流源を形成してい
る。トランジスタ39のエミツタにベースが接続
されたトランジスタ38のコレクタは電源VCC
に、エミツタはトランジスタ40のコレクタに接
続されると共にダイオード接続されたトランジス
タ37のカソード(エミツタ)に接続されてい
る。トランジスタ40のベースは定電圧源56に
エミツタには抵抗50がアース間に接続されてお
り電流源を形成している。トランジスタ37のエ
ミツタに対して、トランジスタ38のエミツタは
電圧源となつている。ダイオード接続されたトラ
ンジスタ37のアノード(ベース・コレクタ)は
トランジスタ33のコレクタすなわち差動増幅器
の出力に直接接続されている。
トランジスタ33のコレクタ(すなわちトラン
ジスタ43のエミツタ、トランジスタ37のベー
ス・コレクタ)にはトランジスタ42のベースが
接続されている。トランジスタ42と抵抗52,
53と電圧源57と電流源55はレベル分割と直
流シフトの役目をしている。また電流源55と電
圧源57に温度特性を持たせれば温度補償を行な
う事もできる。トランジスタ42のコレクタは電
源VCCに、エミツタは抵抗52が接続され、抵抗
52の他端には電流源55と、抵抗53と電圧源
57から成る直列回路の抵抗53の一端と、トラ
ンジスタ64のベースが接続されている。
トランジスタ64のコレクタは電源VCCに接続
され、エミツタにはアース間に抵抗66が接続さ
れると共に端子fに接続されている。トランジス
タ64と抵抗66は第8図のバツフア回路3を構
成している。端子fには外付けの低域ろ波器4の
抵抗5に接続され、抵抗5の他端は端子aすなわ
ちトランジスタ33のベースに接続されると共
に、コンデンサ7と抵抗6の直列回路がアース間
に接続されている。低域ろ波器4は抵抗5,6、
コンデンサ7で構成されている。
トランジスタ64のエミツタは抵抗65を介し
て電圧−電流変換トランジスタ13のベースに接
続されている。該トランジスタ13のエミツタは
アース間に外付けエミツタ抵抗14が接続された
端子cに、コレクタは非安定マルチバイブレータ
12に接続されている。
入力端子1には同期信号尖端が一定直流電圧に
固定されたビデオ信号が供給される。この信号は
トランジスタ32,33から成る差動増幅器で増
幅されトランジスタ33のコレクタ側から電圧と
して取り出される。この信号はトランジスタ42
のエミツタフオロア、抵抗52、トランジスタ6
4のエミツタフオロアを介して、適当な直流レベ
ルシフトおよび信号分割を受け端子fに出力され
ると共に、抵抗65を介してFM変調器の電圧−
電流トランジスタ13に供給される。
端子fに出力された信号は低域ろ波器4を介し
て差動増幅器の第2の入力端子すなわち端子aに
負帰還されており、全体としてループ内にクリツ
プ回路が入つた帰還形プリエンフアシス回路を構
成している。
トランジスタ33のコレクタには高域が強調さ
れ白側、黒側にオーバーシユートがついた波形の
信号が得られる。クリツプ用トランジスタ43の
ベース電圧をV2とすると、トランジスタ33の
コレクタすなわちトランジスタ43のエミツタの
電圧が(V2−VBE)まで下がつて来るとトランジ
スタ43が導通するため、信号の負側の電圧は
(V2−VBE)に制限されてダーククリツプがかか
る。またトランジスタ38のエミツタ電圧をV1
とすると、トランジスタ33のコレクタ電圧が
(V1+VBE)まで上がつて来るとダイオード接続
されたトランジスタ37が導通するため、信号の
正側の電圧は(V1+VBE)に制限されてホワイト
クリツプがかかる。トランジスタ33のコレクタ
の映像信号レベルを1VP-Pとし、ホワイトクリツ
プレベルを160%、ダーククリツプレベルを40%
とすると、該コレクタに生ずる電圧は2VP-Pにし
かならない。つまり必要なだけの振幅しか立たな
いわけである。従つて回路の電源電圧VCCを従来
より低くする事が可能となる。
また、ループ内にクリツプ回路を入れ低域ろ波
器を介して帰還する形式としているので、第7図
に示した従来例と同等の波形歪改善がある。
以上述べたように、本実施例では波形歪が改善
できるだけでなく、エンフアシス出力を直接クリ
ツプしているため信号振幅が小さくでき、低電圧
化が図れるという効果がある。
本発明によれば磁気記録再生装置における記録
回路の低電圧化が図れるので消費電力の低減に効
果がある。さらに、低電圧化によつてIC内素子
の耐圧を下げる事ができるので、チツプサイズの
小型化ひいては歩留り向上といつたコストダウン
に対しても効果がある。
【図面の簡単な説明】
第1図および第6図はそれぞれ従来のビデオ信
号記録回路の構成を示すブロツク図、第2図はプ
リエンフアシス特性の一例を示す特性図、第3図
は代表的な集積化FM変調器の回路図、第4図お
よび第7図はそれぞれ従来の集積化されたビデオ
信号記録回路の具体的な回路図、第5図は回路動
作説明のために必要な各部の信号波形図、第8図
は本発明によるビデオ信号記録回路の一実施例を
示すブロツク図、第9図は第8図に示した実施例
の具体的な回路構成を示した回路図、である。 符号説明、1……入力端子、2……増幅器、3
……バツフア、4……低域ろ波器、8……クリツ
プ回路、9……FM変調器。

Claims (1)

  1. 【特許請求の範囲】 1 同期信号の先端がクランプされたビデオ信号
    が供給される第1の入力端子と、第2の入力端子
    とを有する差動増幅器と、 この差動増幅器の出力端子に接続された入力端
    子を有し、上記差動増幅器により増幅されたビデ
    オ信号を所定の上限値および下限値でクリツプす
    るクリツプ回路と、 このクリツプ回路からの出力信号を増幅するバ
    ツフア回路と、 このバツフア回路からの出力信号を、低域ろ波
    器を介して上記差動増幅器の第2の入力端子に帰
    還する帰還形プリエンフアシス回路と、 上記バツフア回路からの出力信号に応じた周波
    数変調信号を発生するFM変調器と、 このFM変調器からの周波数変調信号が供給さ
    れる磁気ヘツドと、 からなることを特徴とするビデオ信号記録回路。
JP57002772A 1982-01-13 1982-01-13 ビデオ信号記録回路 Granted JPS58121110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57002772A JPS58121110A (ja) 1982-01-13 1982-01-13 ビデオ信号記録回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57002772A JPS58121110A (ja) 1982-01-13 1982-01-13 ビデオ信号記録回路

Publications (2)

Publication Number Publication Date
JPS58121110A JPS58121110A (ja) 1983-07-19
JPH0419627B2 true JPH0419627B2 (ja) 1992-03-31

Family

ID=11538623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57002772A Granted JPS58121110A (ja) 1982-01-13 1982-01-13 ビデオ信号記録回路

Country Status (1)

Country Link
JP (1) JPS58121110A (ja)

Also Published As

Publication number Publication date
JPS58121110A (ja) 1983-07-19

Similar Documents

Publication Publication Date Title
US4249136A (en) PWM Signal power amplifier
US4198650A (en) Capacitive-type nonlinear emphasis circuit
US4658305A (en) Video signal recording and reproducing apparatus having a pre-emphasis and de-emphasis system for noise reduction
US4021745A (en) Pulse width modulated signal amplifier
US4860105A (en) Noise Reducing circuit of a video signal
US4481547A (en) Video signal processing circuit
US3980815A (en) White level clipping circuit
US4462008A (en) Noise reduction circuit having voltage to current converting means in the auxiliary channel
US4326223A (en) Video signal recording and/or reproducing apparatus with gain control
JPS58121110A (ja) ビデオ信号記録回路
EP0463885A2 (en) Non-linear de-emphasis circuits
JP3355632B2 (ja) レベル制御回路
JPH027228B2 (ja)
JP2700961B2 (ja) 信号波形処理装置
JPS6258169B2 (ja)
US5266853A (en) Peak clipper with an expanded linear characteristic region for video signals
JPS622850Y2 (ja)
JPH0419883Y2 (ja)
JPH0430863Y2 (ja)
JPS5935873Y2 (ja) 映像信号の波形整形回路
KR910005774Y1 (ko) 제어신호 증폭 재생회로
JPH0115024Y2 (ja)
KR900008884Y1 (ko) 비데오 신호의 기록 방식중 백 첨두치 신호 제어회로
JPS58194115A (ja) ダイナミツクエンフアシス,デイエンフアシス回路
JPS63274208A (ja) エクスパンダ回路