JPH0419638B2 - - Google Patents

Info

Publication number
JPH0419638B2
JPH0419638B2 JP58093872A JP9387283A JPH0419638B2 JP H0419638 B2 JPH0419638 B2 JP H0419638B2 JP 58093872 A JP58093872 A JP 58093872A JP 9387283 A JP9387283 A JP 9387283A JP H0419638 B2 JPH0419638 B2 JP H0419638B2
Authority
JP
Japan
Prior art keywords
potential
node
control
clamp
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58093872A
Other languages
English (en)
Other versions
JPS58212699A (ja
Inventor
Toomasu Shimuko Richaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xicor LLC
Original Assignee
Xicor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xicor LLC filed Critical Xicor LLC
Publication of JPS58212699A publication Critical patent/JPS58212699A/ja
Publication of JPH0419638B2 publication Critical patent/JPH0419638B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明はIC（集積回路）高電圧制御装置に関
し、特にIC高電圧発生器のような高電圧電源の
電位を制御するクランプ方法及び回路に関する。
本発明による方法及び回路は、「オンチツプ」で
発生された高電圧電源を用いた不揮発生プログラ
マブル・ランダム・アクセス・メモリ装置
（EEPROM）のようなIC回路と結合して特に有
用である。
（背景技術） この点に関して例えば米国特許第4274012号、
第4300212号及び第4314265号に開示されているよ
うな不揮発メモリ素子及びアレイが従来から用い
られており、この不揮発性メモリ素子及びアレイ
は不揮発性メモリ素子をプログラム及び消去する
ために比較的高い電圧を用いており、またICメ
モリ装置は例えば米国特許第4263664号及び米国
特許第4326134号に開示されているようなオンチ
ツプでプログラム及び消去用高電圧を発生するも
のを用いるようになつて来ている。
比較的低い電圧（例えば５〔Ｖ〕）の外部電源に
よつて動作し、しかも不揮発性メモリセルをプロ
グラム及び消去するといつたチツプ上の機能を行
なうのに必要な比較的高い内部電圧を発生する例
えばEEPROMメモリの回路を構成する場合に
は、少ない電力消費でクランプ特性を比較的容易
に制御できる高電圧クランプ回路を持つようにす
ることが有用である。オンチツプ高電圧発生器は
電流出力容量が充分に制限されている（通常約10
〔μA〕）ので、クランプすることが望ましいとき
以外のときは、クランプ回路が電流を引き込まな
いようにすることが望ましい。クランプが生じた
場合でも発生器の高電圧出力が比較的安定な予定
レベル、例えば電圧発生器の出力を低下させずに
長い時間例えば１〜25〔ｍsec〕の間10〜45〔Ｖ〕
の範囲の所定の電位を維持させ得るような方法で
電流を制御又は制限するようにすることが望まし
い。オンチツプ基板バイアス発生器を用いるIC
については、基板バイアス発生器には余分な負担
を与えないように半導体基板に対して大きな電流
は流さないようなICクランプ回路及び方法を提
供することが望ましい。これに加えて電荷トラツ
ピング効果の結果として例えばゲート型高電圧基
準ダイオードのような高電圧発生器制御デバイス
がこれを通じて流れる超高電圧電流のために劣化
するおそれがある。クランプ回路を用いてかかる
基準電圧素子に流れる電流が過度にならないよう
にして安定な基準電圧を提供する機能を延長させ
るようにすることが望ましい。
（発明の概要） 従つて本発明の目的は高電圧発生器電源をクラ
ンプする改良されたIC方法及び装置を提供する
ことである。さらに他の目的はクランプ保護され
た基準電圧素子を用いて改良されたIC高電圧電
源装置を提供するものである。本発明のこれら及
び他の目的は以下図面と共に詳述することにより
明らかになるであろう。
一般的にいつて本発明による方法及びIC回路
デバイスは例えばIC高電圧発生器のような高電
圧電流源をクランプすることによつて高電圧源が
予定の電位を超えないようにする。又かかる方法
及び装置を実現するクランプされたIC高電圧電
源を提供するものである。
本発明による装置によれば、IC高電圧クラン
プ回路は調整されるべき高電圧電源に容量的に可
制御結合することによつて電流調整トランジスタ
の導電率が調整されるようになされている。
かかるICクランプ回路はクランプされるべき
高電圧電源に電気的に結合する高電圧入力手段
と、基準電位源に電気的に接続する接地手段と、
クランプ制御電位に応じて高電位入力手段及び接
地手段に流れる電流を調整して高電位入力手段の
電位を制御するクランプ電流制御手段とを有す
る。クランプ電流制御手段は１つ又は複数の
MOS（メタル−酸化物半導体）トランジスタを有
することが望ましく、MOSトランジスタの導電
率はゲートに供給される制御電位ノードからの制
御電位によつて調整される。クランプされるべき
電源は約10〜50〔Ｖ〕の範囲の高電圧を約0.1〜
100〔μA〕、典型的には約１〜15〔μA〕の範囲に制
限された電力出力容量で発生するようなIC高電
圧発生器手段であることが望ましい。クランプ電
流制御トランジスタ手段は接地基準源への電流を
ほぼ完全に阻止する状態（すなわち発生器の電流
出力容量の５〔％〕以下、望ましくは１〔％〕以
下）から、高電圧発生器手段の制限された電流出
力を接地基準源に流すに充分な放電率の状態に変
化させるような可制御電導率範囲をもつようにす
ることがもつとも望ましい。
さらにICは制御電位ノードを高電圧入力手段
に容量的に結合する容量的結合手段を有するクラ
ンプ電流制御手段を調整するクランプ制御電位を
発生するようになされた手段と、制御電位ノード
と接地手段等の基準電位源との間の結合を制御す
る手段とを有するようにし得る。望ましくは容量
的に結合する手段は約0.005〜２〔pF〕の範囲、望
ましくは約0.1〜１〔pF〕の範囲の容量を有する
ICコンデンサでなり、このコンデンサの一方の
電極は高電位入力手段に電気的に結合し、またコ
ンデンサの他方の電極はMOSクランプ電流調整
トランジスタのゲートに電気的に接続する。制御
電位ノードと基準電位源（例えば接地）との間の
結合を制御する手段は望ましくは１つ又は複数の
MOSトランジスタを含んでなり、このMOSトラ
ンジスタによつて基準電位源の基準電位が制御電
位ノードに加えられ、それが導通即ちオン状態の
時基準電位がクランプ電流調整トランジスタに供
給され、これに対して非導通オフ状態の時には調
整トランジスタのゲートとこれに接続されている
コンデンサ電極とを前記基準電位から電気的に絶
縁するようになされている。高電圧回路入力に高
電圧を供給した後にトランジスタのゲートとコン
デンサの電極との間を電気的に絶縁することによ
つて、コンデンサに生じた電位差がクランプの動
作をセツトさせる。即ち、クランプ回路はクラン
プ電流制御トランジスタに流れる電流だけを結合
して、所望の電位にクランプされた高電圧供給を
維持する。
高電圧クランプのための方法及びIC装置はIC
高電圧発生器と結合して用いて特に有用であり、
この高電圧発生器は起動時に比較的高い電位の約
10〜50ボルトのピークを有する立上りを生じ、こ
の立上りは約0.1〜100〔μA〕の範囲に制限電流出
力容量を有する。
本発明によれば、集積クランプ回路を利用する
高電圧電源装置は、少なくとも10ボルトで好適に
は約10〜50ボルトの最大電位を有する高電圧信号
を供給する発生器と、前記高電圧発生器の出力が
所望の所定電位に達したときを感知する手段と、
制御信号をクランプ回路に供給して該クランプ回
路が基準電位源に電流を流すときの電位を設定し
て高電圧出力が前記所定値を超えて上昇するのを
防止する手段と、から構成される。
さらに本発明による方法によれば、予定のレベ
ル以上に上昇しないようにIC内の高電圧信号源
をクランプするようになされ、この方法はコンデ
ンサにかかる高電圧信号電位をクランプ電流制御
ノードに容量的に結合するステツプと、高電圧源
信号と制御ノードとの間に電位差を生じさせるス
テツプとでなり、これにより制御ノードの電位は
信号源電位からコンデンサにかかる電位差を引い
た関数にしたがつて変化するようになされてい
る。さらにこの方法は制御ノードの電位差の予定
関数に応じて高電圧信号源と電流源との間の電流
の流れを調整するステツプを有し、これにより高
電圧源信号の電位が予定値を越えないようになさ
れている。望ましくは接地電位電流源は基準電位
として機能してこれにより制御ノードの電位が望
ましくは約１〔Ｖ〕を超えない値だけ接地源電位
を超えたとき、充分なクランプ電流が高電圧信号
源から接地電位源に流され、これにより高電圧信
号の電位がさらに大きく上昇することを防止する
ようになされている。容量的に結合された電流ノ
ード及び高電圧信号源間の電位差が容量的に結合
された制御ノードの基準電位への電気的な接続を
維持し、また制御ノードを基準電位から電気的に
切離して高電圧信号源への容量的結合に応じてノ
ードが電気的浮動状態になるようにすることによ
つて得られる。制御ノード電位が基準電位以上の
予定値を超えた時、制御ノードの駆動電位に応じ
て高電圧源から電流源への電流の流れを制御する
ことによつて、高電圧信号はクランプされ、これ
により充分な時間の間高電圧信号及び制御ノード
間に形成された電位差に基づいて決まる選択され
た値を超えないようになされている。
さらに本発明による方法の実施例によれば、
ICクランプ高電圧発生方法は、更に高電圧信号
の発生を開始して電位が増大する出力信号を得る
ステツプと、高電圧信号の電位が予定のスレシホ
ールド値を超えた時これを検出し、制御ノードを
電気的に絶縁する制御信号を発生するステツプと
を含んでなる。
（実施例の説明） 本発明のいくつかの方法及び装置を一般的に上
述したが、本発明の特徴を以下図面と共に詳述し
よう。
第１図にはIC高電圧クランプ回路の実施例が
示されており、このクランプ回路は高電圧入力ノ
ードの電位を回路１０によつて決定される電位に
充分な時間の間クランプするようにされる。この
時間は少なくとも１〔μsec〕程度望ましくは充分
に後述するように約100〔μsec〕〜25〔ｍsec〕の範
囲にし得る。第４図は電源装置４０の一部として
クランプ回路１０を示す。クランプ回路１０の１
つのノードは高電圧発生器の出力ラインHVCに
接続され、この高電圧発生器は起動時に出力電位
V0を供給する。V0は予定値以上に上昇しないよ
うにクランプされる電位である。例えば不揮発性
メモリセルをプログラムするような場合に高電圧
出力発生器をクランプにしてこれが最適な動作電
位を超えないようにすることが望ましく、この最
適電位はメモリセルの型式によつて決まり、また
ある程度はセルの使用数によつても決まるが通常
は約15〜35〔Ｖ〕の範囲になる。クランプ動作は
ノードV0から接地電位（ノードVss）へ流れるク
ランプ電流の流れを調整することによつて実行さ
れる。第１図を参照すると、この調整はMOS電
界効果トランジスタＴ１によつて行なわれる。
MOSトランジスタＴ１のゲート電位（制御電位
ノードV2の電位）はコンデンサＣ及びMOS電界
効果トランジスタＴ２によつて調整される。ノー
ドV2は高電圧ノードV0にコンデンサＣによつて
容量的に結合され、また、論理レベル制御信号
V1の関数として接地電位ノードに結合される。
その制御信号V1は調整トランジスタＴ２のゲー
トに供給される。電流源はICの接地ピンに直接
接続された接地ラインであることが望ましく、こ
れにより基板への電流が基板バイアスポンプ又は
発生器の負荷を超えないようにできる。
第１Ａ図は第１図に略線的に示されている高電
圧クランプ回路１０のIC構造をICチツプの他の
構成要素と切離して示した断面図で、デバイスの
多くの層が重複している関係を透視的に示してい
る。第４図に示すクランプ電源装置４０のIC要
素のようなデバイス要素及びクランプされ電源出
力を利用するIC装置は公知のＮチヤネルMOS製
造技術によつてＰ型単結晶シリコン基板１２上に
作ることができ、５〔Ｖ〕の外部電源を用いるよ
うになされている。
図示のデバイス１０においてＰ型基板１２内に
あるN+領域はソース／ドレーン領域１４，１６
を形成しトランジスタＴ１を画定する。トランジ
スタＴ１はエンハンスメント型の高電圧調整トラ
ンジスタである。同様に、N+領域はＰ型基板１
２にドレーン１８を形成し、N+ソース領域１６
及びＰ型基板の挿入部と共にトランジスタＴ２を
形成している。トランジスタＴ２もMOSエンハ
ンスメント型トランジスタである。
N+打ち込み領域１９がコンデンサＣの一方の
電極を形成し、N+領域１４及びコンデンサ電極
N+領域１９は共に被覆誘電性酸化層を通じて高
電圧ノードV0を形成している被覆金属（例えば
アルミニウム）ライン２２に電気的に接続し、続
いてこのノードV0が回路１０によつてクランプ
されるべき高電圧電源信号HVCに接続している。
コンデンサＣの他の電極はＮ型領域１９を覆つて
いる誘電性絶縁多結晶シリコン電極２４によつて
形成されている。
多結晶シリコン電極２４の延長部はドレーン及
びソース１４，１６間のチヤンネル領域を覆うこ
とによつてトランジスタＴ１のゲートを形成する
ようになされている。コンデンサＣの多結晶シリ
コン電極２４は中間の誘電性酸化物を通じて金属
（例えばアルミニウム）電極２６に接続し、続い
てこの電極２６はトランジスタＴ２のドレーンを
形成するＮ型領域１８に接続している。トランジ
スタＴ２のゲートは第１Ａ図に図示のようにクラ
ンプ制御電位V1を供給している誘電性絶縁金属
又は多結晶シリコンライン２８によつて形成され
得る。トランジスタＴ１及びＴ２のソース領域を
形成しているＮ型領域１６は第１Ａ図に示されて
いるように被覆酸化誘電体を通じてメタリツク又
は多結晶シリコン接地電位端子電極３０に電気的
に接続している。
本発明によるクランプ回路の第２の実施例が第
２図に示される。回路２０は第１図の実施例10と
同様で、トランジスタＴ３が設けられていること
が異なりクランプ回路の応答を改善している。
第２Ａ図には第２図のエンハンスメント型クラ
ンプ回路を実現するIC構造の断面図を示し、第
１Ａ図に示したデバイス１０のIC構造と同様で
あるが効果的なスレシホールド低減基準トランジ
スタＴ３を含んでいる。トランジスタＴ３は電極
２６によつてゲートされているＮ型領域１７，１
８間にエンハンスメント型トランジスタとして形
成されている。
実施例10、20において約１〔Ｖ〕（例えば0.8
〔Ｖ〕）のスレシホールド電位VTを有するＮチヤ
ネルMOS型エンハンスメントトランジスタでな
る。図示のトランジスタの典型的な寸法はトラン
ジスタＴ１について10〔μｍ〕／６〔μｍ〕のＺ／
Ｌ比（幅対長さの比）によつて表わされ、またト
ランジスタＴ２，Ｔ３について５〔μｍ〕／６〔μ
ｍ〕のＺ／Ｌ比によつて表わされる。コンデンサ
Ｃの容量は必要とする容量結合の程度に応じて通
常0.01〜１〕〔pF〕の範囲を可変できるようにな
されている。
クランプ回路１０は、高い値（例えば５〔Ｖ〕）
に保持されたトランジスタＴ２のノードV1に制
御電位V1が加えられるとき低い値（例えば０ボ
ルト）に低下するように設定される。これは、ま
た、任意の基準及び制御回路によつて測定された
予定値にまで上昇した時に生じるということがで
きる。電位V1が低下した時トランジスタＴ１の
ゲートに接続されているノードV2は高電圧ノー
ドV0からの固定電位差でコンデンサＣによつて
高電圧から分離した状態になる。容量的結合によ
つて電位V0の電荷はトランジスタＴ１のゲート
に反映される。ゲートノードV2の電位がクラン
ピングトランジスタＴ１のスレシホールド以上の
電圧の数10倍に上昇すると、高電圧発生器がV0
に立上らないように充分な電流を流す。すでに図
示したように第２図の実施例20は第１図の実施例
10と同様であるが、トランジスタＴ３を含むこと
によつてトランジスタＴ１のスレシホールド電圧
に対してほぼVTの基準を供給する。応答特性を
改善するために、実施例20（第２図）の電位V0は
第１図の実施例10の電位V0よりも約VTだけ高く
される。
本発明によればクランプレベルは回路の性能上
のパラメータ又は他の時間的なパラメータに基づ
いて可変され得るようになされている。例えばク
ランプはそれ自身可変の予定の電位にセツトされ
るように調整できる。この点について例えばクラ
ンプはICデバイスの役割としてこれを長い期間
の間使用する徐々に増大するような予定電圧にセ
ツトできるようになされ、すなわち充分に長期間
にわたつてICの全性能パラメータを維持するた
めの回路寿命のような回路性能パラメータに基づ
いて25〔Ｖ〕から30〜35〔Ｖ〕の範囲に設定するよ
うに調整できる。ここで注意すべぎはクランピン
グ電流は例えばクランプデバイスとしてのゲート
ダイオードのような回路エレメントを用いた場合
に生じ得る基板への電流は流れずに、IC回路の
接地電位ノードへ流れることである。従つてクラ
ンプ回路１０，２０はクランプ回路を用いるIC
内に構成されている基板バイアス発生器に余分な
負担がかかることを回避する。
第１図及び第２図のデバイス１０，２０を一般
的に述べたが、次にそれらの動作を第１図及び第
２図に示すクランプ回路１０又は２０を組入れて
なる第４図〜第６図に示す高電圧発生装置４０に
ついて詳細に述べよう。
高電圧発生器装置４０においてチヤージポンプ
５０（第５図）は高電圧低電流信号HVCを送出
し、この出力信号HVCは例えばメモリアレーの
不揮発性メモリ素子を書込み又は消去する場合に
用いられるようになされ、かつ制御最大電位にク
ランプされ得るようになされている。コンデンサ
４６、MOSトランジスタＴ４，Ｔ５及びゲート
ダイオード４４を有するゲートダイオード基準回
路４２はダイオードが予定の電位でブレークダウ
ンした時にクランプ回路１０又は２０の動作を開
始させるために高電圧基準電位を送出する。デバ
イス４４のダイオードのブレークダウンは、トラ
ンジスタＴ６及びＴ７によつて出力ノードHV及
び出力ノードHVC１間に電位差を発生し、その
電位差はHV検出回路６０（第６図）によつて検
出される。
ノードHV及びノードHVC間の電位差を検出
した時、HVCの電位はチヤージポンプ５０によ
つてこれが起動された時発生される電位によつて
立上るので検出回路６０はクランプ回路１０又は
２０に論理レベル出力信号V1を供給する。この
回路１０又は２０を通る信号V1は、上述したよ
うに制御信号V1によつてクランプをセツトした
時点でチヤージポンプ４０の高電圧出力ノード
VHCが予じめ決められた電位以上に立上らない
ようにする。
第５図に示したようにチヤージポンプ５０は互
いに重複しない二層クロツク信号01，02によつて
駆動され、これらの信号01及び02は、米国特許第
4263664号及び米国特許第4326134号に開示されて
いるような２相クロツク発生器によつて得ること
ができる。クロツク信号は数〔ＭHz〕の周波数で
０及び５〔Ｖ〕ピーク−ピーク間を振幅が変化す
ることによつて得られる。チヤージポンプ５０の
トランジスタはエンハンスメント型トランジスタ
でなり、また例えば20段を含んでなるチヤージポ
ンプ回路５０の動作は典型的な場合（チヤージポ
ンプの大きさに基づいて）１〔μA〕〜約10〔μA〕
の範囲のピーク電流容量において、約50〔Ｖ〕に
及ぶ範囲の出力電位を供給する。発生器は起動時
出力ノードHVCに安定な立上り出力電位を発生
し、このノードHVCは出力負荷（EEPROMデバ
イスはほとんど容量性である）によつて決まる速
度で立上ることになる。望ましい実施例として
HVCにおける出力は図示の実施例の場合20〜40
〔Ｖ／ｍsec〕の定格速度で立上るようになされて
いるが、他の用途においては必要に応じて他の立
上り速度とし得る。しかしかかるIC回路チヤジ
ーポンプは大きさを大きくしたり小さくしたりで
きることが容易に分るであろう。また比較的高電
圧（例えば25〜50〔Ｖ〕）を比較的低電圧クロツク
信号（例えば５〔Ｖ〕又はそれ以下）によつて容
易に発生できることが分るであろう。図示の実施
例40（第４図）の場合最大出力電圧はゲートダイ
オード基準デバイス４４によつてセツトされ、こ
のデータバイス４４はチツプ電源電圧レベルに無
関係に基準電圧を送出する。しかしクランプ回路
１０，２０をセツトするための制御信号を得るた
めに他の手段を用いてもよく、例えば用途によつ
て例えば基準電位及び又はタイミング制御回路に
基づいて得るようにしてもよい。
しかし第６図に示したように高電圧電位HVが
その最大所望レベルに到達した時これを検出する
HV検出回路６０はクランプ回路１０，２０の動
作を制御し又はセツトするようになされている。
回路６０は制御信号HVC１が電位HVより数ボ
ルト高い電位に到達した時この状態を検出する。
回路６０は変換ステージ６２を有し、この変換ス
テージ６２は高電圧入力電位HV及びHVC１を
約±0.1〔Ｖ〕の電位差を有する約2.5〔Ｖ〕の電圧
にそれぞれ変換し、この電位差が続いてデプレツ
シヨン型差動増幅ステージ６４に供給される。ス
テージ６４はステージ６２の小さい信号差を増幅
して±0.3〔Ｖ〕の差信号を他の増幅ステージ６６
へ供給し、この増幅ステージ６６は約±1.5〔Ｖ〕
の増幅差信号を出力する。増幅ステージ６６はシ
ユミツトトリガー回路６８（又はこれに類似のも
の）に供給され、クランプ回路１０又は２０に対
してはつきり定義された「Ｈ」又は「Ｌ」論理レ
ベル信号Ｖ１を送出する。出力論理信号Ｖ１は電
位HVC１が電位HVより２〜３〔Ｖ〕高い電圧で
なる論理レベルになる。
図示のようにICゲートダイオードデバイス４
４は基準回路４２内に設けられ、この基準回路４
２は出力ノードＶ１の論理を制御する高電圧を指
定し、出力ノードＶ１はクランプ回路１０又は２
０に対する制御ノードになる。例えば不揮発性電
気的消去リードオンリーメモリのようなデバイス
において、基準回路のゲートダイオードは不揮発
性メモリがデバイスの動作時にチヤージされた時
急速に実行される。この時ゲートダイオードは
「トラツプアツプ」され始めるおそれ（即ち過度
の電荷を与えられる）があり、そしてそのゲート
ダイオード電圧はゲートダイオードによつて電流
源に流れる全電流に応じてゆつくり上昇するおそ
れがある。従来の回路においては、そのトラツプ
は本装置が比較的安定な応答を与えることができ
るサイクル数を制限する。従つて利用できるサイ
クル数を最大にする（無数のサイクル数に可能）
ため、高電圧検出動作がなされるごとにゲートダ
イオードを通じて流れる電流を低減することによ
つてゲートダイオード４４を保護することが望ま
しい。図示の回路４０においてゲートダイオード
がブレークダウンして基準回路に対する予定電位
を検出した時に、比較的安定な基準レベルを維持
する状態を長びかせることによつてクランプ１０
又は２０の動作によつて直ちにオフ動作させる。
即ち、ゲートダイオード４４が一度ブレークダウ
ンすると、チヤージポンプ５０からの余分な電流
はクランプ回路１０，２０によつてシヤントされ
る。
従つて、電圧は、高電圧サイクルごとにコンデ
ンサ４６からゲートダイオード４４に生ずるごと
に充分大きな容量充電電圧がゲートダイオードに
与えられるので、ほとんどゲートダイオード基準
電圧以上にはならないように選択されるべきであ
る。本発明によればクランプ電位と基準回路電位
間の電位差は基準回路内のゲートダイオードが導
通し始めた時制限される。このことは第１図及び
第２図の回路１０，２０のソフトな応動クランプ
動作によつて達成され、この回路１０，２０は高
電圧クランプ回路のノードV0を通じてHVC信号
ラインを制御しながら接地することによつてこの
HVC信号ラインの電位の立上りを制限するよう
になされている。
次にこのクランプ回路１０及び２０の動作を第
３図の性能曲線について詳細に述べる。第１図の
装置１０に対して第３ａ図に示すように高電圧発
生器は時点T0で起動されてノードV0に高上り電
位信号を供給するようになされている。高電圧発
生器４０からノードV0に高電圧が供給された時、
コンデンサＣはトランジスタＴ１のゲートにノー
ドV0を接続する。トランジスタＴ２はそのゲー
トに結合される信号の存在によつて最初オンにさ
れる。そしてノードV2は最初接地に結合される。
しかし、ノードV0の電位が上昇した時、トラン
ジスタＴ１のドレイン電圧は上昇される。この時
点で、トランジスタＴ１はそのゲートがスレシヨ
ールド電位又はそれ以上になるまで不導通にな
る。従つてトランジスタＴ２がオフになるので、
コンデンサＣはノードV0の電圧をトランジスタ
Ｔ１のゲートに転送する。トランジスタＴ１のゲ
ートがスレシホールドに近いレベル又は僅かに高
いレベルに上昇すると、トランジスタＴ１は導通
状態になり、これにより発生器が要求することが
できるすべての電流がトランジスタＴ１を通じて
接地に流される。図示のトランジスタＴ１のスレ
シホールドは約１〔Ｖ〕である。
トランジスタＴ２の機能は、トランジスタＴ１
がノードV0から接地ノードに電流を流すとき、
クランプ電圧V0を制御することである。ノード
V0の電位が所定の電位（例えば30ボルト）に向
つて上昇させられるとき、トランジスタＴ２はは
論理制御信号V1の作用によつて導通状態に維持
され、コンデンサＣはノードV0のこの30ボルト
に向つて充電される。これは、コンデンサＣの底
板がトランジスタＴ２のため接地電位に保持され
るからである。トランジスタＴ２が制御電位V1
の除去によつてターンオフする（所定基準電位で
のゲートダイオード基準ブレークダウンによつて
トリガされる）時点T1で、下側コンデンサ板の
接地ノードVssへの導電性接続が除去される。そ
の結果、トランジスタＴ１のゲートはもはや接地
電位に維持されず、むしろ分離されてコンデンサ
Ｃの電荷及びノードV0への容量性結合によつて
決定される電位で浮動状態にされる。ノードV0
の電位が約１ボルト上昇する、例えば30ボルトか
ら31ボルトになると、コンデンサＣの下側板は約
１ボルト上昇し、それによつてトランジスタＴ１
のゲートの電位をグランド電位Vssに対するスレ
シヨールド電圧だけ上昇させる。これによつてト
ランジスタＴ１は導通する。このようにして、
V0のクランプが行なわれ、例えば３１ボルトに
される。効果において、回路はV0のクランプ電
位をクランプ回路１０，２０が設定した時点でト
ランジスタＴ１のスレシヨールド電位に加える。
ここで注意すべきはクランプ回路１０が動作す
ればノードV0における電位をクランプがセツト
された時点におけるノードの電位以下に低下させ
ないということである。例えば上述したように31
〔Ｖ〕の電位でクランプされた場合電位が例えば
31〔Ｖ〕から30.9〔Ｖ〕に低下したとすれば、トラ
ンジスタＴ２のゲートの電位は0.9〔Ｖ〕になり、
またトランジスタは導電率が小さくなつて少ない
電流が接地へ流され、従つて電源から流れる電流
が抑えられることにより電源を破壊させないよう
になる。従つてクランプは電圧に応答するダイオ
ードのようなフイードバツク機構によつて予定の
電圧に維持される。
クランプ回路１０，２０によつて設定される電
圧は、電位V2に影響を与える漏れ電流が小さい
ので短い時間の間（例えば数〔ｍsec〕以上の時
間）ほぼ一定になる。さらにコンデンサＣを充分
大きな容量とし得るので熱的接合の漏れ量に対す
る容量は熱的漏れに対して比較的大きくなり、こ
れによりクランプ１０の有効フラツトリスポンス
を拡大できる。
第２図の実施例20においてクランプを一段と正
確にセツトするための変形がなされており、これ
によりゲートダイオードのブレークダウン電圧と
の電位差をさらに低減するようになされている。
第３ｂ図に示すように実施例20が動作した時、他
のトランジスタＴ３がトランジスタＴ１のゲート
と接地電位ノードとの間にトランジスタＴ２と直
列に挿入されている。制御信号V1が高ければト
ランジスタＴ２はオンとなり、トランジスタＴ３
のソースが原理的に接地電位に結合される。時点
T0においてノードV0の電位が立上り始めるとコ
ンデンサＣはトランジスタＴ３がそのスレシホー
ルドにならない範囲（すなわちスレシホールドの
数10〔％〕の電圧）において非常に僅に導通する
ようになるまでノードV2を充電させる。
トランジスタＴ３及びＴ１が同じ型のトランジ
スタ（Ｎチヤネルエンハンスメント型トランジス
タ）であるので、この時トランジスタＴ１を非常
に僅な導電領域（例えば〔ηA〕程度）にし、こ
の領域は高電圧発生器にほとんど負担をかけず、
しかしトランジスタＴ１のゲート電圧をスレシホ
ールド値に非常に近ずける。
ゲートダイオード４４がブレークダウンするこ
とによつて間接的にトリガされる出力信号V1を
制御することによつてトランジスタＴ２がオフ動
作した時クランプ２０のトランジスタＴ１のゲー
ト電圧は僅かな電位だけ（10分の2.3ボルト）上
昇して信号V1によつてクランプがセツトされた
時点におけるV0の値の20〜30〔％〕の電位の範囲
にクランプをセツトする。第２図の実施例の場合
第１図の実施例10の場合に0.8〜１〔Ｖ〕の上昇が
あつたのと比較して、ノードV0の電位はクラン
プ２０がセツトされる前に0.3〜0.4〔Ｖ〕の範囲
で上昇し得る。従つて高電圧出力を予じめ決めら
れた電位にクランプすることが望ましい場合に
は、ゲートダイオード又は基準電圧手段によつて
供給される基準電圧は実施例20の場合の所望のク
ランプ電圧よりも0.3〜0.4〔Ｖ〕だけ少なくなる
ように選択され、しかし実施例10の場合より0.8
〜１〔Ｖ〕だけ低くなるように選択され得る。従
つてトランジスタＴ３はトランジスタＴ１に対す
るスレシホールド基準を与え、トランジスタＴ１
はクランプ２０がクランプがセツトされた後の電
圧上昇を一段と正確に制限するように効果的に実
行させる。
従つて、本発明によればIC高電圧クランプ装
置は例えば５〔Ｖ〕ＮチヤンネルMOSEEPROM
回路に使用される高電圧オンチツプ電源を得る場
合に特に有用性を持つようになされていることが
わかるであろう。しかし上述した本発明の実施例
はＮチヤネルMOS構成の実施例および応用例に
ついて述べたが、さらに種々の用途、変型及び応
用が上述の記載に基づいて明らかとなるであろう
しこれ等は本発明の精神及び範囲にあるものであ
る。
例えば、ＰチヤネルMOS構成の場合を、第７
図を参照して以下に説明する。第７図は、本発明
によるICクランプ回路をＰチヤネルMOSにより
構成した一実施例を示し、第１図に示されるＮチ
ヤネルMOS構成の実施例に対して相補型である。
即ち、高電圧発生器４０（第４図）の高電圧が付
与される高電圧入力ノードV0と接地電位ノード
Vss間にPMOSトランジスタＴ１′が接続されて
いる。PMOSトランジスタＴ１′のゲートは制御
ノードV2に接続され、高電圧入力ノードV0と制
御ノードV2間にPMOSトランジスタＴ２′が接続
され、制御ノードV2と接地電位ノードVss間にコ
ンデンサC′が接続されている。PMOSトランジ
スタＴ１′及びＴ２′と、コンデンサC′とにより
IC高電圧クランプ回路が構成され、PMOSトラ
ンジスタＴ１′が第１図の回路のNMOSトランジ
スタＴ１に、PMOSトランジスタＴ２′が第１図
のNMOSトランジスタＴ２に、コンデンサC′が
第１図のコンデンサＣにそれぞれ対応して同様の
機能を有する。PMOSトランジスタＴ１０と
NMOSトランジスタＴ１１とが、高電圧入力ノ
ードV0と接地電位ノードVss間に直列に接続さ
れ、かつ前者が高電圧入力ノードV0側に、後者
が接地電位ノードVss側に配置される。これらト
ランジスタの接続点V1′はPMOSトランジスタＴ
２′のゲートに接続されている。PMOSトランジ
スタＴ１０とNMOSトランジスタ１１の双方の
ゲートは一緒に接続され、第６図に示される高電
圧検出回路６０から出力される制御信号V1を受
け取る。PMOSトランジスタＴ１０とNMOSト
ランジスタＴ１１とは、インバータを構成し、イ
ンバータの機能を有する構成であればいずれのも
のでもよい。制御信号V1が「Ｈ」のとき、接続
点V1′の電位は「Ｌ」であり、PMOSトランジス
タＴ２′は導通し、制御ノードV2は高電圧入力ノ
ードV0に電気的に接続された状態となり、
PMOSトランジスタＴ１′は非導通状態にある。
高電圧入力ノードV0の電位が所定の電位に越え
たとき、高電圧検出回路６０からの制御電位V1
は「Ｌ」となり、接続点V1′の電位は「Ｈ」とな
り、PMOSトランジスタＴ２′は非導通となり、
制御ノードV2は、高電圧入力ノードV0から電気
的に切り離される。この結果、コンデンサC′の両
端間には上記所定の電位差である固定の電位差が
形成される。従つて、PMOSトランジスタＴ
１′の高電圧入力ノードV0から接地電位ノード
Vssに流れる電流は、制御ノードV2における、高
電圧入力ノードV0の電位と所定の電位との差の
関数としてのクランプ制御電位に応じて調整さ
れ、そのため、高電圧入力ノードV0の電位は所
定の電位にクランプされる。
この点において例えば本発明による装置及び方
法はＮチヤネルMOS構造に加えて他のIC構造例
えばＰチヤネルCMOS（MOS／ISOS）にも適用
し得ることは明らかであり、また電位の値は通常
は接地電位である基準電位から電位差の絶対値と
して考えることは明らかであろう。またクランプ
回路はクランプがセツトされた後に高電圧ノード
及び制御ノード間の電位差を制御しながら低減す
ることによつて高電圧クランプ効果の減少を生じ
させ得ることが明らかであろう。
【図面の簡単な説明】
第１図は本発明によるIC高電圧クランプ回路
の一実施例を示す略線的接続図、第１Ａ図は第１
のクランプ回路のIC構造を示す平面図、第２図
は本発明によるクランプ回路の他の実施例を示す
略線的接続図、第２Ａ図は第２図のクランプ回路
のIC構造を示す平面図、第３Ａ図及び第３Ｂ図
はそれぞれ第１図及び第２図のクランプの動作の
説明に供する信号波形図、第４図は第１図及び第
２図のクランプ回路に用いるのに好適なオンチツ
プ高電圧電源を示すブロツク図、第５図は第４図
の電源の高電圧チヤージポンプを示す接続図、第
６図は第４図の電源の高電圧検出回路を示す接続
図、及び第７図は本発明によるＰチヤネルMOS
構成のIC高電圧クランプ回路の一実施例を示す
図である。 １０，２０……クランプ回路、１２……Ｐ型基
板、１４，１６……埋込チヤネル、１８，１９…
…Ｎ型領域、２２，２６，３０……電極、４０…
…高電圧発生器、４６……コンデンサ、４４……
ゲートダイオード、５０……チヤージポンプ、６
０……検出回路。

Claims (1)

  1. 【特許請求の範囲】 １ 電圧源HVCをクランプして上記電圧源が所
    定の電位を実質的に越えないようにする集積回路
    において、 上記電圧源に電気的に接続する電位入力手段
    V0と、 基準電位電流源に電気的に接続する接地手段
    Vssと、 上記電位入力手段V0の電位が上記所定の電位
    を越えたときを検出する検出手段６０と、 上記電位入力手段V0と上記接地手段Vssとの間
    に電気的に直列に接続された容量手段Ｃと断続手
    段Ｔ２とを設け、 上記断続手段Ｔ２は、上記電位入力手段V0の
    電位が上記所定の電位を越えたときを検出するま
    では、上記容量手段Ｃを上記電位入力手段V0と
    上記接地手段Vssとの間に電気的に接続し、上記
    検出手段６０が上記電位入力手段V0の電位が所
    定の電位を越えたことを検出し、該検出を示す上
    記検出手段６０の出力に応答して、上記容量手段
    Ｃを上記電位入力手段V0と上記接地手段Vssとの
    間より電気的に切り、これにより、上記容量手段
    Ｃと上記断続手段Ｔ２との接続点である制御電位
    ノードV2において、上記電位入力手段V0の電位
    と上記所定の電位との差の関数としてのクランプ
    制御電位をつくり、 上記集積回路は更に、 上記制御電位ノードV2における上記クランプ
    制御電位に応答して、上記電位入力手段V0と上
    記接地手段Vssとの間の電流の導通を調整して、
    上記電位入力手段V0の電位が上記所定の電位を
    越えたときにのみ、上記電流が導通されるように
    するクランプ電流制御手段Ｔ１を備える集積回
    路。 ２ 上記クランプ電流制御手段はゲート、ソース
    及び／又はドレーンを有する少なくとも１つの
    MOSトランジスタを含んでなり、そのゲートが
    上記制御電位ノードに接続され、上記MOSトラ
    ンジスタの導電率は上記クランプ制御電位によつ
    て調整されるようにしてなる特許請求の範囲第１
    項に記載の回路。 ３ 上記クランプ電流制御手段のMOSトランジ
    スタは、上記接地手段への電流をほぼ完全に阻止
    するコンダクタンスと、上記電圧源の制限された
    電流出力を上記接地手段へ導通するようになされ
    た導通状態との間の可制御範囲を有する特許請求
    の範囲第２項に記載の回路。 ４ 上記電圧源が、約0.1〜100μAの範囲の制限
    された電流出力容量において約10〜50Vの範囲の
    高電圧を発生するようになされたIC発生器手段
    を含む特許請求の範囲第１項に記載の回路。 ５ 上記容量手段は、約0.05〜2pFの範囲の容量
    を有するICコンデンサを有し、このICコンデン
    サの一方の電極は上記電位入力手段に電気的に接
    続し、かつ上記ICコンデンサの他方の電極は上
    記制御電位ノードに電気的に接続してなる特許請
    求の範囲第２項に記載の回路。 ６ 上記断続手段は、少なくとも１つのMOSト
    ランジスタを有し、このMOSトランジスタの導
    通によつて上記の基準電位が上記制御電位ノード
    に供給され、上記MOSトランジスタは非導通状
    態時に上記制御電位ノードを電気的に上記接地手
    段から分離して上記クランプ電流制御手段の
    MOSトランジスタのゲートと上記ICコンデンサ
    の上記他方の電極とを上記基準電位電流源から電
    気的に絶縁するようになされてなる特許請求の範
    囲第５項に記載の回路。 ７ 上記電圧源は、少なくとも10Vの最大電位を
    有する高電圧信号を送出する発生手段５０を含む
    特許請求の範囲第１項に記載の回路。 ８ 上記容量手段Ｃが上記電位入力手段V0と上
    記制御電位ノードV2との間に設けられ、上記断
    続手段Ｔ２が上記制御電位ノードV2と上記接地
    手段Vssとの間に設けられる特許請求の範囲第１
    項に記載の回路。 ９ 上記クランプ電流制御手段は、ゲートが上記
    制御電位ノードに電気的に接続されるトランジス
    タから成る特許請求の範囲第８項の回路。 １０ 上記断続手段は、上記制御電位ノードと上
    記接地手段との間に電気的に接続された少なくと
    も１つのトランジスタから成り、上記検出手段の
    出力がそのトランジスタに付与される特許請求の
    範囲第８項に記載の回路。
JP58093872A 1982-05-27 1983-05-27 集積回路用高電圧クランプ方法及び回路 Granted JPS58212699A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US382713 1982-05-27
US06/382,713 US4533846A (en) 1979-01-24 1982-05-27 Integrated circuit high voltage clamping systems

Publications (2)

Publication Number Publication Date
JPS58212699A JPS58212699A (ja) 1983-12-10
JPH0419638B2 true JPH0419638B2 (ja) 1992-03-31

Family

ID=23510082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58093872A Granted JPS58212699A (ja) 1982-05-27 1983-05-27 集積回路用高電圧クランプ方法及び回路

Country Status (5)

Country Link
US (1) US4533846A (ja)
JP (1) JPS58212699A (ja)
DE (1) DE3319344A1 (ja)
FR (1) FR2527866B1 (ja)
GB (2) GB8313087D0 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581672A (en) * 1983-08-31 1986-04-08 National Semiconductor Corporation Internal high voltage (Vpp) regulator for integrated circuits
JP2788986B2 (ja) * 1985-09-02 1998-08-20 明宏 藤村 電圧変換用ｉｃ
JPH0827662B2 (ja) * 1987-06-12 1996-03-21 沖電気工業株式会社 比較電圧発生回路及びそれを用いた電圧検出回路
US4874967A (en) * 1987-12-15 1989-10-17 Xicor, Inc. Low power voltage clamp circuit
US5014097A (en) * 1987-12-24 1991-05-07 Waferscale Integration, Inc. On-chip high voltage generator and regulator in an integrated circuit
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
US5126967A (en) * 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US5241494A (en) * 1990-09-26 1993-08-31 Information Storage Devices Integrated circuit system for analog signal recording and playback
US5164915A (en) * 1990-09-26 1992-11-17 Information Storage Devices, Inc. Cascading analog record/playback devices
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
FR2681180B1 (fr) * 1991-09-05 1996-10-25 Gemplus Card Int Circuit de regulation de tension de programmation, pour memoires programmables.
FR2717918B1 (fr) * 1994-03-25 1996-05-24 Suisse Electronique Microtech Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos.
US6208191B1 (en) * 1998-10-29 2001-03-27 Microchip Technology Incorporated Positive and negative voltage clamp for a wireless communication input circuit
US6266075B1 (en) 1999-07-08 2001-07-24 Brady Worldwide, Inc. Printer with memory device for storing platen pressures
EP1456926B1 (en) * 2001-12-14 2013-03-27 STMicroelectronics Asia Pacific Pte Ltd. Transient voltage clamping circuit
US8324667B2 (en) * 2004-01-05 2012-12-04 International Business Machines Corporation Amplifiers using gated diodes
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
US12165715B2 (en) 2020-11-25 2024-12-10 Yangtze Memory Technologies Co., Ltd. Complementary metal oxide semiconductor circuit of memory device
CN114049908A (zh) * 2020-11-25 2022-02-15 长江存储科技有限责任公司 一种存储器cmos电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2873387A (en) * 1956-12-17 1959-02-10 Rca Corp Controllable transistor clipping circuit
GB1122502A (en) * 1966-02-24 1968-08-07 Standard Telephones Cables Ltd Improvements in or relating to transistor switching circuits
US3538347A (en) * 1967-04-20 1970-11-03 Gen Electric Expandable clamp circuit
FR1579535A (ja) * 1968-03-21 1969-08-29
DE1915512A1 (de) * 1969-03-26 1970-10-01 Standard Elek K Lorenz Ag Spannungsstabilisatorschaltung
US3626249A (en) * 1970-03-12 1971-12-07 Victoreen Leece Neville Inc Transient voltage protection circuit
JPS463370A (ja) * 1970-03-20 1971-10-29
US4059793A (en) * 1976-08-16 1977-11-22 Rca Corporation Semiconductor circuits for generating reference potentials with predictable temperature coefficients
DE2654419C2 (de) * 1976-12-01 1983-06-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur Spannungsbegrenzung
US4114053A (en) * 1977-01-12 1978-09-12 Johnson & Johnson Zero temperature coefficient reference circuit
US4323792A (en) * 1978-06-28 1982-04-06 Bergmann Guenther Two terminal circuitry for voltage limitation
US4326134A (en) * 1979-08-31 1982-04-20 Xicor, Inc. Integrated rise-time regulated voltage generator systems
JPS6048106B2 (ja) * 1979-12-24 1985-10-25 富士通株式会社 半導体集積回路
JPS56103537A (en) * 1980-01-23 1981-08-18 Hitachi Ltd Level converting circuit

Also Published As

Publication number Publication date
FR2527866A1 (fr) 1983-12-02
GB8314587D0 (en) 1983-06-29
US4533846A (en) 1985-08-06
GB8313087D0 (en) 1983-06-15
GB2121249B (en) 1986-03-05
GB2121249A (en) 1983-12-14
FR2527866B1 (fr) 1990-11-02
DE3319344A1 (de) 1983-12-22
JPS58212699A (ja) 1983-12-10

Similar Documents

Publication Publication Date Title
US4488060A (en) High voltage ramp rate control systems
JPH0419638B2 (ja)
US4321661A (en) Apparatus for charging a capacitor
JP2860308B2 (ja) Ｍｏｓ集積回路の閾値を調整する方法
US7102422B1 (en) Semiconductor booster circuit having cascaded MOS transistors
US6175264B1 (en) Charge pump for generating negative voltage without change of threshold due to undesirable back-gate biasing effect
US7847619B1 (en) Servo loop for well bias voltage source
JPH0249057B2 (ja)
EP0593105B1 (en) Efficient negative charge pump
US3996482A (en) One shot multivibrator circuit
US4874967A (en) Low power voltage clamp circuit
EP1223619B1 (en) Semiconductor device fabrication process
CN101771340B (zh) 电荷泵
JPH0632228B2 (ja) 集積回路電圧増倍器
US4404475A (en) Integrated circuit high voltage pulse generator system
US6122201A (en) Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM
US4451748A (en) MOS High voltage switching circuit
JP2754887B2 (ja) 不揮発性半導体記憶装置及びその書き込み・消去方法
US5379174A (en) Semiconductor protecting apparatus and method for preventing destruction of internal circuit caused by latch-up
EP0280097B1 (en) Charge transfer device with booster circuit
US7088393B1 (en) Output-compensated buffers with source-follower input structure, methods of operating same, and image capture devices using same
WO1997018588A1 (en) Improved charge pumps using accumulation capacitors
US20040027102A1 (en) Method and apparatus for generating a high voltage
KR950009245B1 (ko) 고 신뢰성 상보 논리 회로
EP0931379A1 (en) Triple well charge pump