JPH04196813A - 遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はパルス信号を任意に遅延する遅延回路に係り、
特に大きな遅延量を高い分解能を保持しながら簡易に実
現することが可能な遅延回路に関する。

［従来の技術］ 桟々な分野で入力信号を遅延させる遅延回路が使われて
いる。特に、パルス信号を任意に遅延させるパルス遅延
回路にはプログラマブルデイレイと呼はれる遅延器か使
われている。これは分解能となる非常に短い遅延時間を
単位とし、この単位を刻みとして単位遅延時間からその
数十倍のぐらいの遅延時間が任意かつ高い分解能で得ら
れるようにしたものである。この種の遅延器は、通常コ
イルを主要素にしているため、ＩＣ等の電子部品に比し
て大型であり、回路基板に実装する場合比較的スペース
をとり、しかも高価である。

例えは、現在では最大遅延量３２ｎｓを０．５ｎｓ刻み
て６４通り（６ビツト構成）にプログラムできるものが
あるが、１個で数１００ｎｓという大きな遅延を実現で
きるものはない。

このため、従来、例えば周期が５００ｐＳ程度で数＋ｒ
ｌ　Ｓのパルス幅をもつ入力信号を５００ｐＳの分解能
で４００ｐＳ程度遅延させたい場合には、上記し・た最
大遅延３２ｎｓのプロクラマブルディレイを１３個直列
接続して、その内の１２個を最大遅延量で使用し、残り
１個を微調用として使うというような方法がとられてい
た。

［発明が解決し・ようとする課題］ 上述したように、現在のところ大きな遅延量が得られて
高い分解能が得られる遅延回路は存在しない。このため
プロクラマフルディレイのような遅延器を複数個使った
遅延方式を採用することになるか、二の遅延方式を採用
し・た場合には次のような欠点かあった。

（１）大きな遅延量で高い分解能を得ようとする場合、
高分解能を出す遅延器に頼らざるを得ないため、遅延量
の全てを遅延器の直列接続により賄うことになるが、１
個当りの得られる最大遅延量か小さいため多数の遅延器
を必要し・、大きなスペースをとり非常に高価となる。

（２）遅延量を減少する場合には、プログラムのピット
信号を変更するだけて対処できるが、遅延量を増加する
場合には遅延器の数をさらに増やざなけれはならい。

（３）高い分解能をもった任意の大きさの遅延量を容易
に得ることが難しい。

本発明の目的は、所望する遅延量のうちの大枠を決める
粗調遅延量を入力信号に基ついて形成し、残りの微調遅
延量を既存の遅延器で形成することによって、上述した
従来技術の欠点を解消し１て、簡単な構造でありながら
、遅延量を任意かつ高分解能で得ることか可能な遅延回
路を提供することにある。

口課題を解決するための手段］ 本発明の遅延回路は、所望の遅延量の分解能を決定する
微調遅延量を受けもち、遅延量は小さいが分解能の高い
微調遅延部と、所望の遅延量のうち大枠の遅延量となる
粗調遅延量を受けもち、遅延量は微調遅延部か出せる遅
延量よりも大きな遅延量を設定することが可能で、分解
能がそれほど高くない粗調遅延部とを備える。微調遅延
部は遅延量が可変のものか好ましいが、固定であっても
よい。

この粗調遅延部は入力信号かトリ力となり、これが入る
と発振して微調遅延部の遅延量に応した周期の出力を出
す発振器と、この発振器の出力を所望の遅延量に応した
粗調遅延量か得られるように分周して分周出力を出す分
周器と、この分周器の分周出力を粗調遅延量に対応した
設定値と比較して粗調遅延出力を出す比較器とから構成
する。

分周器の分周値および比較器の設定値を変えることによ
り任意の遅延量が得られることになる。

そして、粗調遅延部の粗調遅延出力に微調遅延部の微調
遅延量を加えるようにして大きな遅延量を高分解能で得
るようにしている。

ここで、発振器から出力される微調遅延部の遅延量に応
した出力の周期は、微調遅延部か出すことができる最大
遅延量に近い直をもつことが望ましい。最大遅延量より
も大きいと、所望の遅延量をカバーできなくなるおそれ
かあり、最大遅延量よりも小さいとより無用に高い分周
を必要とすることになるからである。

また、発振器の出力を所望の遅延量に応じた粗調遅延量
が得られるように分周するには、発振出力をカウントす
ればよい。

［作用］ 入力信号か粗調遅延部に入ると、発振器が所定の周波数
で発振を開始し、その発振出力は分周器に入って所定の
値に分周されろ。分周信号は比較器により設定値と比較
され、設定値と等しくなったとき比較器から粗調遅延出
力が出される。この粗調遅延出力が出るタイミンクが所
望する遅延量の大枠の遅延量となる。粗調遅延出力は微
調遅延部に入り、ここで設定された微調遅延を加えられ
これより最終的な遅延量をもった信号が出力される。最
終的に加えられる微調遅延は高分解能をもっているので
、遅延信号は大きな遅延量で高い分解能をもつことにな
る。

口実施例コ 以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の遅延回路の実施例を示し、遅延回路は
所望する遅延量の大まかな遅延量を得る粗調遅延部１０
と、所望する遅延量を正確に調整する微調遅延部２０と
からなる。

粗調遅延部１０は波形変換器１、任意発振器２、分周器
３、比較器４から構成される。

波形変換器１は入力パルス信号を微分することにより入
力信号のパルス幅を狭めて次段の任意発振器２を確実に
トリガ可能にするトリ力出力を出す。直接トリガ可能で
あれば波形変換器１は省略してもよい。入力パルス信号
は繰返し波形でも単発波形でもよい。

任意発振器２は波形変換器１からのトリガ出力により発
振する。発振周波数は任意に設定可能で、ここでは後述
する遅延器５の最大遅延量に等しい周期に設定される。

任意発振器２は具体的にはデイレイラインを用いた発振
器またはモノステーブルマルチバイブレータで構成する
ことかできるか、比較的高い遅延精度が要求されろ場合
には、より高精度で安定なデイレイラインを用いた発振
器の方が好ましい。

分周器３は任意発振器２０発振出力を１／ｎに分周して
ｍヒツトの分周出力を呂す。カウンタて構成することが
でき、例えば４ビツト構成とすれば最大１／１６に分周
てきる。ビット構成や分周値を変更することにより遅延
量の調整ができる。

比較器４：よ分周器３のｍヒツト分周出力とｍビット設
定値とを比較して一致したとき比較出力を出す。設定値
はｍヒツトの範囲で所望する遅延量ここ近い粗調遅延量
に設定される。この値を変えることにより、分周される
範囲内で任意に遅延量を変更できる。粗調遅延量とは遅
延器５の最大遅延量の整数倍て、所望する遅延量を越え
ない最大の値である。所望する遅延量の大枠を示してい
るのて粗調の名を付けである。

才た、微調遅延部２０は遅延器５、波形修復器６から構
成される。

遅延器５は微調遅延量を加えて比較器４からの粗調遅延
出力をさらζこ遅延させる。微調遅延量とは遅延器５が
出すことができる遅延範囲内の遅延量であって、所望す
る遅延ｆｉを得るために粗調遅延量に付加する遅延量の
ことである。遅延器５は既述したように、単位遅延時間
からその数十倍の遅延時間を任意に出力することかでき
、高い分解能か得られるプロクラマブルデイレイが使わ
れる。

ｕｔｌちｐヒツトの信号の組合せて任意に遅延量を設定
できる。ここでは、所望する遅延量から粗調遅延量を引
いた残りの遅延量となるようにブロクラムされる。

波形修復器６は遅延器δから出力される遅延出力を元の
入力パルス信号と同じパルス幅に戻・して最終遅延出力
を出す。なお、この波形修復器６は必要に応じて設ける
。

さて、上記のような構成における回路の動作を第２図を
用いて説明する。

入力パルス信号（第２図（ａ））か粗調遅延部１０に入
ると、波形変換器１て微分されトリガ出力に変換される
（第２図（ｂ））。トリガ出力により予め設定し７た所
定の周期で任意発振器２が発振を開始しく第２図くＣ）
）、その発振出力は分周器３に人つて所定の値に分周さ
れる（第２図（ｄ乃。分周信号は比較器４て設定値と比
較され、設定値と等しくなったとき比較器４から粗調遅
延出力が出されろ（第２図（ｅ））。この粗調遅延出力
が出るタイミンクが所望する遅延量の大枠の遅延量りと
なる。粗調遅延出力は微調遅延部２０に入り、ここで設
定された微調遅延ｄを加えられ（第２図（ｆ））、波形
修復器６て修復されて最終的な遅延量Ｔをもった信号が
出力される（第２図（ｄ））。最終的に加えられる微調
遅延は高分解能をもっているので、遅延信号は大きな遅
延量で高い分解能をもつことここなる。

なお、比較器４の粗調遅延出力が出ると、これを停止信
号として任意発振器２および分周器３に加えて発振およ
び分周を停止する。回路をリセットして誤動作を防止す
るためである。

このようにして、入力信号を比較器のビット数分だけ最
大遅延させることができる。また、分周器の分周値およ
び比較器の設定値を調整するたけて任意の遅延量が得ら
れるため設計変更が容易てある。なお、回路固有の遅延
量は予め分かるので、それを考慮した遅延設計をするこ
とにより回路遅延の影響をなくすことができる。

次：こ、パルス幅５０ｎ　ｓの入力信号を４００ｎＳ遅
延させる場合の具体例を述へる。遅延器５として既述の
分解能０．５ｎｓで最大遅延量３２ｎＳのプログラマブ
ルデイレイを用いる。任意発振器２の発振周間は遅延器
５の最大遅延量と同し３２ｎｓに設定し、分周器３の分
周値は４ビツト構成の１／１６に、比較器４は４ビツト
構成でその゛設定値は１２とする。また、プログラマブ
ルデイレイの遅延値を１６ｎｓ（Ｃ）、５ｎｓＸ３２）
に設定する。これにより、 所属遅延量＝粗調遅延量３８４ｎｓ ＋微調遅延量１６ｎ　５＝４００ｎ　ｓが得られる。即
ち５００ｐ　ｓ分解能で４００ｎＳという大きな遅延を
得ることができる。

以上のように本発明による遅延回路を用いれば、大きな
遅延量を高分解能で実現する場合、直列接続した遅延器
を多数必要とする従来のものと異なり、スペースをとる
遅延器は僅か１個で済むため構造の簡素化を格段に高め
ることが可能となる。

また、遅延量を任意に調整できることから汎用性を持た
せることも可能で、その場合、粗調遅延部と微調遅延部
とをハイブリッド化し１個の遅延回路として提供するこ
とができる。特に任意発振器をモノステーブルマルチバ
イブレータで構成するときは粗調遅延部をＩＣ化できる
ので、小型化、低価格化に極めて有効である。また、１
００μｓ、１０００μｓという大きな値で遅らしても常
に０゜５ｎｓという高い分解能が得られる。分周器およ
び比較器のビット数ないし設定値を変えることて、理論
的には無限の遅延が可能である。

なお、本発明は繰返し波形のみならず、単発波形も任意
にかつ大幅に遅延させることができる。

また、実施例では遅延器を後段にもってきているが、遅
延器は前段にもってきてもよい。特にカラーテレビ用Ｌ
ＳＩ等を測定するりニアテスタにあっては、タイミング
パルスを作るために大きな遅延を要求するので、その測
定回路に本発明を適用すれはメリット大である。

［発明の効果コ 本発明によれは、所望する遅延量のうちの大枠を決める
粗調遅延部を入力信号に基ついて形成し、残りの微調遅
延部を既存の遅延器で形成するようにしたので、簡単な
構造でありながら、大きな遅延量を任意かつ高分解能で
得ることができる。

【図面の簡単な説明】

第１図は本発明の遅延回路の実施例を示すブロック図、
第２図は第１図に示すブロック図のタイミンク波形図で
ある。 ２・・・任意発振器、３・・・分周器、４・・・比較器
、５・・・遅延器、１０・・・粗調遅延部、２０・・・
微調遅延部。

Claims (1)

1. 【特許請求の範囲】 所望の遅延量に対する微調整が可能で高い分解能をもつ
   微調遅延部と、 所望の遅延量に対する粗調整が可能で低い分解能をもつ
   粗調遅延部とを備え、 この粗調遅延部を、入力信号により発振して上記微調遅
   延部の遅延量に応じた周期の出力を出す発振器と、この
   発振器の出力を所望の遅延量に応じた粗調遅延量が得ら
   れるように分周して分周出力を出す分周器と、この分周
   器の分周出力を粗調遅延量に対応させた設定値と比較し
   て粗調遅延出力を出す比較器とから構成し、 上記粗調遅延部の粗調遅延出力に上記微調遅延部の微調
   遅延量を加えるようにしたことを特徴とする遅延回路。