JPH04196818A - アナログ・ディジタル混在ｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ａ／Ｄ変換器やＤ／Ａ変換器等アナログ回路
とディジタル回路が混在するＩＣにおけるカウンターの
カウントダウンノイズのアナログ回路への飛び込みの制
御の方法に関する。

〔従来の技術〕

従来のバイナリコードを用いたカウンタでは、第５図に
示すように、各状態遷移において状態の変る（ハイレベ
ルからローレベル、又はローレベルからハイレベル）桁
の数がそれぞ九異なっている。この場合、各桁の状態遷
移の際に発生するカウントダウンノイズの大きさも異な
っている。このカウントダウンノイズは、カウンタを構
成するＭＯ５充放電ノイズにより発生し、微少信号を扱
うアナログ回路においてはこのノイズが飛び込み問題と
なる。たとえばＡ／Ｄ変換器、Ｄ／Ａ変換器等を内蔵し
たアナログ・ディジタル混在ＩＣ内にバイナリコードで
構成されるカウンタを設置すると、前記の各状態遷移で
ノイズレベルの異なるカウントダウンノイズがＡ／Ｄ変
換器、Ｄ／Ａ変換器等のアナログ回路に飛び込み、映像
上では縦じま等の妨害となる問題がある。

この種の装置として関連するものには、例えば特開昭６
３−２３４２２．特開平１−２５１８２２が挙げられる
。

〔発明が解決しようとする課題〕

上記従来技術はカウンタの状態遷移の際に発生するカウ
ントダウンノイズに対しての配慮がされておらず、桁上
がり時においては多くの桁の状態が遷移し大きなカウン
トダウンノイズを発生するなど、カウントダウンノイズ
のレベルが各状態遷移によって異なっている点に問題が
あった。

本発明の目的は、カウンタで状態遷移の際に発生するカ
ウントダウンノイズのレベルを一定に抑制して、アナロ
グ・ディジタル混在ＩＣに内蔵したＡ／Ｄ変換器やＤ／
’Ａ変換器等アナログ回路へ、飛び込むカウントダウン
ノイズのレベルも一定にし、抑制することもある。

〔課題を解決するための手段〕

上記目的を達成するために、Ａ／Ｄ変換器、Ｄ／Ａ変換
器等を内蔵したアナログ・ディジタル混在ＩＣにおいて
、内部で使うカウンタにグレイコードカウンタを設ける
手段と、カウンタの出力の負荷が各桁全て等しくなるよ
うにデコード回路を構成する手段とによって構成したも
のである。

〔作用〕

上記技術手段において、第１の技術手段であるグレイコ
ードカウンタは、状態遷移の際、各桁のうち、１ビット
しか状態の変化が生じないように動作する。それによっ
て、状態遷移の際に発生するカウントダウンノイズのレ
ベルはどの状態の場合にも一定になる。このためアナロ
グ・ディジタル混在ＩＣに内蔵したＡ／Ｄ変換器、Ｄ／
Ａ変換器等のアナログ回路に飛び込むカウントダウンノ
イズは常に一定レベルのノイズでありかつ周期的となる
ので、映像信号等アナログ信号への妨害を抑制すること
ができる。

また、第２の技術手段はグレイコートカウンタの各出力
端子の負荷を全て同じになるようにデコード回路を構成
する。それによって、各状態遷移において各出力端子に
発生するカウントダウンノイズは負荷条件が同じである
ためにノイズレベルが一定となるように動作する。

前記２つの技術手段により、カウントダウンノイズを一
定のレベルに抑制することができる。これにより、カウ
ントダウンノイズの妨害がないＡ／Ｄ変換器、Ｄ／Ａ変
換器等アナログ回路内蔵のアナログ・ディジタル混在Ｉ
Ｃを実現することができる。

〔実施例〕

以下、本発明の第一の実施例を第１図により説明する。

第１図はＡ／Ｄ変換器、Ｄ／Ａ変換器内蔵のアナログ・
ディジタル混在ＩＣの構成を示すブロック図で、Ａ／Ｄ
変換器２とＤ／Ａ変換器３と、グレイコードカウンタ５
と、ディジタル信号処理回路４とから構成され、以下そ
の動作について説明する。入力端子から入力したアナロ
グ信号はアナログ・ディジタル混在ＩＣ内蔵のＡ／Ｄ変
換２でディジタル信号に変換する。該ディジタル信号は
グレイコードカウンタ５を持ったディジタル信号処理回
路４でディジタル信号処理をする。該処理したディジタ
ル信号はＤ／Ａ変換器３でアナログ信号に変換して出力
信号を出す。

本実施例によれば、アナログ・ディジタル混在ＩＣに内
蔵するカウンタにグレイコードカウンタを使用している
ので、カウンタの各状態遷移の際に発生するカウントダ
ウンノイズのレベルを一定にすることができ、内蔵しで
あるＡ／Ｄ変換器。

Ｄ／Ａ変換器等アナログ回路へのノイズを防止できる。

第２図は、第二の実施例であり、撮像素子６゜１動ＩＣ
７，ＣＤ５−ＡＧＣ回路８．アナログ。

ディジタル混在ＩＣＩ、とから固体カメラの信号処理部
を構成している。以下にその動作を説明する。

光を、固体撮像素子６で電気信号に変換し、ＣＤ５−Ａ
ＧＣ回路８で、利得を制御した信号にして、アナログ・
ディジタル混在ＩＣＩに入力する。

該信号は、該ＩＣＩに内蔵しであるＡ／Ｄ変換器２でデ
ィジタル信号に変換する。該ディジタル信号はグレイコ
ードカウンタ５をもったディジタル信号処理回路４内部
でディジタルの映像信号（輝度信号９色差信号）を生成
する。該ディジタル映像信号は、Ｄ／Ａ変換器３でアナ
ログ映像信号に変換して出力する。

本実施例によれば、アナログ・ディジタル混在ＩＣに内
蔵するカウンタにグレイコードカウンタを使用している
ので、カウンタの各状態遷移の際に発生するカウントダ
ウンノイズのレベルを一定にすることができ、内蔵しで
あるＡ／Ｄ変換器２゜Ｄ／Ａ変換器３へのカウントダウ
ンノイズを抑制でき、映像信号へのレベルの大きなノイ
ズの飛び込みを防止でき、カメラの信号処理部を全てデ
ィジタル信号処理にすることができる。

第４図は第三の実施例であり、Ａ／Ｄ変換器。

Ｄ／Ａ変換器内蔵のアナログ・ディジタル混在工Ｃ１の
構成を示すブロック図で、Ａ／Ｄ変換器２とＤ／Ａ変換
器３とグレイコードカウンタ５と、ディジタル信号処理
回路４ｂと、フィードバッククランプ回路９とから構成
され、以下その動作について説明する。入力端子から入
力したアナログ信号は、アナログ・ディジタル混在ＩＣ
Ｉ内蔵のＡ／Ｄ変換器２でディジタル信号に変換する。

該ディジタル信号をフィードバッククランプ回路９に入
力し、カウントダウンノイズ成分のオフセットをキャン
セルするようにフィートバンク制御をする。該フィード
バック制御により、カウントダウンノイズ成分をキャン
セルした信号をグレイコートカウンタ５を持ったディジ
タル信号処理回路４ｂでディジタル信号処理をする。該
処理したディジタル信号はＤ／Ａ変換器３でアナログ信
号に変換して出力信号を呂す。

本実施例によれば、アナログ・ディジタル混在ＩＣに内
蔵するカウンタにグレイコードカウンタを使用している
ので、カウンタの各状態遷移の際に発生するカウントダ
ウンノイズのレベルを一定にすることが−でき、フィー
ドバッククランプ回路を内蔵しているので、カウントダ
ウンノイズ成分のオフセット分をキャンセルすることが
でき、Ａ／Ｄ変換器、Ｄ／Ａ変換器等のアナログ回路へ
のノイズの飛び込みを防止することができる。

第５図は第四の実施例であり、グレイコードカウンタ回
路（１８）の各桁のＱ出力端子、（出力端子に該出力端
子の負荷が全て同じになるように構成したデコーダ回路
（１７）が接続しである。

以下、その動作について説明する。クロックパルスによ
ってカウンタはグレイコードをカウントし、Ｑ、Ｑ出力
端子に値を出力する。該出力は、該出力端子の負荷を全
て同じになるように構成したデコード回路（１７）に入
力しデコードする。

本実施例によれば、グレイコードカウンタのＱ出力端子
、ζ出力端子の負荷を同じになるようにデコーダ回路を
構成しであるので、グレイコードカウンタで発生するカ
ウントダウンノイズのノイズのレベルを一定にすること
ができ、アナログ・ディジタル混在ＩＣの内部でこのよ
うな構成にすれば、アナログ＠路へのノイズを抑制でき
る。

第６図は第五の実施例であり、グレイコードカウンタ回
路１８．データセット用ラッチ１０．反転回路１２．Ｎ
ＡＮＤ回路１１．ＮＯＲ回路１３゜バイナリ−グレイコ
ード変換回路１５とからデコーダ回路を構成している。

゛以下にその動作を説明する。

クロックパルスによりグレイコードカウンタ回路１８は
グレイコードでカウンタ値を出力する。

一方、バイナリコードで入力したデータはバイナリ−グ
レイコード変換回路１５で、グレイー−ドに変換し、ラ
ッチ回路１０に入力する。該人力したグレイコードのデ
ータはラッチ回路１０でセットパルスによってセットさ
れ出力する９該カウンタ出力と、セットしたデータ出力
とを比較回路１４で比較し、一致した場合ＮＯＲ回路１
３からパルスを発生する。

本実施例によれば、グレイコードカウンタのＱ出力、Ｑ
出力を使ってデコーダを構成しており、Ｑ。

Ｑ出力端子に接続した負荷が同じであるため、グレイコ
ードカウンタで発生するカウントダウンノイズのレベル
を一定にすることができ、アナログ・ディジタル混在Ｉ
Ｃの内部でこのような構成にすれば、アナログ回路への
ノイズを抑制できる。

〔発明の効果〕

本発明は、以上説明したように構成されているので以下
に記載されるような効果を奏する。

Ａ／Ｄ変換器、Ｄ／Ａ変換器等内蔵のアナログ・ディジ
タル混在ＩＣにおいて、内部で用いるカウンタをグレイ
コードカウンタにすることによりカウンタの各状態遷移
の際に発生するカウンタノイズの量を周期的に一定にす
ることができ、フィードバッククランプ回路やカウンタ
出力の負荷を各桁等しくすることにより、カウントダウ
ンノイズの妨害のないＡ／Ｄ変換器、Ｄ／Ａ変換器等内
蔵のアナログ・ディジタル混在のＩＣシステムを実現で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すアナログ・ディジタル
混在ＩＣの構成図、第２図は固体カメラの信号処理をア
ナログ・ディジタル混在ＩＣで行った例を示す構成図、
第３図はバイナリカウンタの出力チャート、第４図はア
ナログ・ディジタル混在ＩＣにフィードバッククランプ
回路を内蔵した例を示す構成図、第５図はグレイコード
カウンタとデコーダのブロック図、第６図はグレイコー
ドカウンタの出力の負荷を等しく構成したデコーダの例
を示す図である。 １・・アナログ・ディジタル混在ＩＣ１２・・・Ａ／Ｄ
変換器、　　　　３・・・Ｄ／Ａ変換器、４・・ディジ
タル信号処理回路、 ５・・グレイコードカウンタ、 ６・・・固体撮像素子、　　　　７・・・輛動ＩＣｌ３
・・・ＣＤ、５−ＡＧＣ。 ９・・・フィトバッククランプ回路、 １０・・・ラッチ、　　　　　　　１１・・・ナントゲ
ート回路、１２・・・反転回路、　　　　　１３・・・
ノアゲート回路、１４・・・比較器、　　　　　　１５
・・・排他的論理和回路、１６・・・バイナリ−グレイ
コード変換回路、１７・・・デコーダ回路、 １８・・グレイコードカウント回路。 第　３０ ４ヒ一イ〕口［ｊニーノド 躬　４層 第　５固 第６国

Claims (1)

1. 【特許請求の範囲】 １、入力信号のアナログ信号をディジタル信号に変換す
   るＡ／Ｄ変換器２と； 該変換したディジタル信号に様々な処理をほどこすディ
   ジタル信号処理回路（４）と； クロックパルスによりカウントし、各状態遷移の際１ビ
   ットしか状態が変化しないグレイコードカウンタ（５）
   と； により構成することを特徴とするアナログ・ディジタル
   混在ＩＣ。 ２、光を電気信号に変換する固体撮像素子（６）と； 固体撮像素子（６）を駆動させる駆動ＩＣ（７）と； 該変換した信号の利得を制御する自動利得制御回路（８
   ）と； 該利得を制御した信号をディジタル信号処理して映像信
   号を出力するＡ／Ｄ変換器（２）内蔵のアナログ・ディ
   ジタル混在ＩＣ（１）；により成る固体カメラのディジ
   タル信号処理部において、アナログ・ディジタル混在Ｉ
   Ｃ（１）に内蔵するカウンタにグレイコードカウンタを
   設けたことを特徴とするディジタルカメラの信号処理装
   置。 ３、入力信号のアナログ信号をディジタル信号に変換す
   るＡ／Ｄ変換器（２）と； グレイコードカウンタ（５）と； 該変換したディジタル信号に様々な処理をほどこすディ
   ジタル信号処理回路（４）と； カウントダウンノイズのオフセット分を検出してディジ
   タル信号処理を行う前にキャンセルするディジタルフィ
   ードバッククランプ回路（９）； より構成することを特徴とする、請求項１記載のアナロ
   グ・ディジタル混在ＩＣ。 ４、請求項１、２、３に記載のグレイコードカウンタ（
   ５）は、 クロックパルスでグレイコードをカウントするカウンタ
   回路（１８）と； カウンタの全ての出力端子の負荷が等しくなるように回
   路を構成したデコード回路（１７）と； により成ることを特徴とするアナログ・ディジタル混在
   ＩＣ。 ５、請求項４記載において、クロックパルスによりカウ
   ントし、Ｑ端子出力と＠Ｑ＠端子出力を持つグレイコー
   ドカウンタ回路（１８）と； 入力データのバイナリコードをグレイコードに変換する
   回路（１６）と； セットパルスによりある値のグレイコードデータを設定
   するラッチ回路（１０）と； 反転回路（１２）、ＮＡＮＤ回路（１１）、ＮＯＲ回路
   （１３）を、カウンタのＱ端子出力と＠Ｑ＠端子出力の
   負荷が同じになるように構成し、カウンタ値とラッチ回
   路の値とが一致している場合のみＨｉｇｈレベル出力を
   発生する回路（１４）と； により構成することを特徴とするデコード回路。