JPH0446016B2 - - Google Patents
Info
- Publication number
- JPH0446016B2 JPH0446016B2 JP63054937A JP5493788A JPH0446016B2 JP H0446016 B2 JPH0446016 B2 JP H0446016B2 JP 63054937 A JP63054937 A JP 63054937A JP 5493788 A JP5493788 A JP 5493788A JP H0446016 B2 JPH0446016 B2 JP H0446016B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- level
- converter
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＤ／Ａ変換器の改良に関し、特にオー
デイオ信号のデイジタルデータのＤ／Ａ変換に良
好なＤ／Ａ変換器に関する。
デイオ信号のデイジタルデータのＤ／Ａ変換に良
好なＤ／Ａ変換器に関する。
従来よりオーデイオ信号などのデイジタルデー
タをアナログ変換する場合、Ｄ／Ａ変換器が用い
られている。この様なＤ／Ａ変換器において、
Ｄ／Ａ変換時の誤差に最も悪影響を与えるものは
MSBの誤差である。すなわちMSBは、出力アナ
ログ信号の極性ビツトに相当する為、ゼロクロス
点におけるゼロクロス歪の原因となり特に出力レ
ベルが小さい場合に大きな影響を与え、問題とな
つていた。
タをアナログ変換する場合、Ｄ／Ａ変換器が用い
られている。この様なＤ／Ａ変換器において、
Ｄ／Ａ変換時の誤差に最も悪影響を与えるものは
MSBの誤差である。すなわちMSBは、出力アナ
ログ信号の極性ビツトに相当する為、ゼロクロス
点におけるゼロクロス歪の原因となり特に出力レ
ベルが小さい場合に大きな影響を与え、問題とな
つていた。
本発明は、極性反転時に発生するこの様なゼロ
クロス歪を少なくする事を目的としてなされたも
のである。
クロス歪を少なくする事を目的としてなされたも
のである。
本発明によるＤ／Ａ変換装置は、入力されたデ
イジタル信号を所定の比率で減少させるレベル変
換器と、レベル変換された信号に所定のレベルデ
ータを加算しレベルシフトした第１のデイジタル
データを得る手段と、上記レベル変換された信号
から上記所定のレベルのデータを減算しレベルシ
フトした第２のデイジタルデータを得る手段と、
デイジタルデータをアナログデータに変換する
Ｄ／Ａ変換器と、上記Ｄ／Ａ変換器で上記第１及
び第２のデイジタルデータを変換した第１及び第
２のアナログデータを加算しアナログ信号を得る
加算回路を具備し、正及び負に所定のレベルレベ
ルシフトしたデイジタルデータをＤ／Ａ変換する
のでＤ／Ａ変換器によつて発生するゼロクロス歪
を信号ゼロの位置からずれたアナログデータとし
加算するため、出力されるアナログ信号が略２倍
になり歪みレベルは変化せずＳ／Ｎが改善される
と共にレベルシフトしたレベルより小レベルでは
ゼロクロス歪が発生せず耳障りな雑音がないアナ
ログ信号出力を得る。
イジタル信号を所定の比率で減少させるレベル変
換器と、レベル変換された信号に所定のレベルデ
ータを加算しレベルシフトした第１のデイジタル
データを得る手段と、上記レベル変換された信号
から上記所定のレベルのデータを減算しレベルシ
フトした第２のデイジタルデータを得る手段と、
デイジタルデータをアナログデータに変換する
Ｄ／Ａ変換器と、上記Ｄ／Ａ変換器で上記第１及
び第２のデイジタルデータを変換した第１及び第
２のアナログデータを加算しアナログ信号を得る
加算回路を具備し、正及び負に所定のレベルレベ
ルシフトしたデイジタルデータをＤ／Ａ変換する
のでＤ／Ａ変換器によつて発生するゼロクロス歪
を信号ゼロの位置からずれたアナログデータとし
加算するため、出力されるアナログ信号が略２倍
になり歪みレベルは変化せずＳ／Ｎが改善される
と共にレベルシフトしたレベルより小レベルでは
ゼロクロス歪が発生せず耳障りな雑音がないアナ
ログ信号出力を得る。
第１図は本発明の一実施例であり、第２図はそ
の動作説明図である。
の動作説明図である。
入力デイジタルデータ１０のデータレベルを、
レベル変換器１により所定の比率で減少させる。
レベル変換器１の出力は加、減算回路３，４に加
えられて、データ発生器２からの一定レベルのデ
ータΔが加算又は減算される。これら加、減算回
路３，４の出力は、制御パルス１２で制御される
スイツチ５で交互に選択されて直列データとな
り、Ｄ／Ａ変換器６でＤ／Ａ変換され、サンプル
ホールド回路７，８で上記制御パルス１２に同期
してサンプルホールドされ、加、減算回路３，４
の出力に対応する２つのアナログ出力となり、加
算器９で加算されて出力端子１１に導出される。
レベル変換器１により所定の比率で減少させる。
レベル変換器１の出力は加、減算回路３，４に加
えられて、データ発生器２からの一定レベルのデ
ータΔが加算又は減算される。これら加、減算回
路３，４の出力は、制御パルス１２で制御される
スイツチ５で交互に選択されて直列データとな
り、Ｄ／Ａ変換器６でＤ／Ａ変換され、サンプル
ホールド回路７，８で上記制御パルス１２に同期
してサンプルホールドされ、加、減算回路３，４
の出力に対応する２つのアナログ出力となり、加
算器９で加算されて出力端子１１に導出される。
以上の構成による動作を第２図の波形図を用い
て以下詳細に説明する。図中の符号ａ，b1，b2，
ｃは、第１図における同じ符号が付された部分に
現れるデータのアナログ変換波形図を示す。
て以下詳細に説明する。図中の符号ａ，b1，b2，
ｃは、第１図における同じ符号が付された部分に
現れるデータのアナログ変換波形図を示す。
レベル変換器１は、上述の如く入力データ１０
のレベルを減少させるが、これは後段で一定デー
タΔを加算した場合に、Ｄ／Ａ変換器６の最大許
容レベルをこえない様にする為であり、従つてこ
の減少の程度はわずかで良い。例えばこのΔとし
て下位８ビツト分の最大データを加えるものとす
ると、255の値となるが、これは16ビツトデータ
の最大値の1/256の値であるから、上記変換比率
は例えば99％とすればよい。この様なデータ変換
は、マルチプレツサを用いて容易に実現が可能で
ある。
のレベルを減少させるが、これは後段で一定デー
タΔを加算した場合に、Ｄ／Ａ変換器６の最大許
容レベルをこえない様にする為であり、従つてこ
の減少の程度はわずかで良い。例えばこのΔとし
て下位８ビツト分の最大データを加えるものとす
ると、255の値となるが、これは16ビツトデータ
の最大値の1/256の値であるから、上記変換比率
は例えば99％とすればよい。この様なデータ変換
は、マルチプレツサを用いて容易に実現が可能で
ある。
こうして一定量Δが加、減算されて得られた２
つのデータb1，b2を、制御パルス１２により、ス
イツチ５で交互に切換えることによりシリーズデ
ータｄを得ることができる。このデータｄをＤ／
Ａ変換器６でアナログデータ列とし、サンプルホ
ールド回路７，８でスイツチ５と同期してサンプ
ルホールドすることにより加、減算回路３，４の
出力b1，b2に対応した２つのアナログ出力を得る
ことが出来る。これら２つのアナログ出力を加算
器９により加算する。
つのデータb1，b2を、制御パルス１２により、ス
イツチ５で交互に切換えることによりシリーズデ
ータｄを得ることができる。このデータｄをＤ／
Ａ変換器６でアナログデータ列とし、サンプルホ
ールド回路７，８でスイツチ５と同期してサンプ
ルホールドすることにより加、減算回路３，４の
出力b1，b2に対応した２つのアナログ出力を得る
ことが出来る。これら２つのアナログ出力を加算
器９により加算する。
ここで、レベル変換器１によるレベル変換後の
デイジタルデータをアナログ変換したのでは、波
形ａの様に、従来同様に信号の中点即ちゼロクロ
ス付近で歪を発生することになる。同様に上下に
一定量Δだけシフトした２つのデイジタルデータ
b1，b2に対するアナログ変換波形もゼロクロス付
近で歪を発生するのが、歪の発生位置は第２図ｂ
の様に互いに異なる。従つて、これらを直列デー
タに変換しサンプルホールドした出力も歪点はゼ
ロクロス点を外れた２ヶ所となり、これらを加算
して得た出力ｃは、各々の歪の値はかわらずに、
信号レベルが２倍となるので歪率は1/2となる。
しかもこのデータをシフトする値Δより小さな入
力データであれば、上下にシフトされてゼロクロ
ス点が発生せず、このMSBによる歪は発生しな
い。
デイジタルデータをアナログ変換したのでは、波
形ａの様に、従来同様に信号の中点即ちゼロクロ
ス付近で歪を発生することになる。同様に上下に
一定量Δだけシフトした２つのデイジタルデータ
b1，b2に対するアナログ変換波形もゼロクロス付
近で歪を発生するのが、歪の発生位置は第２図ｂ
の様に互いに異なる。従つて、これらを直列デー
タに変換しサンプルホールドした出力も歪点はゼ
ロクロス点を外れた２ヶ所となり、これらを加算
して得た出力ｃは、各々の歪の値はかわらずに、
信号レベルが２倍となるので歪率は1/2となる。
しかもこのデータをシフトする値Δより小さな入
力データであれば、上下にシフトされてゼロクロ
ス点が発生せず、このMSBによる歪は発生しな
い。
以上の様に本発明によれば入力デイジタル信号
をそれぞれレベルシフトして、ゼロクロス歪の発
生位置が互いに異なる２つのデイジタル信号に変
換し、これをＤ／Ａ変換して同極性で加え合わせ
るので、ゼロクロス歪の比率がおよそ２分の１と
なると共に、小レベル信号に対してはゼロクロス
歪が発生しない等優れた効果を得ることが出来
る。
をそれぞれレベルシフトして、ゼロクロス歪の発
生位置が互いに異なる２つのデイジタル信号に変
換し、これをＤ／Ａ変換して同極性で加え合わせ
るので、ゼロクロス歪の比率がおよそ２分の１と
なると共に、小レベル信号に対してはゼロクロス
歪が発生しない等優れた効果を得ることが出来
る。
第１図は本発明の一実施例を示すブロツク図、
第２図は本発明の動作説明に供する線図である。 １……レベル変換器、２……データ発生器、３
……加算器、４……減算器、６……Ｄ／Ａ、７，
８……Ｓ／Ｈ、９……加算器である。
第２図は本発明の動作説明に供する線図である。 １……レベル変換器、２……データ発生器、３
……加算器、４……減算器、６……Ｄ／Ａ、７，
８……Ｓ／Ｈ、９……加算器である。
Claims (1)
- １ 入力されたデイジタル信号を所定の比率で減
少させるレベル変換器と、レベル変換された信号
に所定のレベルのデータを加算しレベルシフトし
た第１のデイジタルデータを得る手段と、上記レ
ベル変換された信号から上記所定のレベルのデー
タを減算しレベルシフトした第２のデイジタルデ
ータを得る手段と、デイジタルデータをアナログ
データに変換するＤ／Ａ変換器と、上記Ｄ／Ａ変
換器で上記第１及び第２のデイジタルデータを変
換した第１及び第２のアナログデータを加算しア
ナログ信号を得る加算回路を具備することを特徴
とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5493788A JPH01229524A (ja) | 1988-03-10 | 1988-03-10 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5493788A JPH01229524A (ja) | 1988-03-10 | 1988-03-10 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01229524A JPH01229524A (ja) | 1989-09-13 |
| JPH0446016B2 true JPH0446016B2 (ja) | 1992-07-28 |
Family
ID=12984548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5493788A Granted JPH01229524A (ja) | 1988-03-10 | 1988-03-10 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01229524A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2578803Y2 (ja) * | 1990-04-27 | 1998-08-20 | 株式会社ケンウッド | Ｄ／ａ変換回路 |
| US5041794A (en) * | 1990-11-21 | 1991-08-20 | Analogic Corporation | Voltage to current conversion switching system |
| JP4493145B2 (ja) * | 2000-02-24 | 2010-06-30 | ヴェリジー（シンガポール） プライベート リミテッド | 任意波形発生器 |
| JP5383584B2 (ja) * | 2010-04-28 | 2014-01-08 | 株式会社日立ハイテクノロジーズ | 電流制御装置および該装置を制御する方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180229A (en) * | 1981-04-30 | 1982-11-06 | Hitachi Ltd | Digital-to-analog converter |
| JPS57178417A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
| JPS57178418A (en) * | 1981-04-27 | 1982-11-02 | Hitachi Ltd | Digital to analog converting circuit |
-
1988
- 1988-03-10 JP JP5493788A patent/JPH01229524A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01229524A (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
| JPH0446016B2 (ja) | ||
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| JPS5961218A (ja) | アナログデイジタル変換回路 | |
| US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| JPS63257331A (ja) | Ｄ／ａ変換装置 | |
| JPH0821858B2 (ja) | ディジタル・アナログ変換装置 | |
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 | |
| JP2790460B2 (ja) | 直流抑圧装置 | |
| JPH0145254B2 (ja) | ||
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JPH0516739Y2 (ja) | ||
| JPH01198829A (ja) | ディジタル・アナログ変換装置 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JPH0465917A (ja) | Ｄａコンバータ | |
| JPH05152951A (ja) | アナログ・デイジタル変換方法 | |
| EP0437301A2 (en) | Apparatus and methods for digital-to-analogue conversion | |
| JPS6367825A (ja) | デイジタル−アナログ変換装置 | |
| JPH05227030A (ja) | 直並列型ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |