JPH04196840A - 保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 前方保護、後方保護を行う保護回路に関し、回路規模か
小さい保護回路の提供を目的とし、タイマパルス入力に
よりカウントダウンし、カウント値が０になる迄、入力
する同期検出信号か連続すると同期検出信号を出力する
同期検圧用カウンタと、 タイマパルス入力によりカウントダウンし、カウント値
が０になる迄、入力する同期はずれ検出信号か連続する
と同期はずれ検出信号を出力する同期はずれ検出用カウ
ンタと、 該同期検出用カウンタの出力の同期検出信号又は該同期
はずれ検出用カウンタの出力の同期はずれ検出信号を入
力し、次に同期はずれ検出信号又は同期検出信号が入力
する迄上記信号をラッチして出力するラッチ部を有する
構成とする。

〔産業上の利用分野〕

本発明は、時分割多重化方式のフレーム同期等における
、前方保護（同期はずれ検出）、後方保護（同期検出）
を行う保護回路の改良に関する。

〔従来の技術〕

第４図は従来例の保護回路の回路図である。

第４図は３段の後方保護、前方保護を行う保護回路の例
で、３段の保護を行う為に、シフトレジスタとしては３
個のフリップフロップ（以下ＦＦと称す）１０．１１．
１２を用い、ルベルの同期検出信号又は０レベルの同期
はずれ検出信号をＦＦｌ０に入力し、又ＦＦｌ０，１１
　１２のクロック端子には、例えば１フレーム毎に出力
されるタイマパルスを入力し、入力信号をタイマパルス
入力毎にシフトするようにしている。

又１段目のＦＦｌ０の出力Ｑは同期検出側のナンド回路
１７に入力し、２段目のＦＦＩＩの圧力Ｑは、予め０を
入力しているオア回路１３に入力し、３段目のＦＦ１２
の圧力Ｑは、予め０を入力しているオア回路１４に入力
し、オア回路１３゜１４の圧力をナンド回路１７に入力
し、連続する３タイマパルスの量大力信号か同期検出の
ルベルてあればナンド回路１７の圧力か０になり同期検
出とし、ラッチ部のナンド回路１９に入力する。

又１段目のＦＦｌ０の反転出力ＸＱは同期はずれ検出側
のナンド回路１８に入力し、２段目のＦＦ１ｌの反転出
力ＸＱは、予め０を入力しているオア回路１６に入力し
、３段目のＦＦ１２の反転出力ＸＱは、予め０を入力し
ているオア回路１５に入力し、オア回路１５．１６の出
力をナンド回路１８に入力し、連続する３タイマパルス
の量大力信号が同期はずれ検出の０レベルてあれはナン
ド回路１８の出力がＯになり同期はずれ検出とし、ラッ
チ部のナンド回路２０に入力している。

そして、ラッチ部ては、ナンド回路２０の出力をナンド
回路１９に入力し、ナンド回路１９の出力をナンド回路
２０に入力し、ナンド回路１９の出力を、同期検出中は
ルベルを次に同期はずれ検出信号が入力する迄ラッチし
て出力し、同期はずれ検出中は０レベルを次に同期検出
信号か入力する迄ラッチして出力している。

〔発明か解決しようとする課題〕

しかしながら、上記従来の保護回路は、保護段数の数Ｏ
ＦＦよりなるシフトレジスタと、保護段数より１つ少な
いオア回路２組と、２個のナンド回路と、ラッチ部にて
構成しているので、回路規模か大きく又保護段数か多く
なる程益々回路規模か大きくなる問題点かある。

本発明は、回路規模が小さい保護回路の提供を目自りと
している。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

第１図に示す如く、タイマパルス入力によりカウントダ
ウンし、カウント値か０になる迄、入力する同期検出信
号か連続すると、同期検出信号を出力する同期検出用カ
ウンタ１と、 タイマパルス入力によりカウントダウンし、カウント値
か０になる迄、入力する同期はずれ検出信号か連続する
と、同期はずれ検出信号を出力する同期はずれ検出用カ
ウンタ２と、 該同期検出用カウンタ１の出力の同期検出信号又は該同
期はずれ検出用カウンタ２の出力の同期はずれ検出信号
を入力し、次に同期はずれ検出信号又は同期検出信号か
入力する迄上記信号をラッチして出力するラッチ部３を
有する構成とする。

〔作　用〕

本発明によれば、入力する同期検出信号か、タイマパル
ス入力によりカウントダウンする同期検出用カウンタ１
のカウント値か０になる迄連続すると、同期検出用カウ
ンタｌは同期検出信号を出力しラッチ部３に入力する。

入力する同期はずれ検出信号か、タイマパルス入力によ
りカウントダウンする同期はずれ検出用カウンタ２のカ
ウント値か０になる迄連続すると、同期はずれ検出用カ
ウンタ２は同期はずれ検出信号を出力し、ラッチ部３に
入力する。

ラッチ部３ては、該同期検出用カウンタ１の出力の同期
検出信号又は該同期はずれ検出用カウン夕２の出力の同
期はずれ検出信号を入力し、次に同期はずれ検圧信号又
は同期検出信号か入力する迄上記信号をラッチして出力
することて、保護回路を構成している。

即ち、保護回路を、同期検出用カウンタｌと、同期はず
れ検出用カウンタ２と、ラッチ部３にて構成しているの
で、従来に比し回路規模を小さく出来る。

本発明の保護回路の回路規模は、保護段数による変化か
少ないので、保護段数か多くなる程、従来の保護回路に
比し、回路規模を小さく出来る。

尚、同期検出用カウンタ１と、同期はずれ検出用カウン
タ２をロード機能付とすれば、ロード値設定端子にロー
ド値を設定するたけて、保護段数を変化出来るので、保
護段数の変更か容易になる。

〔実施例〕

第２図は本発明の実施例の保護回路の回路図、第３図は
第２図のタイムチャートで、同期検出の保護段数を４．
同期はずれ検出の保護段数を５とした場合の例であり、
以下この保護段数の場合で説明する。

第２図では、同期検出側、同期はずれ検出側共ロード機
能付ダウンカウンタ１，２を用い、ダウンカウンタ１の
出力Ｂ○をダウンカウンタｌのイネーブル端子及びラッ
チ部３のナンド回路５に入力し、ダウンカウンタ２の出
力Ｂ○をダウンカウンタ２のイネーブル端子及びラッチ
部３のナンド回路６に入力し、ラッチ部３ては、ナンド
回路６の出力をナンド回路５に入力し、又ナンド回路５
の出力をナンド回路６に入力すると共に、出力を検圧信
号としている。

又ルベルで同期検出とし、０レベルで同期はずれ検出と
する入力情報は、ダウンカウンタ１のロード端子に入力
すると共にノット回路４にて反転されてダウンカウンタ
２のロード端子に入力している。

又例えば１フレーム毎に出力されるタイマパルスはダウ
ンカウンタ１，２のクロック端子に入力している。

第２図の場合は、同期検出用保護段数４の０ｏｉｏ”を
ダウンカウンタ１のロード値設定端子Ａ、　　Ｂ、　　
Ｃ，Ｄに入力し、同期はずれ検出用保護段数５の“１０
１０”をダウンカウンタ２のロード値設定端子Ａ、Ｂ、
Ｃ，Ｄに入力するようにしている。

次に、第３図（Ａ）に示す同期検出の場合につき説明す
る。

入力情報か０レベルの時は、ダウンカウンタ１は、タイ
マパルス入力毎に、ロード値設定端子Ａ。

Ｂ、　　Ｃ，Ｄに設定された値の４を取り込み、カウン
ト値を示すＱＡ、ＱＢ、ＱＣ，ＱＤの値を４とすること
を繰り返す。

一方ダウンカウンタ２は、タイマパルス入力毎にダウン
カランを行う。

入力情報か同期検出のルベルに変化すると、ダウンカウ
ンタ１は、入力情報か変化する前のカウント値を保持し
、次のタイマパルスにて１カウントダウンし、カウント
値を１１００　”の３とする。この時ダウンカウンタ２
は、ロード値設定端子Ａ、　　Ｂ、　Ｃ，Ｄに設定され
た値の５を取り込み、カウント値を示すＱＡ、ＱＢ、Ｑ
Ｃ，ＱＤＯ値を５とする。

入力情報がルベルの侭変化せず、ダウンカウンタｌか４
回ダウンカウントし、出力Ｂ○か０レベルとなると、イ
ネーブル端子の入力は０レベルとなり、ダウンカウンタ
１はカウントを止め、ナンド回路５の出力はルベルとな
り同期検出信号となる。

第３図（Ｂ）の同期はずれ検出の場合に示す如く、入力
情報が、同期はずれ検出の０レベルとなると、次のタイ
マパルスでダウンカウンタ１はロード値設定端子Ａ、Ｂ
、Ｃ，Ｄに設定された値の４を取り込み、カウント値を
示すＱＡ、　ＱＢ。

ＱＣ，ＱＤの値を４とし、ダウンカウンタ２は入力情報
か変化する前のカウント値５を保持し、次のタイマパル
スにて１カウントダウンし、カウント値を“００１０”
の４とする。

入力情報がθレベルの侭変化せずダウンカウンタ２が５
回ダウンカウントし、出力ＢＯが０レベルどなると、イ
ネーブル端子の入力は０レベルとなり、ダウンカウンタ
２はカウントを止め、ナンド回路６の出力はルベルとな
り、ナンド回路５に入力し、ナンド回路５の出力はＯレ
ベルとなり、同期はずれ検出信号となる。

この場合は、ダウンカウンタ２個と、ラッチ部３にて保
護回路か構成出来るので、従来例に比し回路規模を小さ
くすることが出来る。

尚４ビツトダウンカウンタでは最大１５段の保護を行う
ことが出来又ロード機能付カウンタてあれば、ロード値
設定端子に入力する値を変化することで保護段数を容易
に変化することが出来る。

勿論８ビツトダウンカウンタを使用すれば最大２５５段
の保護を行うことが出来る。

即ち、保護段数が多くなる程回路規模の差を従来例に比
し大きくすることが出来る。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、回路規模の小
さい保護回路が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例の保護回路の回路図、第３図は
第２図のタイムチャート、 第４図は従来例の保護回路の回路図である。 図において、 ｌは同期検出用カウンタ、ダウンカウンタ、２は同期は
ずれ検出用カウンタ、ダウンカウンタ、３はラッチ部、 ４はノット回路、 ５．６．１７〜２０はナンド回路、 １０〜１２はフリップフロップ１ 、を発明の原１！ブ′口・ソフ図 射１図 モＺ図ＩＩ″１４琵ヌ 同期検出

Claims (1)

1. 【特許請求の範囲】 タイマパルス入力によりカウントダウンし、カウント値
   が０になる迄、入力する同期検出信号が連続すると同期
   検出信号を出力する同期検出用カウンタ（１）と、 タイマパルス入力によりカウントダウンし、カウント値
   が０になる迄、入力する同期はずれ検出信号が連続する
   と同期はずれ検出信号を出力する同期はずれ検出用カウ
   ンタ（２）と、 該同期検出用カウンタ（１）の出力の同期検出信号又は
   該同期はずれ検出用カウンタ（２）の出力の同期はずれ
   検出信号を入力し、次に同期はずれ検出信号又は同期検
   出信号が入力する迄上記信号をラッチして出力するラッ
   チ部（３）を有することを特徴とする保護回路。