JPH0419713B2 - - Google Patents
Info
- Publication number
- JPH0419713B2 JPH0419713B2 JP57206808A JP20680882A JPH0419713B2 JP H0419713 B2 JPH0419713 B2 JP H0419713B2 JP 57206808 A JP57206808 A JP 57206808A JP 20680882 A JP20680882 A JP 20680882A JP H0419713 B2 JPH0419713 B2 JP H0419713B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photoelectric conversion
- conductive film
- open groove
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
- H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
- H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
この発明は、PIN接合を少なくとも１つ有する
アモルフアス半導体を含む非単結晶半導体を透光
性絶縁基板上に設けられた光電変換素子（単に素
子ともいう）を複数個電気的に直列接続して、高
い電圧の発生が可能な光電変換装置およびその作
製方法に関する。
アモルフアス半導体を含む非単結晶半導体を透光
性絶縁基板上に設けられた光電変換素子（単に素
子ともいう）を複数個電気的に直列接続して、高
い電圧の発生が可能な光電変換装置およびその作
製方法に関する。
この発明は、複数の素子間の連結に必要な面積
を従来のマスク合わせ方式の1/10〜1/100にする
ため、レーザスクライブ方法を用いたことを特徴
としている。
を従来のマスク合わせ方式の1/10〜1/100にする
ため、レーザスクライブ方法を用いたことを特徴
としている。
この発明は、第１および第２の素子の第２の電
極の分離を行う開溝を、この電極下のPIN接合を
有する半導体のＰまたはＮ型の半導体層を分離切
断して設けることにより、第２の素子の第２の電
極から第１の素子の第２の電極へとリーク電流が
発生しないようにすることを目的としている。
極の分離を行う開溝を、この電極下のPIN接合を
有する半導体のＰまたはＮ型の半導体層を分離切
断して設けることにより、第２の素子の第２の電
極から第１の素子の第２の電極へとリーク電流が
発生しないようにすることを目的としている。
このため、第１および第２の素子の第２の電極
を分離する開溝は、第１の素子の半導体上にわた
つて設けることにより、製造上の歩留まり向上の
冗長度を設けたことを特徴としている。
を分離する開溝は、第１の素子の半導体上にわた
つて設けることにより、製造上の歩留まり向上の
冗長度を設けたことを特徴としている。
この発明は、連結部での電気的接合を第１の素
子の第１の電極を構成する透光性導電膜（CTF
という）の表面または側面に第２の素子の第２の
電極を延在して密接せしめて用いることにより、
連結部での必要面積を減少せしめたことを特徴と
している。
子の第１の電極を構成する透光性導電膜（CTF
という）の表面または側面に第２の素子の第２の
電極を延在して密接せしめて用いることにより、
連結部での必要面積を減少せしめたことを特徴と
している。
このため、第１および第２の素子の半導体を分
離する開溝は、第１の素子の第１の電極位置上に
わたつて設け、製造上の冗長度（余裕度）を与え
ることを特徴としている。
離する開溝は、第１の素子の第１の電極位置上に
わたつて設け、製造上の冗長度（余裕度）を与え
ることを特徴としている。
従来、マスク合わせ方式において、その連結部
は５〜１mmの巾を必要としていたが、これをその
１／１０〜1/100の350〜30μｍ、好ましくは200〜50μ
ｍとすることにより、この連結部を10〜50段必要
とするハイブリツド方式において、光電変換装置
として用いられる全パネルの光起電力発生用の面
積（有効面積または実効面積という）が、従来の
75〜50％より97〜90％にまで高められ、実効変効
率を10〜20％も実質的に向上せしめたことを特徴
としている。
は５〜１mmの巾を必要としていたが、これをその
１／１０〜1/100の350〜30μｍ、好ましくは200〜50μ
ｍとすることにより、この連結部を10〜50段必要
とするハイブリツド方式において、光電変換装置
として用いられる全パネルの光起電力発生用の面
積（有効面積または実効面積という）が、従来の
75〜50％より97〜90％にまで高められ、実効変効
率を10〜20％も実質的に向上せしめたことを特徴
としている。
この発明では、レーザビームスクライブ方式を
用いることにより、合わせマークを基準としてこ
のスクライブされるアドレスを予めコンピユータ
（マイクロ・コンピユータ）のメモリに記憶させ
ておくことにより、従来より知られたマスク合わ
せ方式で必要なマスクのずれ、そり、合わせ精度
に対する製造歩留まりの低下等のすべての製造で
の価格増、歩留まり減の原因を一気に排除せしめ
たことを特徴とする。
用いることにより、合わせマークを基準としてこ
のスクライブされるアドレスを予めコンピユータ
（マイクロ・コンピユータ）のメモリに記憶させ
ておくことにより、従来より知られたマスク合わ
せ方式で必要なマスクのずれ、そり、合わせ精度
に対する製造歩留まりの低下等のすべての製造で
の価格増、歩留まり減の原因を一気に排除せしめ
たことを特徴とする。
従来、光電変換装置（以下単に装置という）即
ち同一基板上に複数の素子を配置し、それを集積
化またはハイブリツド化した装置はその実施例が
多く知られている。
ち同一基板上に複数の素子を配置し、それを集積
化またはハイブリツド化した装置はその実施例が
多く知られている。
例えば、特開昭55−4994、特開昭55−124274、
さらに本発明人の出願になる特願昭54−90097／
90098／90099（昭和54.7.16出願）が知られてい
る。例えば本発明人の出願になる特許願は、半導
体をSixC1-x−Siのヘテロ接合とし、単に他のア
モルフアスシリコン半導体を用いる場合と異なら
せており、さらにこの半導体として、アモルフア
ス構造以外に微結晶構造を含む水素またはハロゲ
ン元素が添加されたPIN接合を少なくとも１つ有
する非単結晶半導体を集積化またはハイブリツド
化したものであるという特徴を有する。
さらに本発明人の出願になる特願昭54−90097／
90098／90099（昭和54.7.16出願）が知られてい
る。例えば本発明人の出願になる特許願は、半導
体をSixC1-x−Siのヘテロ接合とし、単に他のア
モルフアスシリコン半導体を用いる場合と異なら
せており、さらにこの半導体として、アモルフア
ス構造以外に微結晶構造を含む水素またはハロゲ
ン元素が添加されたPIN接合を少なくとも１つ有
する非単結晶半導体を集積化またはハイブリツド
化したものであるという特徴を有する。
しかしこれら従来の発明においては、第１図に
その縦断面図を示すが、すべてマスク合わせ方式
であり、合わせ精度が不十分で、また連結部に大
きな面積を必要としていた。
その縦断面図を示すが、すべてマスク合わせ方式
であり、合わせ精度が不十分で、また連結部に大
きな面積を必要としていた。
例えば、金属マスクを用いた場合、直接選択的
に導電層または半導体層を作製する方式において
は、この選択性を与えたマスクが被膜形成中に
0.5〜３mmずれてしまう場合がある。さらにこの
マスク上に被膜成分が形成されるため、マスクが
汚染され、またマスクがそつて形成される被膜の
周端部が明瞭でなくなり、隣合つた電極間のクロ
ストーク（リーク電流）の発生の要因となる等多
くの欠点を有するものであつた。
に導電層または半導体層を作製する方式において
は、この選択性を与えたマスクが被膜形成中に
0.5〜３mmずれてしまう場合がある。さらにこの
マスク上に被膜成分が形成されるため、マスクが
汚染され、またマスクがそつて形成される被膜の
周端部が明瞭でなくなり、隣合つた電極間のクロ
ストーク（リーク電流）の発生の要因となる等多
くの欠点を有するものであつた。
さらに従来公知のスクリーン印刷法等において
は、基板上に全体的に形成された導体または半導
体を独立に選択的にマスクを用いてエツチング除
去する方法である。しかしかかる方法において
は、スクリーン印刷用のマスクの位置合わせの工
程、レジストのコーテイング工程、ベーク固化工
程、導体または半導体のエツチング工程、レジス
トの除去工程等きわめて工程に時間がかかり、そ
のため製造価格の上昇がまぬがれ得なかつた。
は、基板上に全体的に形成された導体または半導
体を独立に選択的にマスクを用いてエツチング除
去する方法である。しかしかかる方法において
は、スクリーン印刷用のマスクの位置合わせの工
程、レジストのコーテイング工程、ベーク固化工
程、導体または半導体のエツチング工程、レジス
トの除去工程等きわめて工程に時間がかかり、そ
のため製造価格の上昇がまぬがれ得なかつた。
しかし本発明の光電変換装置、特に薄膜型の光
電変換装置にあつては、それぞれの薄膜層である
電極用導電性層、また半導体層はともにそれぞれ
500Å〜1μｍであり、レーザスクライブ方式を用
いることにより、全くマスク合わせを必要としな
いで作製することが可能なことが判明した。
電変換装置にあつては、それぞれの薄膜層である
電極用導電性層、また半導体層はともにそれぞれ
500Å〜1μｍであり、レーザスクライブ方式を用
いることにより、全くマスク合わせを必要としな
いで作製することが可能なことが判明した。
その結果、従来のマスク合わせ工程のかわりに
本発明においてはマスクを全く用いないためスク
ライブ工程というが、このスクライブ工程がマイ
クロ・コンピユータを併用することにより、きわ
めて簡単かつ高精度であり、装置の製造コストの
低下をもたらし、そのため500円／Ｗの製造も可
能となり、その製造規模の拡大により100〜200
円／Ｗも可能となるというきわめて画期的な光電
変換装置を提供することにある。
本発明においてはマスクを全く用いないためスク
ライブ工程というが、このスクライブ工程がマイ
クロ・コンピユータを併用することにより、きわ
めて簡単かつ高精度であり、装置の製造コストの
低下をもたらし、そのため500円／Ｗの製造も可
能となり、その製造規模の拡大により100〜200
円／Ｗも可能となるというきわめて画期的な光電
変換装置を提供することにある。
さらに本発明は、このレーザスクライブ工程を
用いるに加えて、そのスクライブラインの合わせ
精度に冗長（余裕）度をもたせたことが重要であ
る。そのため、隣合つた素子間の第１の電極（下
側）と他の素子の第２の電極（上側電極）とが第
２の電極より延在したリードにより第１の電極と
その側面または表面において電気的に連結される
ことにより、スクライブラインの開溝の位置に冗
長度をもたせることができた。
用いるに加えて、そのスクライブラインの合わせ
精度に冗長（余裕）度をもたせたことが重要であ
る。そのため、隣合つた素子間の第１の電極（下
側）と他の素子の第２の電極（上側電極）とが第
２の電極より延在したリードにより第１の電極と
その側面または表面において電気的に連結される
ことにより、スクライブラインの開溝の位置に冗
長度をもたせることができた。
以下に図面に従つて従来例および本発明の構造
を記す。
を記す。
第１図は従来より知られたマスク合わせ方式の
光電変換装置の縦断面図である。
光電変換装置の縦断面図である。
図面において透光性基板（例えばガラス板）１
上に第１の電極を構成する透光性導電膜（CTF
と略記する）を第１のマスク合わせ工程により選
択的に形成される。さらに半導体層３を第２のマ
スク合わせ工程により同様に選択的に形成され
る。さらに第３のマスク合わせ工程により第２の
電極４が設けられている。
上に第１の電極を構成する透光性導電膜（CTF
と略記する）を第１のマスク合わせ工程により選
択的に形成される。さらに半導体層３を第２のマ
スク合わせ工程により同様に選択的に形成され
る。さらに第３のマスク合わせ工程により第２の
電極４が設けられている。
第１図において素子１１，３１との間に連結部
１２を有し、連結部においてはCTFの一方の側
面１６を半導体層３が覆い、他方のCTFの表面
１４を半導体層３が覆わないようにするため、
CTFの間１３は１〜５mm例えば３mmのすきまを
必要とする。さらに第１の電極３７と第２の電極
３８は１４の表面で電気的に連結するが、この部
分を３９の第２の電極がマスクのぼけで発生する
ひろがりをも含めてシヨートしてはいけないた
め、１〜５mm例えば３mmの間〓６を必要とする。
これら３つのマスクにはまつたくのセルフアライ
ン性がないため、連結部１２においては１〜８mm
代表的には４mmを必要としてしまう。さらにこれ
を１mm以下とすると、そのマスク合わせ精度はき
わめて厳密であり、歩留まりが極端に低下してし
まう。この連結部１２の間〓を５mm以上とする
と、例えば20cm×60cmに巾15mm（20cm×15mm）の
素子、端部５mmを作製せんとすると、20段の直列
接続ができるのみである。またこの連結部の間〓
を３mmとしても33段であり、連結部では全部で延
べ10cm（200cm2の面積）の損失となり、その結果
有効面積は周辺部を考慮すると75％に留まつてし
まつていた。
１２を有し、連結部においてはCTFの一方の側
面１６を半導体層３が覆い、他方のCTFの表面
１４を半導体層３が覆わないようにするため、
CTFの間１３は１〜５mm例えば３mmのすきまを
必要とする。さらに第１の電極３７と第２の電極
３８は１４の表面で電気的に連結するが、この部
分を３９の第２の電極がマスクのぼけで発生する
ひろがりをも含めてシヨートしてはいけないた
め、１〜５mm例えば３mmの間〓６を必要とする。
これら３つのマスクにはまつたくのセルフアライ
ン性がないため、連結部１２においては１〜８mm
代表的には４mmを必要としてしまう。さらにこれ
を１mm以下とすると、そのマスク合わせ精度はき
わめて厳密であり、歩留まりが極端に低下してし
まう。この連結部１２の間〓を５mm以上とする
と、例えば20cm×60cmに巾15mm（20cm×15mm）の
素子、端部５mmを作製せんとすると、20段の直列
接続ができるのみである。またこの連結部の間〓
を３mmとしても33段であり、連結部では全部で延
べ10cm（200cm2の面積）の損失となり、その結果
有効面積は周辺部を考慮すると75％に留まつてし
まつていた。
本発明はかかる工程の複雑さを排除し、有効面
積を86〜97％例えば92％にまで高めることができ
るというきわめて画期的な光電変換装置を提供す
ることにある。
積を86〜97％例えば92％にまで高めることができ
るというきわめて画期的な光電変換装置を提供す
ることにある。
以下に図面に従つてその実施例の詳細を示す。
第２図は本発明の製造工程を示す縦断面図であ
る。
る。
図面において、透光性基板１、例えばガラス板
（例えば厚さ1.2mm、長さ（図面では左右方向）60
cm、巾20cm）を用いた。さらにこの上面に全面に
渡つて透光性導電膜、例えばITO（1500Å）＋
SnO2（200〜400Å）またはハロゲン元素が添加さ
れた酸化スズを主成分とする透光性導電膜（1500
〜2000Å）を真空蒸着法、LPCVD法またはプラ
ズマCVD法またはスプレー法により形成させた。
（例えば厚さ1.2mm、長さ（図面では左右方向）60
cm、巾20cm）を用いた。さらにこの上面に全面に
渡つて透光性導電膜、例えばITO（1500Å）＋
SnO2（200〜400Å）またはハロゲン元素が添加さ
れた酸化スズを主成分とする透光性導電膜（1500
〜2000Å）を真空蒸着法、LPCVD法またはプラ
ズマCVD法またはスプレー法により形成させた。
この後この基板の下側または上側よりYAGレ
ーザ加工機（日本レーザ製）により出力５〜8W
を加え、スポツト径30〜70μｍφ代表的には50μ
ｍφをマイクロコンピユータを制御して照射し、
その走査によりスクライブライン用開溝１３を形
成させ、各素子間に第１の電極２を作製した。
ーザ加工機（日本レーザ製）により出力５〜8W
を加え、スポツト径30〜70μｍφ代表的には50μ
ｍφをマイクロコンピユータを制御して照射し、
その走査によりスクライブライン用開溝１３を形
成させ、各素子間に第１の電極２を作製した。
スクライビングにより形成された開溝１３は、
巾約50μｍ長さ20cm深さは第１の電極それぞれを
完全に切断分離した。このため図面において明ら
かな如く、基板１の一部をえぐる（凹部を形成す
る）こともあつた。かくして第１の素子３１およ
び第２の素子１１を構成する巾は10〜20mmとし
た。
巾約50μｍ長さ20cm深さは第１の電極それぞれを
完全に切断分離した。このため図面において明ら
かな如く、基板１の一部をえぐる（凹部を形成す
る）こともあつた。かくして第１の素子３１およ
び第２の素子１１を構成する巾は10〜20mmとし
た。
以上のレーザスクライブ方式により、第１の電
極を構成するCTF２を切断分離して開溝を形成
した。この後この上面にプラズマCVD法または
LPCVD法によりPNまたはPIN接合を有する非
単結晶半導体３を0.2〜0.7μｍ、代表的には0.4〜
0.5μｍの厚さに形成させた。その代表例は、Ｐ型
半導体（SixC1-x Ｘ＝0.250〜150Å）−Ｉ型アモ
ルフアスまたはセミアモルフアスのシリコン半導
体（0.4〜0.5μｍ）−Ｎ型の微結晶（100〜200Å）
を有する半導体よりなる１つのPIN接合を有する
非単結晶半導体、またはＰ型半導体（SixC1-x）−
Ｎ型、Ｐ型Si半導体−Ｉ型SixGe1-x半導体−Ｎ
型Si半導体よりなる２つのPIN接合と１つのPN
接合を有するタンデム型のPINPIN・・・PIN接
合の半導体３である。
極を構成するCTF２を切断分離して開溝を形成
した。この後この上面にプラズマCVD法または
LPCVD法によりPNまたはPIN接合を有する非
単結晶半導体３を0.2〜0.7μｍ、代表的には0.4〜
0.5μｍの厚さに形成させた。その代表例は、Ｐ型
半導体（SixC1-x Ｘ＝0.250〜150Å）−Ｉ型アモ
ルフアスまたはセミアモルフアスのシリコン半導
体（0.4〜0.5μｍ）−Ｎ型の微結晶（100〜200Å）
を有する半導体よりなる１つのPIN接合を有する
非単結晶半導体、またはＰ型半導体（SixC1-x）−
Ｎ型、Ｐ型Si半導体−Ｉ型SixGe1-x半導体−Ｎ
型Si半導体よりなる２つのPIN接合と１つのPN
接合を有するタンデム型のPINPIN・・・PIN接
合の半導体３である。
かかる非単結晶半導体３を全面にわたつて均一
の膜厚で形成させた。さらに第２図Ｂに示す如
く、第１の開溝１３の左方向側に第２の開溝１８
を第２のレーザスクライブ工程により形成させ
た。このレーザはガラス１の下方向またはこの基
板の上方のいずれから行つてもよい。
の膜厚で形成させた。さらに第２図Ｂに示す如
く、第１の開溝１３の左方向側に第２の開溝１８
を第２のレーザスクライブ工程により形成させ
た。このレーザはガラス１の下方向またはこの基
板の上方のいずれから行つてもよい。
かくして２の開溝１８は第１の電極の側面８，
９を露出させた。この第２の開溝の側面９は第１
の電極３７の側面１６より左側であればよく、即
ち第１の素子の第１の電極位置上にわたつて設け
られていることが特徴である。さらに本発明は従
来例に示される如く、第１の電極の表面１４（第
１図参照）を露呈させることは必ずしも必要では
なく、レーザ光が５〜10Wで多少強すぎて、この
CTF３７の深さ方向のすべてを除去してしまい、
その結果、側面８に第２図Ｃで第２の電極３８が
密接しても何ら実用上問題はない。即ちレーザ光
の出力パルスの強さに余裕を与えることができる
ことが本発明の工業的応用の際きわめて重要であ
る。
９を露出させた。この第２の開溝の側面９は第１
の電極３７の側面１６より左側であればよく、即
ち第１の素子の第１の電極位置上にわたつて設け
られていることが特徴である。さらに本発明は従
来例に示される如く、第１の電極の表面１４（第
１図参照）を露呈させることは必ずしも必要では
なく、レーザ光が５〜10Wで多少強すぎて、この
CTF３７の深さ方向のすべてを除去してしまい、
その結果、側面８に第２図Ｃで第２の電極３８が
密接しても何ら実用上問題はない。即ちレーザ光
の出力パルスの強さに余裕を与えることができる
ことが本発明の工業的応用の際きわめて重要であ
る。
第２図において、この上面に第２図Ｃに示す如
く裏面の第２の電極３８を形成し、さらに第３の
レーザスクライブ法の切断分離用の開溝２０を設
けた。
く裏面の第２の電極３８を形成し、さらに第３の
レーザスクライブ法の切断分離用の開溝２０を設
けた。
この第２の電極３８は透光性導電膜を700〜
1400Åの厚さにITO（酸化インジユウムスズ）に
より形成し、その上面に銀を300〜3000Åの厚さ
に形成し、さらにその上面にアルミニウムまたは
アルミニウムとニツケルとの二層膜を形成させ
た。例えばITOを1050Å、銀を1000Å、さらにニ
ツケルを1500Åの三層構造とした。このITOと銀
は裏面側での入射光１０の反射を捉し、600〜
800nｍの長波長光を有効に光電変換させるため
のものである。さらに、ニツケルは外部引き出し
電極２３との密着性を向上させるためのものであ
る。これらは電子ビーム蒸着法またはプラズマ
CVD法を用いて半導体層を劣化させる300℃以下
の温度で形成させた。
1400Åの厚さにITO（酸化インジユウムスズ）に
より形成し、その上面に銀を300〜3000Åの厚さ
に形成し、さらにその上面にアルミニウムまたは
アルミニウムとニツケルとの二層膜を形成させ
た。例えばITOを1050Å、銀を1000Å、さらにニ
ツケルを1500Åの三層構造とした。このITOと銀
は裏面側での入射光１０の反射を捉し、600〜
800nｍの長波長光を有効に光電変換させるため
のものである。さらに、ニツケルは外部引き出し
電極２３との密着性を向上させるためのものであ
る。これらは電子ビーム蒸着法またはプラズマ
CVD法を用いて半導体層を劣化させる300℃以下
の温度で形成させた。
このITOは半導体３と裏面電極４との化学反応
による信頼性の低下の防止、即ち信頼性の向上に
も役立つている。
による信頼性の低下の防止、即ち信頼性の向上に
も役立つている。
かくの如き裏面電極をレーザ光を上方より照射
して第２の電極を切断分離して開溝２０を形成し
た場合を示している。このレーザ光は半導体、特
に上面に密接するＮまたはＰ型の半導体層を少し
えぐり出し４０、隣合つた第１の素子３１、第２
の素子１１間の開溝部での残存金属または導電性
半導体によるクロストーク（リーク電流）の発生
を防止した。
して第２の電極を切断分離して開溝２０を形成し
た場合を示している。このレーザ光は半導体、特
に上面に密接するＮまたはＰ型の半導体層を少し
えぐり出し４０、隣合つた第１の素子３１、第２
の素子１１間の開溝部での残存金属または導電性
半導体によるクロストーク（リーク電流）の発生
を防止した。
特に、この半導体３がＰ型半導体層４２、Ｉ型
半導体層４３、Ｎ型半導体層４４と例えば一つの
PIN接合を有し、このＮ型半導体層が微結晶また
は多結晶構造を有する。その電気伝導度が１〜
200（Ωcm）-1と高い伝導度を持つ場合、本発明の
Ｎ型半導体層をえぐり出し、凹部に半導体を設け
てリーク電流発生を防止することはきわめて重要
であつた。このえぐり出しはＩ型半導体層を越
え、第１の電極用のCTFにまで到達しないこと
が好ましい。本発明はレーザ光により開溝形成を
第２の電極のみでなく、その下側のＰまたはＮ型
半導体層をも除去し、さらにその下側の0.2μｍ以
上あるＩ型半導体層の中間でとめることができる
ため、このＩ型半導体層の厚さ分の余裕を開溝部
２０の形成の作業工程に持たせることができるこ
とが工業上重要である。
半導体層４３、Ｎ型半導体層４４と例えば一つの
PIN接合を有し、このＮ型半導体層が微結晶また
は多結晶構造を有する。その電気伝導度が１〜
200（Ωcm）-1と高い伝導度を持つ場合、本発明の
Ｎ型半導体層をえぐり出し、凹部に半導体を設け
てリーク電流発生を防止することはきわめて重要
であつた。このえぐり出しはＩ型半導体層を越
え、第１の電極用のCTFにまで到達しないこと
が好ましい。本発明はレーザ光により開溝形成を
第２の電極のみでなく、その下側のＰまたはＮ型
半導体層をも除去し、さらにその下側の0.2μｍ以
上あるＩ型半導体層の中間でとめることができる
ため、このＩ型半導体層の厚さ分の余裕を開溝部
２０の形成の作業工程に持たせることができるこ
とが工業上重要である。
かくして第２図Ｃに示される如く、複数の素子
３１，１１を連結部で直列接続する光電変換装置
を作ることができた。
３１，１１を連結部で直列接続する光電変換装置
を作ることができた。
第２図Ｄはさらに本発明を光電変換装置として
完成させんとしたものであり、即ちパツシベイシ
ヨン膜としてプラズマ気相法により窒化珪素膜２
１を500〜2000Åの厚さに形成させ、各素子間の
リーク電流の発生を防いだ。さらに外部引き出し
端子２３を周辺部５にて設けた。これらにポリイ
ミド、ポリアミド、カプトンまたはエポキシ等の
有機樹脂２２を充填した。
完成させんとしたものであり、即ちパツシベイシ
ヨン膜としてプラズマ気相法により窒化珪素膜２
１を500〜2000Åの厚さに形成させ、各素子間の
リーク電流の発生を防いだ。さらに外部引き出し
端子２３を周辺部５にて設けた。これらにポリイ
ミド、ポリアミド、カプトンまたはエポキシ等の
有機樹脂２２を充填した。
かくして照射光１０に対しこの実施例の如き基
板（60cm×20cm）において各素子を巾14.35mm、
連結部の巾150μｍ、外部引き出し電極部の巾10
mm、周辺部４mmにより、実質的に580mm×192mm内
に40段を有し、有効面積（192mm×14.35mm×40段
1102cm2即ち91.8％）を得ることができた。その結
果セグメントが10.6％の変換効率を有する場合、
パネルにて9.7％（AM1（100ｍＷ／cm2））にて
11.6Wの出力電力を有せしめることができた。
板（60cm×20cm）において各素子を巾14.35mm、
連結部の巾150μｍ、外部引き出し電極部の巾10
mm、周辺部４mmにより、実質的に580mm×192mm内
に40段を有し、有効面積（192mm×14.35mm×40段
1102cm2即ち91.8％）を得ることができた。その結
果セグメントが10.6％の変換効率を有する場合、
パネルにて9.7％（AM1（100ｍＷ／cm2））にて
11.6Wの出力電力を有せしめることができた。
これは従来のマスク合わせ方式で行つた場合の
55％（40段の場合）に比べてきわめて著しい効果
である。さらに金属マスクをまつたく用いないた
め、大面積パネルの製造工程において何らの工業
上の支障がなく、大電力発生用の大面積低価格大
量生産用にきわめて適している。
55％（40段の場合）に比べてきわめて著しい効果
である。さらに金属マスクをまつたく用いないた
め、大面積パネルの製造工程において何らの工業
上の支障がなく、大電力発生用の大面積低価格大
量生産用にきわめて適している。
以上の実施例において明らかなように、本発明
により第２の電極を形成するためのレーザスクラ
イブ法での切断分離により、第２の電極下のＮま
たはＰ型半導体層をも同時に除去したため、この
２つの電極間のリーク電流が10-3ｍＡ／cmより
10-9A／cmにまで下げることができた。このため
一般民生用においては第２図Ｄの窒化珪素膜コー
テイング２１を省略することも可能になつた。
により第２の電極を形成するためのレーザスクラ
イブ法での切断分離により、第２の電極下のＮま
たはＰ型半導体層をも同時に除去したため、この
２つの電極間のリーク電流が10-3ｍＡ／cmより
10-9A／cmにまで下げることができた。このため
一般民生用においては第２図Ｄの窒化珪素膜コー
テイング２１を省略することも可能になつた。
さらにまた第１の電極と第２の電極との電気的
連結を第１の電極の両側部で行うことができるた
め、このコンタクト部の必要面積を従来方法に比
べて1/10以下に十分少なくさせ得るため、ひいて
はパネルの有効面積の向上に役立つことができ
た。
連結を第１の電極の両側部で行うことができるた
め、このコンタクト部の必要面積を従来方法に比
べて1/10以下に十分少なくさせ得るため、ひいて
はパネルの有効面積の向上に役立つことができ
た。
第３図は３回のレーザスクライブ工程での開溝
を作る最も代表的なそれぞれの開溝の位置関係を
示した縦断面図および平面図（端部）である。番
号等は第２図と同様である。
を作る最も代表的なそれぞれの開溝の位置関係を
示した縦断面図および平面図（端部）である。番
号等は第２図と同様である。
第３図Ａは第１の開溝１３、第１の素子３１、
第２の素子１１、連結部１２を有している。
第２の素子１１、連結部１２を有している。
図面より明らかな如く、第４の開溝１３′は透
明導電膜を切断するのみならず、基板１を少しえ
ぐつている。さらに第５の開溝１８′は第１の素
子の電極２を覆つて形成された半導体３と第１の
電極２とを共に切断して設けられ、これらいずれ
をも除去させている。さらにその上に第２の電極
を構成する導体４が設けられている。そのためこ
の第１の素子３１の第１の電極２と第２の素子１
１の第２の電極４′とが連結部１２にてこの第２
の電極より延びた導体により、第１の電極２の側
面８で電気的に連結され、第１の素子および第２
の素子が互いに直列接続されている。
明導電膜を切断するのみならず、基板１を少しえ
ぐつている。さらに第５の開溝１８′は第１の素
子の電極２を覆つて形成された半導体３と第１の
電極２とを共に切断して設けられ、これらいずれ
をも除去させている。さらにその上に第２の電極
を構成する導体４が設けられている。そのためこ
の第１の素子３１の第１の電極２と第２の素子１
１の第２の電極４′とが連結部１２にてこの第２
の電極より延びた導体により、第１の電極２の側
面８で電気的に連結され、第１の素子および第２
の素子が互いに直列接続されている。
かくして、基板１の端部で上下の電極が互いに
シヨートすることがなくなることに加えて、形成
された三層構造の光電変換装置が直列に接続して
設けられると共に複数段のパネルとして多面どり
をさせることができる。
シヨートすることがなくなることに加えて、形成
された三層構造の光電変換装置が直列に接続して
設けられると共に複数段のパネルとして多面どり
をさせることができる。
さらに図面において、PIN接合を少なくとも１
つ有する半導体３ここでは１つのSixC1-x（０＜ｘ
＜１）Ｐ型４２−Ｉ型Si４３−微結晶化したＮ型
Si４４よりなる１つのPIN接合を有する半導体が
設けられている。この半導体の特にＮ型半導体４
４を突き抜けＩ型半導体４３に示す第３の開溝２
０がその溝の深さを有している。かくして第１お
よび第２の素子３１，１１のそれぞれの第２の電
極４を電気的に切断分離され、かつこの電極間の
リークをも10μA／cm（１cm巾あたり10μAのオー
ダの意）以下に小さくすることができた。
つ有する半導体３ここでは１つのSixC1-x（０＜ｘ
＜１）Ｐ型４２−Ｉ型Si４３−微結晶化したＮ型
Si４４よりなる１つのPIN接合を有する半導体が
設けられている。この半導体の特にＮ型半導体４
４を突き抜けＩ型半導体４３に示す第３の開溝２
０がその溝の深さを有している。かくして第１お
よび第２の素子３１，１１のそれぞれの第２の電
極４を電気的に切断分離され、かつこの電極間の
リークをも10μA／cm（１cm巾あたり10μAのオー
ダの意）以下に小さくすることができた。
長期間の信頼性向上にはさらに第２図Ｂに示す
如く、窒化珪素膜のコーテイング膜をその上面に
プラズマCVD法で作製すればよい。さらにこの
第３の開溝は、第１の素子３１側にわたつて設け
られ、その方向にレーザスクライブ機の走査余裕
度を有することにより例えばこのスクライブ用ス
ポツトが75μｍφにおいて左方向75μｍ右方向30μ
ｍの105μｍもの巾を有していた。これは一般に
はスクライビング精度が±15μｍであることを考
えると、十分量産生を有するものであることがわ
かる。
如く、窒化珪素膜のコーテイング膜をその上面に
プラズマCVD法で作製すればよい。さらにこの
第３の開溝は、第１の素子３１側にわたつて設け
られ、その方向にレーザスクライブ機の走査余裕
度を有することにより例えばこのスクライブ用ス
ポツトが75μｍφにおいて左方向75μｍ右方向30μ
ｍの105μｍもの巾を有していた。これは一般に
はスクライビング精度が±15μｍであることを考
えると、十分量産生を有するものであることがわ
かる。
第３図Ｂは平面図を示し、またその端部（図面
で下側）において第４、第５、第６の開溝１３′，
１８′，２０′が設けられている。この方向でのリ
ークをより少なくするため、半導体３が第１の電
極２を覆う構造にして第１、第２の電極間でのシ
ヨートを少なくさせることが特徴である。
で下側）において第４、第５、第６の開溝１３′，
１８′，２０′が設けられている。この方向でのリ
ークをより少なくするため、半導体３が第１の電
極２を覆う構造にして第１、第２の電極間でのシ
ヨートを少なくさせることが特徴である。
この図面において、第１、第２の開溝巾50〜
30μｍ、第３の開溝巾75〜50μｍ（金属において
は少しレーザ光の横方向への伝導がよいため少し
巾広になる）を有し、連結部の巾150〜100μｍを
有せしめることができた。
30μｍ、第３の開溝巾75〜50μｍ（金属において
は少しレーザ光の横方向への伝導がよいため少し
巾広になる）を有し、連結部の巾150〜100μｍを
有せしめることができた。
第４図Ａは連結部１２において第２のレーザス
クライブ工程を基板の上方より行い、開溝１６に
おいて第１の電極のCTFの一部を残存させた場
合である。
クライブ工程を基板の上方より行い、開溝１６に
おいて第１の電極のCTFの一部を残存させた場
合である。
第４図Ｂは第１の開溝部１３、第２の開溝部１
８とが最近接した場合であり、第１の電極の側面
１６と第２の電極の側面９とが半導体３によつて
絶縁されており、さらに第３の開溝部２０を第３
図よりも右よりに第１の素子側にわたつて設ける
巾を少なくして連結部に必要なロス面積を最小に
したもので、100〜60μｍの巾の連結部を有せし
めることができた。
８とが最近接した場合であり、第１の電極の側面
１６と第２の電極の側面９とが半導体３によつて
絶縁されており、さらに第３の開溝部２０を第３
図よりも右よりに第１の素子側にわたつて設ける
巾を少なくして連結部に必要なロス面積を最小に
したもので、100〜60μｍの巾の連結部を有せし
めることができた。
以上のYAGレーザのスポツト層をその出力３
〜5W（30μｍ）、５〜8W（50μｍ）を用いた場合で
あるが、さらにそのスポツト径を技術思想におい
て小さくすることにより、この連結部をより小さ
く、ひいては光電変換装置としての有効面積をよ
り向上させることができるという進歩性を有して
いる。
〜5W（30μｍ）、５〜8W（50μｍ）を用いた場合で
あるが、さらにそのスポツト径を技術思想におい
て小さくすることにより、この連結部をより小さ
く、ひいては光電変換装置としての有効面積をよ
り向上させることができるという進歩性を有して
いる。
第５図は電卓用等の大きなパネルより小さな光
電変換装置を同時に多量製造せんとした時の外部
引き出し電極部を拡大して示したものである。
電変換装置を同時に多量製造せんとした時の外部
引き出し電極部を拡大して示したものである。
第５図Ａは第２図に対応しているが、外部引き
出し電極部５は導電性ゴム電極４７に接触するパ
ツド４９を有し、このパツド４９は第２の電極
（上側電極）４と連結している。この時電極４７
の加圧が強すぎてパツド４９がその下の第１の電
極２と半導体３を突き抜けてもシヨートしないよ
うに開溝１３′が設けられている。また外側部は
開溝１８′，２０′で切断分離されている。さらに
第５図Ｂは下側の第１の電極２に連結した他のパ
ツド４８が第２の電極材料により１８″にて連結
して設けられている。さらにパツド４８は導電性
ゴム電極４６と接触しており、外部に電気的に連
結されている。ここでも開溝１８″，１８，２
０″，２０によりパツド４８は全く他の光電変
換装置と電気的に分離されており、この装置間を
ガラス切断を後工程により分離切断することによ
り１つのパネルで合わせ用マスクをまつたく用い
ることなしに多数の光電変換装置を作ることがで
きるという特徴を有する。例えば20cm×60cmのパ
ネルにて６cm×1.5cmの光電変換装置（電卓用）
を作らんとすると、一度に130個の電卓用太陽電
池を作れることがわかる。つまり光電変換装置は
有機樹脂モールド２２で電極部５，４５を除いて
覆われており、この後小電力用太陽電池を作る場
合はガラス切りで切断すればよい。またさらにこ
のパネル、例えば40cm×20cmまたは60cm×20cmを
６ケまたは４ケ直並列にアルミサツシ枠内に組み
合わせることによりパツケージし、120cm×40cm
のNEDO規格の大電力用のパネルを設けること
が可能である。
出し電極部５は導電性ゴム電極４７に接触するパ
ツド４９を有し、このパツド４９は第２の電極
（上側電極）４と連結している。この時電極４７
の加圧が強すぎてパツド４９がその下の第１の電
極２と半導体３を突き抜けてもシヨートしないよ
うに開溝１３′が設けられている。また外側部は
開溝１８′，２０′で切断分離されている。さらに
第５図Ｂは下側の第１の電極２に連結した他のパ
ツド４８が第２の電極材料により１８″にて連結
して設けられている。さらにパツド４８は導電性
ゴム電極４６と接触しており、外部に電気的に連
結されている。ここでも開溝１８″，１８，２
０″，２０によりパツド４８は全く他の光電変
換装置と電気的に分離されており、この装置間を
ガラス切断を後工程により分離切断することによ
り１つのパネルで合わせ用マスクをまつたく用い
ることなしに多数の光電変換装置を作ることがで
きるという特徴を有する。例えば20cm×60cmのパ
ネルにて６cm×1.5cmの光電変換装置（電卓用）
を作らんとすると、一度に130個の電卓用太陽電
池を作れることがわかる。つまり光電変換装置は
有機樹脂モールド２２で電極部５，４５を除いて
覆われており、この後小電力用太陽電池を作る場
合はガラス切りで切断すればよい。またさらにこ
のパネル、例えば40cm×20cmまたは60cm×20cmを
６ケまたは４ケ直並列にアルミサツシ枠内に組み
合わせることによりパツケージし、120cm×40cm
のNEDO規格の大電力用のパネルを設けること
が可能である。
またこのNEDO規格のパネルは、シーフレツ
クスにより他のガラス板を本発明の光電変換装置
の反射面側（図面では上側）にはりあわせ合わせ
ガラスとし、その間に光電変換装置を配置し、風
圧、雨等に対し機械強度の増加を図ることも有効
である。
クスにより他のガラス板を本発明の光電変換装置
の反射面側（図面では上側）にはりあわせ合わせ
ガラスとし、その間に光電変換装置を配置し、風
圧、雨等に対し機械強度の増加を図ることも有効
である。
第２図〜第５図において、光入射は下側のガラ
ス板よりとした。しかし本発明はその光入射側を
下側に限定するものではない。
ス板よりとした。しかし本発明はその光入射側を
下側に限定するものではない。
第１図は従来の光電変換装置の縦断面図であ
る。第２図は本発明の光電変換装置の製造工程を
示す縦断面図である。第３図は本発明の光電変換
装置の縦断面図および平面図の部分の拡大図であ
る。第４図〜第５図は本発明の他の光電変換装置
の部分拡大をした縦断面図である。
る。第２図は本発明の光電変換装置の製造工程を
示す縦断面図である。第３図は本発明の光電変換
装置の縦断面図および平面図の部分の拡大図であ
る。第４図〜第５図は本発明の他の光電変換装置
の部分拡大をした縦断面図である。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に第１の電極と該電極上のPIN接
合を少なくとも１つ有する非単結晶半導体と、該
半導体上に第２の電極とを有する光電変換素子を
複数個互いに電気的に直列に接続せしめて前記絶
縁基板上に配設した光電変換装置の前記光電変換
素子の接続に使用されている端部に直交した端部
において、該端部にそつて第１の電極に形成され
た開溝に対して前記非単結晶半導体は前記開溝を
覆つて前記第１の電極の外側にまで設けるととも
に、前記開溝を覆う外側の前記半導体に対し、開
溝を設けるとともに、その外側にも前記非単結晶
半導体を残存せしめたことを特徴とする光電変換
装置。 ２ 絶縁基板上に第１の電極を構成する第１の導
電膜を形成する工程と、該第１の導電膜を複数の
セグメントにレーザ光を用いて切断分離し第１の
開溝を形成すると共に前記第１の開溝に直交して
第４の開溝をレーザ光を用いて形成する工程と、
前記導電膜上および前記第１および第４の溝を覆
つてPIN接合を少なくとも１つ有する非単結晶半
導体層を形成する工程と、該非単結晶半導体また
は該半導体とその下側の前記導電膜とをレーザ光
により複数のセグメントに切断分離して第２の開
溝を形成すると共に、前記第２の開溝に直交して
第５の開溝をレーザ光を用いて前記非単結晶半導
体および前記第１の導電膜に対し、前記第１の電
極を覆う外側に形成する工程と、前記非単結晶半
導体を覆つて第２の導電膜を形成する工程とによ
り第１の導電膜と第２の導電膜とを接続した後、
該第２の導電膜、または該導電膜およびその下側
の前記非単結晶半導体とをレーザ光により切断分
離して第３の開溝を形成する工程により、複数の
光電変換素子を構成し、かつ該複数の光電変換素
子を互いに電気的に直列接続して同一絶縁基板上
に形成させたことを特徴とする光電変換装置作製
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206808A JPS5996779A (ja) | 1982-11-24 | 1982-11-24 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206808A JPS5996779A (ja) | 1982-11-24 | 1982-11-24 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5996779A JPS5996779A (ja) | 1984-06-04 |
| JPH0419713B2 true JPH0419713B2 (ja) | 1992-03-31 |
Family
ID=16529426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206808A Granted JPS5996779A (ja) | 1982-11-24 | 1982-11-24 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996779A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603164A (ja) * | 1983-06-21 | 1985-01-09 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| JPS6059785A (ja) * | 1983-09-12 | 1985-04-06 | Semiconductor Energy Lab Co Ltd | 光電変換装置およびその作製方法 |
| JPS60100480A (ja) * | 1983-11-04 | 1985-06-04 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
| JPS60100479A (ja) * | 1983-11-04 | 1985-06-04 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JPS60100481A (ja) * | 1983-11-05 | 1985-06-04 | Semiconductor Energy Lab Co Ltd | 光電変換半導体装置 |
| JPS6116579A (ja) * | 1984-07-03 | 1986-01-24 | Sanyo Electric Co Ltd | 集積型太陽電池 |
| JPS63179581A (ja) * | 1987-01-20 | 1988-07-23 | Sanyo Electric Co Ltd | 光起電力装置の製造方法 |
| EP2439786A4 (en) * | 2009-10-15 | 2014-01-22 | Lg Innotek Co Ltd | SOLAR PHOTOVOLTAIC DEVICE AND MANUFACTURING METHOD THEREFOR |
| JP2014093376A (ja) * | 2012-11-01 | 2014-05-19 | Kaneka Corp | 薄膜光電変換装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651880A (en) * | 1979-10-04 | 1981-05-09 | Fuji Electric Co Ltd | Amorphous semiconductor photocell |
| FR2503457B1 (fr) * | 1981-03-31 | 1987-01-23 | Rca Corp | Systeme de cellules solaires connectees en serie sur un substrat unique |
-
1982
- 1982-11-24 JP JP57206808A patent/JPS5996779A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5996779A (ja) | 1984-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5133809A (en) | Photovoltaic device and process for manufacturing the same | |
| US20180033898A1 (en) | Solar cell and method of manufacturing solar cell | |
| JPH0419713B2 (ja) | ||
| JP7656598B2 (ja) | 光起電デバイスの製造方法 | |
| JP3393842B2 (ja) | 光電変換装置の作製方法 | |
| JPH0566754B2 (ja) | ||
| JPH0415631B2 (ja) | ||
| JPH0476227B2 (ja) | ||
| JPS5996778A (ja) | 光電変換装置作製方法 | |
| JPS6059784A (ja) | 光電変換半導体装置の作製方法 | |
| JP3133269B2 (ja) | 太陽電池パネル | |
| JPS5996783A (ja) | 光電変換装置 | |
| JP3170914B2 (ja) | 薄膜太陽電池およびその製造方法 | |
| JP6971749B2 (ja) | 太陽電池モジュールおよび太陽電池モジュールの製造方法 | |
| JPS6095979A (ja) | 光電変換半導体装置作製方法 | |
| JPWO2016143547A1 (ja) | 光電変換素子、光電変換装置、光電変換素子の製造方法および光電変換装置の製造方法 | |
| JPS63146474A (ja) | 光電変換装置作製方法 | |
| JPS63146473A (ja) | 光電変換装置 | |
| JPH0570311B2 (ja) | ||
| JP2883370B2 (ja) | 光起電力装置 | |
| JPH0566756B2 (ja) | ||
| JPS62295467A (ja) | 光電変換装置 | |
| JPH0566755B2 (ja) | ||
| JP2975749B2 (ja) | 光起電力装置の製造方法 | |
| JPS59155973A (ja) | 光電変換半導体装置 |