JPH0419723B2 - - Google Patents
Info
- Publication number
- JPH0419723B2 JPH0419723B2 JP57079046A JP7904682A JPH0419723B2 JP H0419723 B2 JPH0419723 B2 JP H0419723B2 JP 57079046 A JP57079046 A JP 57079046A JP 7904682 A JP7904682 A JP 7904682A JP H0419723 B2 JPH0419723 B2 JP H0419723B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- transistor
- value
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
この発明は、電力増幅器における出力トランジ
スタのコレクタ損失を所定値以下に抑えることに
より前記出力段トランジスタを破壊から保護する
電力増幅器の保護回路に関する。 従来、電力増幅器の出力トランジスタを保護す
る回路として、電力増幅器の出力電圧と、出力ト
ランジスタに流れる電流とに基づいて出力トラン
ジスタの入力制限を行ない、これによつて出力ト
ランジスタのコレクタ損失を制限するようにした
ものがある。 例えば第１図は、この種の保護回路の一例を示
すものである。この図における電力増幅器は、ダ
ーリントン接続されたNPNトランジスタ１ａ，
２ａ，３ａと、同じくダーリントン接続された
PNPトランジスタ１ｂ，２ｂ，３ｂとを相補結
合して構成したもので、トランジスタ３ａ，３ｂ
が出力トランジスタに相当している。そして符号
４ａ，４ｂで示すものはこの電力増幅器の保護回
路であり、ここで保護回路４ａは、トランジスタ
３ａのエミツタと出力端子５との間に介挿された
エミツタ抵抗６ａ（値Re）と、トランジスタ３ａ
のエミツタと接地点との間に順次直列に介挿され
た抵抗７ａ（値R1）、抵抗８ａ（値R2）、ダイオー
ド９ａと、ベースが前記抵抗７ａ，８ａの接続点
に接続されたエミツタが出力端子５に接続されか
つコレクタがダイオード１０ａを介してトランジ
スタ１ａのベースに接続されたNPNトランジス
タ１１ａ（入力制限用のトランジスタ）とからな
り、また保護回路４ｂもこの保護回路４ａと同様
に構成されている。 この場合、例えば保護回路４ａにおいては出力
端子５の電圧（出力電圧）をVo、抵抗６ａに流
れる電流Io（この電流Ioはトランジスタ３ａのコ
レクタ電流およびこの電力増幅器の出力電流に略
等しい）とすれば、トランジスタ１１ａのベース
電圧V1は、 V1＝（Re・Io＋Vo）R2／R1＋R2 ……(1) （ただしダイオード９ａの順方向電圧を無視して
いる。） と表わすことができる。そしてこの電圧V1と出
力電圧Voとの差がトランジスタ１１ａのベース
エミツタ間電圧VBEを越すと、トランジスタ１１
ａは導通するから、 （Re・Io＋Vo）R2／R1＋R2−Vo≧VBE ……(2) なる(2)式の条件が成立すると、トランジスタ１ａ
のベースに供給される入力信号がダイオード１０
ａ、トランジスタ１１ａを順次介して出力端子５
にバイパスされ（入力制限され）、これによつて
トランジスタ３ａのコレクタ電流が減少してトラ
ンジスタ３ａのコレクタ損失がそれ以上増加しな
いように制限される。また保護回路４ｂの動作も
上述した動作と同様である。 したがつて、これら保護回路４ａ，４ｂによる
出力制限特性は、前記(2)式より Io＝R1／Re・R2Vo＋R1＋R2／Re・R2VBE ……(3) なる関係が求まることから、第２図の実線Ａ・Ｂ
のようになる。すなわち電流Ioの制限値は、第２
図の実線Ａで示すように出力電圧Voが零の時は
（例えば負荷が短絡された場合）R1＋R2／Re・R2VBEと
な り、出力電圧Voが正方向に増加するとR1／Re・R2 なる傾きで増加し、一方、出力電圧Voが負方向
に増加する場合はダイオード９ａが非導通状態に
なるため一定値となる。また、トランジスタ３ｂ
に流れる電流Ioの制限値も同様の理由により実線
Ｂのようになる。なお、この第２図における符号
A′，B′は各々保護領域を示している。 ところで、出力端子５に負荷としてスピーカ等
のリアクタンス負荷を接続した場合、出力電圧
Voと電流Ioとの関係は同リアクタンス負荷の位
相回転（スピーカ等においては共振周波数f0の上
下に35°〜40°にも至る位相回転がある。）によつ
て、例えば第２図に破線Ｃで示すようになる。し
たがつて、第１図に示した保護回路４ａ，４ｂを
用いた場合は、この第２図の斜線で示す部分にお
いて各々波形欠損を生ずることになつてしまう。
この問題を解決するには、出力電圧Vo＝０にお
ける電流Ioの制限値がこの破線Ｃの外側に位置す
るように抵抗値R1、R2を設定し、出力制限特性
を第３図の実線Ａ、Ｂのように変更すればよい。
しかしながらこの場合は、出力電圧Vo＝０にお
ける電流Ioの制限値が増加されているから、負荷
が連続的に短絡されたような場合、この制限値に
対応する電流Ioが長時間トランジスタ３ａ，３ｂ
に流れることになり、これによつてトランジスタ
３ａ，３ｂが遂には破壊されてしまう。この場
合、トランジスタ３ａ，３ｂをより大容量のトラ
ンジスタに置換し、かつそれらの放熱器を大型化
することも考えられるがこれではコスト面等で極
めて不利である。 この発明は、以上に述べた諸事情に鑑みてなさ
れたもので、その目的とするところは出力トラン
ジスタの容量を増大させたりあるいは放熱器を大
型化することなく、かつ従来の保護回路を大幅に
変更することなく極めて合理的に出力トランジス
タの保護を行なうことができる電力増幅器の出力
制限回路を提供するものであり、 (a) 電力増幅器の出力電圧と同電力増幅器の出力
トランジスタに流れる電流に基づき、該出力ト
ランジスタに流れるトランジスタ出力電流が電
流制限値を越えないように該出力トランジスタ
に対する入力を制限する手段であつて、 通常動作時には、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が負の所定値以下である場合には前
記電流制限値は正の一定値であり、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が前記負の所定値よりも正方向にあ
る電圧値である場合には前記電流制限値は前記
正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が正の所定値以上である場合には前
記電流制限値は負の一定値であり、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が前記正の所定値よりも負方向にあ
る電圧値である場合には前記電流制限値は前記
負の一定値から所定の傾きで減少する第１の制
限特性に従い、 前記トランジスタ出力電流が前記電流制限値
を越えないように前記出力トランジスタの入力
を制限するコレクタ損失制限回路と、 (b) 前記電力増幅器の出力電圧が所定電圧レベル
を越えているか否かを検出する出力レベル検出
回路と、 (c) 前記電力増幅器に対し入力信号が供給されて
いるにも拘らず、該入力信号に対応した負帰還
信号が該電力増幅器の出力端から出力されない
場合に、前記コレクタ損失制限回路が前記出力
トランジスタの入力を制限していることを示す
検出信号を出力する制限動作検出回路と、 (d) 前記出力レベル検出回路の出力と前記制限動
作検出回路が出力する前記検出信号に基づいて
前記電力増幅器の出力電圧が所定電圧レベルを
越えていない状態でありかつ前記コレクタ損失
制限回路が前記出力トランジスタの入力を制限
している状態にあることが検出された時、 前記コレクタ損失制限回路の制限特性を、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以下である場合には前記電流制限値
が前記正の一定値であり、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以上である場合には前記電流制限値
は前記正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以上である場合には前記電流制限値
が前記負の一定値であり、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以下である場合には前記電流制限値
は前記負の一定値から所定の傾きで減少する制限
特性であつて、 前記第１の制限特性よりも動作電圧に対する制
限電流の上限を低く設定した第２の制限特性に変
化させる制限特性制御回路と を具備してなることを特徴とする。 以下、この発明の実施例を図面を参照しながら
詳細に説明する。 第４図は、この発明による電力増幅器の出力制
限回路の動作原理を説明するための回路図であ
る。この図における電力増幅器は、第１図におけ
る電力増幅器と同一の構成であり、またこの図に
おいて符号４ｃ，４ｄで示す部分はこの発明にお
けるPCリミツタ回路である。これらPCリミツタ
回路４ｃ，４ｄは、第１図に示した保護回路４
ａ，４ｂと略同一の構成を持つものであるが、以
下の点で相違がある。すなわち、ダイオード９ａ
のカソードは端子１２ａに接続され、ダイオード
９ｂのアノードは端子１２ｂに接続されている。
また第１図におけるダイオード１０ａ、トランジ
スタ１１ａからなる部分は、入力端子に抵抗７
ａ，８ａの接続点の電圧V1が印加され、入力
端子に出力電圧Voと基準電圧Vrとの和電圧
（Vo＋Vr）が印加され、出力端子がトランジス
タ１ａのベースに接続された比較器１３ａとして
示され、またダイオード１０ｂ、トランジスタ１
１ｂからなる部分は同様にして比較器１３ｂと基
準電圧−Vrとを用いて示されている。 この第４図に示す回路において、端子１２ａ，
１２ｂに共に接地電位が印加されている場合は、
これらPCリミツタ回路４ｃ，４ｄによる出力制
限特性は前記(2)式、(3)式が成り立つことから第５
図に示すように前記第２図に示した特性と同一の
特性となる。ただしこの場合、前記(2)式、(3)式に
おいて電圧VBEを電圧Vrに置き換える必要があ
る。 一方、端子１２ａに電圧−Vaを印加すると、
比較器１３ａの入力端子の電圧V1は次のよう
にして求められる。まず、第４図中、ダイオード
９ａの順方向電圧は電圧Vaに対して十分小さい
ため無視すると、トランジスタ３ａのエミツタ電
圧VAは VA＋Vo＋Io・Re ……（4a） となる。そして、抵抗７ａおよび８ａを流れる電
流IRは、下記式に示すように、電圧VAと電圧−
Vaの電位差を抵抗値R1＋R2によつて割ることに
より求められる。 IR＝｛VA−（−Va）｝／（R1＋R2） ＝Vo＋Io・Re−（−Va）／（R1＋R2） ……（4a） 従つて、電圧V1は V1＝IR・R2＋（−Va） ＝（Vo＋Io・Re＋Va）R2／（R1＋R2）−Va ……(4) となる。これより比較器１３ａの出力電圧がロー
レベルになる条件は、 (Re・Io+Vo+Va)R2／R1＋R2−Va≧Vo＋Vr ……(5) となる。したがつてこの場合、出力電圧Voと電
流Ioとをパラメータとして用いた出力制限特性
は、 前記、(5)式が Io＝R1／Re・R2（Vo＋Va）＋R1＋R2／Re・R2Vr ……(6) と表わせることから、第６図の実線Ａで示すよう
な特性（第５図の実線Ａを出力電圧Voの軸に沿
つて負側にシフトした特性）となる。すなわちこ
の場合、電流Ioの制限値は、出力電圧Voが電圧
−Vaの時R1＋R2／Re・R2Vrとなり、出力電圧Voが電圧 −Vaから正方向に増加するとR1／Re・R2なる傾き で増加し、一方出力電圧Voが電圧−Vaから負方
向に増加する場合はダイオード９ａが非導通状態
になるため一定値となる。また第４図に示す回路
の負電源側回路における出力電圧Voとトランジ
スタ３ｂの電流Ioとの関係は、端子１２ｂに電圧
＋Vaを印加すると、上述した動作と同様の動作
により第６図の実線Ｂのようになる。したがつて
この場合、電圧−Va、＋Vaを適宜の値に設定す
れば、保護領域A′，B′を破線Ｃ（リアクタンス負
荷を接続した場合の動作領域）の外に位置させる
ことができる。 そこで、この発明においては、R1＋R2／Re・R1Vrで 示される電流値を負荷が連続的に短絡された場合
においてもトランジスタ３ａ，３ｂが破壊されな
いような低い値に設定すると共に、通常の動作時
においては端子１２ａ，１２ｂに負荷の特性に適
した電圧−Va、＋Vaを各々印加して出力制限特
性を第６図の実線Ａ、Ｂのような特性にし、また
負荷が短絡されたような異常状態においては前記
端子１２ａ，１２ｂの電圧を接地レベルにして出
力制限特性を第５図の実線Ａ、Ｂのような特性に
してトランジスタ３ａ，３ｂを破壊から保護す
る。そしてこの場合、前記端子１２ａ，１２ｂに
印加する電圧の切換えは、出力電圧Voが所定レ
ベルを越えているか否かを検出する出力レベル検
出回路の検出出力と、電力増幅器の出力電流がク
リツプ状態となつているか否かを検出することを
以て、出力トランジスタにおける入力制限が行わ
れているか否かを検出する制限動作検出回路の検
出出力とを用いる。 すなわち、出力レベル検出回路の検出結果と、
制限動作検出回路の検出結果との組合わせを考察
した場合、 第１表に示すように、
スタのコレクタ損失を所定値以下に抑えることに
より前記出力段トランジスタを破壊から保護する
電力増幅器の保護回路に関する。 従来、電力増幅器の出力トランジスタを保護す
る回路として、電力増幅器の出力電圧と、出力ト
ランジスタに流れる電流とに基づいて出力トラン
ジスタの入力制限を行ない、これによつて出力ト
ランジスタのコレクタ損失を制限するようにした
ものがある。 例えば第１図は、この種の保護回路の一例を示
すものである。この図における電力増幅器は、ダ
ーリントン接続されたNPNトランジスタ１ａ，
２ａ，３ａと、同じくダーリントン接続された
PNPトランジスタ１ｂ，２ｂ，３ｂとを相補結
合して構成したもので、トランジスタ３ａ，３ｂ
が出力トランジスタに相当している。そして符号
４ａ，４ｂで示すものはこの電力増幅器の保護回
路であり、ここで保護回路４ａは、トランジスタ
３ａのエミツタと出力端子５との間に介挿された
エミツタ抵抗６ａ（値Re）と、トランジスタ３ａ
のエミツタと接地点との間に順次直列に介挿され
た抵抗７ａ（値R1）、抵抗８ａ（値R2）、ダイオー
ド９ａと、ベースが前記抵抗７ａ，８ａの接続点
に接続されたエミツタが出力端子５に接続されか
つコレクタがダイオード１０ａを介してトランジ
スタ１ａのベースに接続されたNPNトランジス
タ１１ａ（入力制限用のトランジスタ）とからな
り、また保護回路４ｂもこの保護回路４ａと同様
に構成されている。 この場合、例えば保護回路４ａにおいては出力
端子５の電圧（出力電圧）をVo、抵抗６ａに流
れる電流Io（この電流Ioはトランジスタ３ａのコ
レクタ電流およびこの電力増幅器の出力電流に略
等しい）とすれば、トランジスタ１１ａのベース
電圧V1は、 V1＝（Re・Io＋Vo）R2／R1＋R2 ……(1) （ただしダイオード９ａの順方向電圧を無視して
いる。） と表わすことができる。そしてこの電圧V1と出
力電圧Voとの差がトランジスタ１１ａのベース
エミツタ間電圧VBEを越すと、トランジスタ１１
ａは導通するから、 （Re・Io＋Vo）R2／R1＋R2−Vo≧VBE ……(2) なる(2)式の条件が成立すると、トランジスタ１ａ
のベースに供給される入力信号がダイオード１０
ａ、トランジスタ１１ａを順次介して出力端子５
にバイパスされ（入力制限され）、これによつて
トランジスタ３ａのコレクタ電流が減少してトラ
ンジスタ３ａのコレクタ損失がそれ以上増加しな
いように制限される。また保護回路４ｂの動作も
上述した動作と同様である。 したがつて、これら保護回路４ａ，４ｂによる
出力制限特性は、前記(2)式より Io＝R1／Re・R2Vo＋R1＋R2／Re・R2VBE ……(3) なる関係が求まることから、第２図の実線Ａ・Ｂ
のようになる。すなわち電流Ioの制限値は、第２
図の実線Ａで示すように出力電圧Voが零の時は
（例えば負荷が短絡された場合）R1＋R2／Re・R2VBEと
な り、出力電圧Voが正方向に増加するとR1／Re・R2 なる傾きで増加し、一方、出力電圧Voが負方向
に増加する場合はダイオード９ａが非導通状態に
なるため一定値となる。また、トランジスタ３ｂ
に流れる電流Ioの制限値も同様の理由により実線
Ｂのようになる。なお、この第２図における符号
A′，B′は各々保護領域を示している。 ところで、出力端子５に負荷としてスピーカ等
のリアクタンス負荷を接続した場合、出力電圧
Voと電流Ioとの関係は同リアクタンス負荷の位
相回転（スピーカ等においては共振周波数f0の上
下に35°〜40°にも至る位相回転がある。）によつ
て、例えば第２図に破線Ｃで示すようになる。し
たがつて、第１図に示した保護回路４ａ，４ｂを
用いた場合は、この第２図の斜線で示す部分にお
いて各々波形欠損を生ずることになつてしまう。
この問題を解決するには、出力電圧Vo＝０にお
ける電流Ioの制限値がこの破線Ｃの外側に位置す
るように抵抗値R1、R2を設定し、出力制限特性
を第３図の実線Ａ、Ｂのように変更すればよい。
しかしながらこの場合は、出力電圧Vo＝０にお
ける電流Ioの制限値が増加されているから、負荷
が連続的に短絡されたような場合、この制限値に
対応する電流Ioが長時間トランジスタ３ａ，３ｂ
に流れることになり、これによつてトランジスタ
３ａ，３ｂが遂には破壊されてしまう。この場
合、トランジスタ３ａ，３ｂをより大容量のトラ
ンジスタに置換し、かつそれらの放熱器を大型化
することも考えられるがこれではコスト面等で極
めて不利である。 この発明は、以上に述べた諸事情に鑑みてなさ
れたもので、その目的とするところは出力トラン
ジスタの容量を増大させたりあるいは放熱器を大
型化することなく、かつ従来の保護回路を大幅に
変更することなく極めて合理的に出力トランジス
タの保護を行なうことができる電力増幅器の出力
制限回路を提供するものであり、 (a) 電力増幅器の出力電圧と同電力増幅器の出力
トランジスタに流れる電流に基づき、該出力ト
ランジスタに流れるトランジスタ出力電流が電
流制限値を越えないように該出力トランジスタ
に対する入力を制限する手段であつて、 通常動作時には、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が負の所定値以下である場合には前
記電流制限値は正の一定値であり、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が前記負の所定値よりも正方向にあ
る電圧値である場合には前記電流制限値は前記
正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が正の所定値以上である場合には前
記電流制限値は負の一定値であり、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が前記正の所定値よりも負方向にあ
る電圧値である場合には前記電流制限値は前記
負の一定値から所定の傾きで減少する第１の制
限特性に従い、 前記トランジスタ出力電流が前記電流制限値
を越えないように前記出力トランジスタの入力
を制限するコレクタ損失制限回路と、 (b) 前記電力増幅器の出力電圧が所定電圧レベル
を越えているか否かを検出する出力レベル検出
回路と、 (c) 前記電力増幅器に対し入力信号が供給されて
いるにも拘らず、該入力信号に対応した負帰還
信号が該電力増幅器の出力端から出力されない
場合に、前記コレクタ損失制限回路が前記出力
トランジスタの入力を制限していることを示す
検出信号を出力する制限動作検出回路と、 (d) 前記出力レベル検出回路の出力と前記制限動
作検出回路が出力する前記検出信号に基づいて
前記電力増幅器の出力電圧が所定電圧レベルを
越えていない状態でありかつ前記コレクタ損失
制限回路が前記出力トランジスタの入力を制限
している状態にあることが検出された時、 前記コレクタ損失制限回路の制限特性を、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以下である場合には前記電流制限値
が前記正の一定値であり、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以上である場合には前記電流制限値
は前記正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以上である場合には前記電流制限値
が前記負の一定値であり、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以下である場合には前記電流制限値
は前記負の一定値から所定の傾きで減少する制限
特性であつて、 前記第１の制限特性よりも動作電圧に対する制
限電流の上限を低く設定した第２の制限特性に変
化させる制限特性制御回路と を具備してなることを特徴とする。 以下、この発明の実施例を図面を参照しながら
詳細に説明する。 第４図は、この発明による電力増幅器の出力制
限回路の動作原理を説明するための回路図であ
る。この図における電力増幅器は、第１図におけ
る電力増幅器と同一の構成であり、またこの図に
おいて符号４ｃ，４ｄで示す部分はこの発明にお
けるPCリミツタ回路である。これらPCリミツタ
回路４ｃ，４ｄは、第１図に示した保護回路４
ａ，４ｂと略同一の構成を持つものであるが、以
下の点で相違がある。すなわち、ダイオード９ａ
のカソードは端子１２ａに接続され、ダイオード
９ｂのアノードは端子１２ｂに接続されている。
また第１図におけるダイオード１０ａ、トランジ
スタ１１ａからなる部分は、入力端子に抵抗７
ａ，８ａの接続点の電圧V1が印加され、入力
端子に出力電圧Voと基準電圧Vrとの和電圧
（Vo＋Vr）が印加され、出力端子がトランジス
タ１ａのベースに接続された比較器１３ａとして
示され、またダイオード１０ｂ、トランジスタ１
１ｂからなる部分は同様にして比較器１３ｂと基
準電圧−Vrとを用いて示されている。 この第４図に示す回路において、端子１２ａ，
１２ｂに共に接地電位が印加されている場合は、
これらPCリミツタ回路４ｃ，４ｄによる出力制
限特性は前記(2)式、(3)式が成り立つことから第５
図に示すように前記第２図に示した特性と同一の
特性となる。ただしこの場合、前記(2)式、(3)式に
おいて電圧VBEを電圧Vrに置き換える必要があ
る。 一方、端子１２ａに電圧−Vaを印加すると、
比較器１３ａの入力端子の電圧V1は次のよう
にして求められる。まず、第４図中、ダイオード
９ａの順方向電圧は電圧Vaに対して十分小さい
ため無視すると、トランジスタ３ａのエミツタ電
圧VAは VA＋Vo＋Io・Re ……（4a） となる。そして、抵抗７ａおよび８ａを流れる電
流IRは、下記式に示すように、電圧VAと電圧−
Vaの電位差を抵抗値R1＋R2によつて割ることに
より求められる。 IR＝｛VA−（−Va）｝／（R1＋R2） ＝Vo＋Io・Re−（−Va）／（R1＋R2） ……（4a） 従つて、電圧V1は V1＝IR・R2＋（−Va） ＝（Vo＋Io・Re＋Va）R2／（R1＋R2）−Va ……(4) となる。これより比較器１３ａの出力電圧がロー
レベルになる条件は、 (Re・Io+Vo+Va)R2／R1＋R2−Va≧Vo＋Vr ……(5) となる。したがつてこの場合、出力電圧Voと電
流Ioとをパラメータとして用いた出力制限特性
は、 前記、(5)式が Io＝R1／Re・R2（Vo＋Va）＋R1＋R2／Re・R2Vr ……(6) と表わせることから、第６図の実線Ａで示すよう
な特性（第５図の実線Ａを出力電圧Voの軸に沿
つて負側にシフトした特性）となる。すなわちこ
の場合、電流Ioの制限値は、出力電圧Voが電圧
−Vaの時R1＋R2／Re・R2Vrとなり、出力電圧Voが電圧 −Vaから正方向に増加するとR1／Re・R2なる傾き で増加し、一方出力電圧Voが電圧−Vaから負方
向に増加する場合はダイオード９ａが非導通状態
になるため一定値となる。また第４図に示す回路
の負電源側回路における出力電圧Voとトランジ
スタ３ｂの電流Ioとの関係は、端子１２ｂに電圧
＋Vaを印加すると、上述した動作と同様の動作
により第６図の実線Ｂのようになる。したがつて
この場合、電圧−Va、＋Vaを適宜の値に設定す
れば、保護領域A′，B′を破線Ｃ（リアクタンス負
荷を接続した場合の動作領域）の外に位置させる
ことができる。 そこで、この発明においては、R1＋R2／Re・R1Vrで 示される電流値を負荷が連続的に短絡された場合
においてもトランジスタ３ａ，３ｂが破壊されな
いような低い値に設定すると共に、通常の動作時
においては端子１２ａ，１２ｂに負荷の特性に適
した電圧−Va、＋Vaを各々印加して出力制限特
性を第６図の実線Ａ、Ｂのような特性にし、また
負荷が短絡されたような異常状態においては前記
端子１２ａ，１２ｂの電圧を接地レベルにして出
力制限特性を第５図の実線Ａ、Ｂのような特性に
してトランジスタ３ａ，３ｂを破壊から保護す
る。そしてこの場合、前記端子１２ａ，１２ｂに
印加する電圧の切換えは、出力電圧Voが所定レ
ベルを越えているか否かを検出する出力レベル検
出回路の検出出力と、電力増幅器の出力電流がク
リツプ状態となつているか否かを検出することを
以て、出力トランジスタにおける入力制限が行わ
れているか否かを検出する制限動作検出回路の検
出出力とを用いる。 すなわち、出力レベル検出回路の検出結果と、
制限動作検出回路の検出結果との組合わせを考察
した場合、 第１表に示すように、
【表】
出力レベル検出回路によつて出力レベルが小さ
いと検出されているにも拘わらず制限動作検出回
路によつて出力電流がクリツプしていることが検
出された場合は、負荷が短絡されているかあるい
は極めて短絡状態に近い異常な状態であると判断
される。したがつて、この組合わせにおいてのみ
前記端子１２ａ，１２ｂに接地電位が印加される
ようにし、その他の組合わせにおいては前記端子
１２ａ，１２ｂに各々−Va、＋Vaを印加するよ
うにすればよい。このようにすることで、負荷が
短絡状態に近い極めて異常な状態になつた場合に
限り、Pcリミツタ回路４ｃ，４ｄの出力制限特
性が、第６図の特性から第５図の特性に切り換え
られ、動作電圧に対する制限電流の上限値が低く
される。 第７図は、上記動作原理に基づくこの発明の一
実施例の構成を示す回路図である。この図におけ
る電力増幅器は、ダーリントン接続されたトラン
ジスタ１ａ〜３ａと同じくダーリントン接続され
たトランジスタ１ｂ〜３ｂとからなる出力段増幅
部と、ドライブ段増幅器１４と、このドライブ段
増幅器１４の出力端子と前記トランジスタ１ａ，
１ｂの各ベースとの間に各々介挿されたバイアス
電源１５ａ，１５ｂと、出力電圧Voを前記ドラ
イブ段増幅器１４の反転入力端子に負帰還させる
図示せぬ帰還回路とからなるものである。また
PCリミツタ回路４ｃ，４ｄは第１図に示した保
護回路４ａ，４ｂと略同一構成であるが、この
PCリミツタ回路４ｃにおいてはダイオード１０
ａのカソードと出力端子５との間にトランジスタ
１１ａによつて駆動されるPNPトランジスタ１
６ａが新たに設けられ、PCリミツタ回路４ｄに
おいては出力端子５とダイオード１０ｂのアノー
ドとの間にトランジスタ１１ｂによつて駆動され
るNPNトランジスタ１６ｂが新たに設けられて
いる。 次に、出力レベル検出回路１７は、出力電圧
Voが所定の電圧レベルを越えていれば２値論理
レベルの“１”信号を出力し、出力電圧Voが同
電圧レベルより小さければ“０”信号を出力する
ように構成されている。また制限動作検出回路１
８は、出力端子５における出力電流をドライブ段
増幅器１４の電源電流値をパラメータとして検出
するもので、前記出力電流がクリツプ状態になつ
ていれば“１”信号を出力し、同出力電流がクリ
ツプ状態になつていなければ“０”信号を出力す
るように構成されている。また条件判定回路１９
は出力レベル検出回路１７の出力が“０”信号で
あり、かつ制限動作検出回路１８の出力が“１”
信号である入力条件においてのみ端子１２ａ，１
２ｂを接地レベルにし、それ以外の入力条件にお
いては端子１２ａ，１２ｂに各々電圧−Va、＋
Vaを出力するように構成されている。 以上の構成によれば、負荷が短絡されたりある
いは負荷のインピーダンスが極めて低いような異
常状態においては、出力電圧Voの電圧レベルが
低くなるとともに出力電流がクリツプ状態になる
から、出力レベル検出器１７は“０”信号、制限
動作検出回路１８“１”信号を各々出力するよう
になる。この場合、条件判定回路１９は端子１２
ａ，１２ｂを共に接地レベルにするから、PCリ
ミツタ回路４ｃ，４ｄによる出力制限特性は第５
図の実線Ａ、Ｂのようになり、出力電流は略
R1＋R2／Re・R2VBEと低い値に制限される。 一方、負荷が正常な場合は、条件判定回路１９
の入力条件が揃わないから端子１２ａ，１２ｂに
電圧−Va、＋Vaが各々供給され、この結果PCリ
ミツタ回路４ｃ，４ｄによる出力制限特性は第６
図の実線Ａ、Ｂのようになる。したがつてこの場
合は、波形欠損等の問題が生ずることはない。 次に、第８図は、第７図に示した実施例の具体
回路を示す図で、この図において第７図の各部に
対応する部分には各々同一の符号が付してある。 第８図におけるドライブ段増幅器１４において
NPNトランジスタ２０ａ，２１ａおよび定電流
源２２ａ等からなる差動増幅器２３ａと、PNP
トランジスタ２０ｂ，２１ｂおよび定電流源２２
ｂ等からなり前記差動増幅器２３ａと相補関係に
ある差動増幅器２３ｂとは、入力端子２４に供給
される入力信号を各々入力し増幅する。差動増幅
器２３ａにおけるトランジスタ２０ａの負荷はダ
イオード２５ａと抵抗２６ａとカスコード増幅用
のNPNトランジスタ２７ａとからなり、またダ
イオード２５ａ、抵抗２６ａとからなる部分と抵
抗２８ａ、PNPトランジスタ２９ａからなる部
分とはカレントミラー回路を構成し、トランジス
タ２９ａのコレクタ側にはカスコード増幅用の
PNPトランジスタ３０ａが接続されている。し
たがつて、前記差動増幅器２３ａによつて増幅さ
れた入力信号はトランジスタ３０ａのコレクタか
ら取り出される。また、このドライブ段増幅器１
４における負電源側回路も上述した正電源側回路
と同様に構成されており、前記差動増幅器２３ｂ
によつて増幅された入力信号はNPNトランジス
タ３０ｂのコレクタから取り出される。 トランジスタ３０ａ，３０ｂの各コレクタに得
られる信号は、トランジスタ１ａ，１ｂの各ベー
スへ各々供給される。なお、トランジスタ１ａ，
１ｂの両ベース間にはバイアス回路１５が介挿さ
れている。 出力レベル検出回路１７は、ダイオードブリツ
ジ３１、コンデンサ３２および比較器３３等から
なるもので、出力電圧Voが低電圧レベルの場合
は、ダイオード３１ａ，３１ｂは極めて僅かしか
導通しないため、コンデンサ３２はダイオード３
１ｃ，３１ｄの順方向電圧降下によつて略1.2V
に充電される。この結果比較器３３の出力はロー
レペル（略−Vc）になる。一方、出力電圧Voが
高電圧レベルの場合は、ダイオード３１ａ，３１
ｂが導通して、コンデンサ３２は上述した充電方
向とは逆方向に充電される。そしてコンデンサ３
２の両端電圧がOVを越えると比較器３３の出力
はハイレベル（略＋Vc）となる。 制限動作検出回路１８は、ダイオードブリツジ
３４、コンデンサ３５および比較器３６等からな
る部分と、ドライブ段増幅器１４における抵抗３
７ａ，３７ｂおよびPNPトランジスタ３８ａ、
NPNトランジスタ３８ｂ等からなる部分とから
構成されている。 この制限動作検出回路１８において、抵抗３７
ａ，３７ｂの各抵抗値は、低電流源２２ａ，２２
ｂの電流が全て抵抗３７ａ，３７ｂを流れたと
き、抵抗３７ａ，３７ｂの両端電圧がトランジス
タ３８ａ，３８ｂのベース−エミツタ間を導通せ
しめる順方向電圧（約0.6V）より大きくなるよ
うに選択されている。 電力増幅器全体が正常に動作しているときは、
入力信号に対応した出力信号が出力端５から得ら
れ、この出力信号が負帰還信号NFとして、NPN
トランジスタ２１ａおよびPNP２１ｂの各ベー
スに供給される。この正常動作状態においては、
定電流源２２ａの電流はNPNトランジスタ２０
ａおよび２１ａとに分流し、従つて、トランジス
タ３８ａが非導通状態となる。同様に、定電流源
２２ｂの電流もPNPトランジスタ２０ｂと２１
ｂに分流するもので、トランジスタ３８ｂも非導
通状態である。したがつてこの場合、ダイオード
３４ａ，３４ｂは導通せず、コンデンサ３５はダ
イオード３４ｃ，３４ｄの順方向電圧降下によつ
て略1.2Vに充電されるから、比較器３６の出力
はローレベル（略−Vc）となる。これに対し、
電力増幅器の出力端５の出力電圧Voがクリツプ
され、入力信号に対応した正常な出力信号（すな
わち、負帰還信号NF）が得られない場合には、
定電流源２２ａからの電流はNPNトランジスタ
２０ａあるいは２１ａの一方に集中して流れ、定
電流源２２ｂからの電流はPNPトランジスタ２
１ｂあるいは２０ｂの一方に集中して流れる。こ
こで、NPNトランジスタ２０ａに電流が集中す
る場合にはPNPトランジスタ２１ｂに電流が集
中し、NPNトランジスタ２１ａに電流が集中す
る場合にはPNPトランジスタ２０ｂに電流が集
中する。そして、NPNトランジスタ２１ａに電
流が集中した場合には、抵抗３７ａの両端電圧が
大きくなり、トランジスタ３８ａが導通状態とな
る。この場合、トランジスタ３８ｂは導通状態と
ならず、トランジスタ３８ａのコレクタの電位は
正方向に変化する。同様にPNPトランジスタ２
１ｂに電流が集中した場合には、抵抗３７ｂの両
端電圧が大きくなり、トランジスタ３８ｂが導通
状態となる。この場合、トランジスタ３８ａは導
通状態とならず、トランジスタ３８ｂのコレクタ
の電位は負方向に変化する。したがつてこの場合
は、トランジスタ３４ａ，３４ｂが導通し、コン
デンサ３５が上記充電方向とは逆方向に充電され
るから、比較器３６の出力はハイレベル（略＋
Vc）となる。 条件判定回路１９は、前記比較器３６の出力端
子と前記比較器３３の出力端子との間に順次直列
に接続された抵抗３９、抵抗４０、抵抗４１（抵
抗３９と同一抵抗値の抵抗）と、抵抗４０の両端
間電圧によつて導通されるNPNトランジスタ４
２ａ、PNPトランジスタ４２ｂと、これらトラ
ンジスタ４２ａ，４２ｂによつて各々導通制御さ
れるNPNトランジスタ４３ａ、PNPトランジス
タ４３ｂ等から構成されている。この条件判定回
路１９によれば、前記比較器３６の出力がハイレ
ベル（＋Vc）でありかつ比較器３３の出力がロ
ーレベル（−Vc）である時のみ、トランジスタ
４２ａ，４２ｂが導通して端子１２ａ，１２ｂの
電圧が略接地電位になる。また上記以外の状態に
おいては、トランジスタ４２ａ，４２ｂは導通し
ないからトランジスタ４３ａ，４３ｂが導通して
端子１２ａ，１２ｂの電圧は各々−Va、＋Vaと
なる。 この具体回路においては、出力電圧Voが低電
圧レベルであり、かつ出力電流がクリツプ状態で
ある状態が瞬間的に発生したとしても、そ持続期
間がコンデンサ３２，３５の充電時間（例えば
0.5秒程度）を越えない限り出力レベル検出回路
１７、制限動作検出回路１８は動作しないように
なつている。従つて、負荷が短絡状態に近い異常
状態が所定時間以上継続した場合に限り、Pcリ
ミツタ回路４ｃ，４ｄの出力制限特性が動作電圧
に対する制限電流の上限値の低い第５図の特性に
切り換えられる。 以上の説明から明らかなように、この発明によ
る電力増幅器の出力制限回路は、 (a) 電力増幅器の出力電圧と同電力増幅器の出力
トランジスタに流れる電流に基づき、該出力ト
ランジスタに流れるトランジスタ出力電流が電
流制限値を越えないように該出力トランジスタ
に対する入力を制限する手段であつて、 通常動作時には、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が負の所定値以下である場合には前
記電流制限値は正の一定値であり、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が前記負の所定値よりも正方向にあ
る電圧値である場合には前記電流制限値は前記
正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が正の所定値以上である場合には前
記電流制限値は負の一定値であり、 前記トランジスタ出力電流が負でありかつ前
記出力電流が前記正の所定値よりも負方向にあ
る電圧値である場合には前記電流制限値は前記
負の一定値から所定の傾きで減少する第１の制
限特性に従い、 前記トランジスタ出力電流が前記電流制限値
を越えないように前記出力トランジスタの入力
を制限するコレクタ損失制限回路と、 (b) 前記電力増幅器の出力電圧が所定電圧レベル
を越えているか否かを検出する出力レベル検出
回路と、 (c) 前記電力増幅器に対し入力信号が供給されて
いるにも拘らず、該入力信号に対応した負帰還
信号が該電力増幅器の出力端から出力されない
場合に、前記コレクタ損失制限回路が前記出力
トランジスタの入力を制限していることを示す
検出信号を出力する制限動作検出回路と、 (d) 前記出力レベル検出回路の出力と前記制限動
作検出回路が出力する前記検出信号に基づいて
前記電力増幅器の出力電圧が所定電圧レベルを
越えていない状態でありかつ前記コレクタ損失
制限回路が前記出力トランジスタの入力を制限
している状態にあることが検出された時、 前記コレクタ損失制限回路の制限特性を、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以下である場合には前記電流制限値
が前記正の一定値であり、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以上である場合には前記電流制限値
は前記正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以上である場合には前記電流制限値
が前記負の一定値であり、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以下である場合には前記電流制限値
は前記負の一定値から所定の傾きで減少する制限
特性であつて、 前記第１の制限特性よりも動作電圧に対する制
限電流の上限を低く設定した第２の制限特性に変
化させる制限特性制御回路とを具備するので、負
荷が正常な場合には、コレクタ損失制限回路にお
ける出力制限特性が波形欠損が起きないような第
一の制限特性とされ、負荷が短絡されたりあるい
は極めて低インピーダンスであるような異常状態
になつた場合においてのみ、出力制限特性が第１
の制限特性よりも動作電圧に対する制限電流値が
低い第２の制限特性とされる。従つて、出力トラ
ンジスタの電流容量を増やしたり放熱器を大型化
することなく、かつ従来の保護回路を大幅に変更
することなく、極めて合理的な電力増幅器の出力
制限回路を実現することができる。
いと検出されているにも拘わらず制限動作検出回
路によつて出力電流がクリツプしていることが検
出された場合は、負荷が短絡されているかあるい
は極めて短絡状態に近い異常な状態であると判断
される。したがつて、この組合わせにおいてのみ
前記端子１２ａ，１２ｂに接地電位が印加される
ようにし、その他の組合わせにおいては前記端子
１２ａ，１２ｂに各々−Va、＋Vaを印加するよ
うにすればよい。このようにすることで、負荷が
短絡状態に近い極めて異常な状態になつた場合に
限り、Pcリミツタ回路４ｃ，４ｄの出力制限特
性が、第６図の特性から第５図の特性に切り換え
られ、動作電圧に対する制限電流の上限値が低く
される。 第７図は、上記動作原理に基づくこの発明の一
実施例の構成を示す回路図である。この図におけ
る電力増幅器は、ダーリントン接続されたトラン
ジスタ１ａ〜３ａと同じくダーリントン接続され
たトランジスタ１ｂ〜３ｂとからなる出力段増幅
部と、ドライブ段増幅器１４と、このドライブ段
増幅器１４の出力端子と前記トランジスタ１ａ，
１ｂの各ベースとの間に各々介挿されたバイアス
電源１５ａ，１５ｂと、出力電圧Voを前記ドラ
イブ段増幅器１４の反転入力端子に負帰還させる
図示せぬ帰還回路とからなるものである。また
PCリミツタ回路４ｃ，４ｄは第１図に示した保
護回路４ａ，４ｂと略同一構成であるが、この
PCリミツタ回路４ｃにおいてはダイオード１０
ａのカソードと出力端子５との間にトランジスタ
１１ａによつて駆動されるPNPトランジスタ１
６ａが新たに設けられ、PCリミツタ回路４ｄに
おいては出力端子５とダイオード１０ｂのアノー
ドとの間にトランジスタ１１ｂによつて駆動され
るNPNトランジスタ１６ｂが新たに設けられて
いる。 次に、出力レベル検出回路１７は、出力電圧
Voが所定の電圧レベルを越えていれば２値論理
レベルの“１”信号を出力し、出力電圧Voが同
電圧レベルより小さければ“０”信号を出力する
ように構成されている。また制限動作検出回路１
８は、出力端子５における出力電流をドライブ段
増幅器１４の電源電流値をパラメータとして検出
するもので、前記出力電流がクリツプ状態になつ
ていれば“１”信号を出力し、同出力電流がクリ
ツプ状態になつていなければ“０”信号を出力す
るように構成されている。また条件判定回路１９
は出力レベル検出回路１７の出力が“０”信号で
あり、かつ制限動作検出回路１８の出力が“１”
信号である入力条件においてのみ端子１２ａ，１
２ｂを接地レベルにし、それ以外の入力条件にお
いては端子１２ａ，１２ｂに各々電圧−Va、＋
Vaを出力するように構成されている。 以上の構成によれば、負荷が短絡されたりある
いは負荷のインピーダンスが極めて低いような異
常状態においては、出力電圧Voの電圧レベルが
低くなるとともに出力電流がクリツプ状態になる
から、出力レベル検出器１７は“０”信号、制限
動作検出回路１８“１”信号を各々出力するよう
になる。この場合、条件判定回路１９は端子１２
ａ，１２ｂを共に接地レベルにするから、PCリ
ミツタ回路４ｃ，４ｄによる出力制限特性は第５
図の実線Ａ、Ｂのようになり、出力電流は略
R1＋R2／Re・R2VBEと低い値に制限される。 一方、負荷が正常な場合は、条件判定回路１９
の入力条件が揃わないから端子１２ａ，１２ｂに
電圧−Va、＋Vaが各々供給され、この結果PCリ
ミツタ回路４ｃ，４ｄによる出力制限特性は第６
図の実線Ａ、Ｂのようになる。したがつてこの場
合は、波形欠損等の問題が生ずることはない。 次に、第８図は、第７図に示した実施例の具体
回路を示す図で、この図において第７図の各部に
対応する部分には各々同一の符号が付してある。 第８図におけるドライブ段増幅器１４において
NPNトランジスタ２０ａ，２１ａおよび定電流
源２２ａ等からなる差動増幅器２３ａと、PNP
トランジスタ２０ｂ，２１ｂおよび定電流源２２
ｂ等からなり前記差動増幅器２３ａと相補関係に
ある差動増幅器２３ｂとは、入力端子２４に供給
される入力信号を各々入力し増幅する。差動増幅
器２３ａにおけるトランジスタ２０ａの負荷はダ
イオード２５ａと抵抗２６ａとカスコード増幅用
のNPNトランジスタ２７ａとからなり、またダ
イオード２５ａ、抵抗２６ａとからなる部分と抵
抗２８ａ、PNPトランジスタ２９ａからなる部
分とはカレントミラー回路を構成し、トランジス
タ２９ａのコレクタ側にはカスコード増幅用の
PNPトランジスタ３０ａが接続されている。し
たがつて、前記差動増幅器２３ａによつて増幅さ
れた入力信号はトランジスタ３０ａのコレクタか
ら取り出される。また、このドライブ段増幅器１
４における負電源側回路も上述した正電源側回路
と同様に構成されており、前記差動増幅器２３ｂ
によつて増幅された入力信号はNPNトランジス
タ３０ｂのコレクタから取り出される。 トランジスタ３０ａ，３０ｂの各コレクタに得
られる信号は、トランジスタ１ａ，１ｂの各ベー
スへ各々供給される。なお、トランジスタ１ａ，
１ｂの両ベース間にはバイアス回路１５が介挿さ
れている。 出力レベル検出回路１７は、ダイオードブリツ
ジ３１、コンデンサ３２および比較器３３等から
なるもので、出力電圧Voが低電圧レベルの場合
は、ダイオード３１ａ，３１ｂは極めて僅かしか
導通しないため、コンデンサ３２はダイオード３
１ｃ，３１ｄの順方向電圧降下によつて略1.2V
に充電される。この結果比較器３３の出力はロー
レペル（略−Vc）になる。一方、出力電圧Voが
高電圧レベルの場合は、ダイオード３１ａ，３１
ｂが導通して、コンデンサ３２は上述した充電方
向とは逆方向に充電される。そしてコンデンサ３
２の両端電圧がOVを越えると比較器３３の出力
はハイレベル（略＋Vc）となる。 制限動作検出回路１８は、ダイオードブリツジ
３４、コンデンサ３５および比較器３６等からな
る部分と、ドライブ段増幅器１４における抵抗３
７ａ，３７ｂおよびPNPトランジスタ３８ａ、
NPNトランジスタ３８ｂ等からなる部分とから
構成されている。 この制限動作検出回路１８において、抵抗３７
ａ，３７ｂの各抵抗値は、低電流源２２ａ，２２
ｂの電流が全て抵抗３７ａ，３７ｂを流れたと
き、抵抗３７ａ，３７ｂの両端電圧がトランジス
タ３８ａ，３８ｂのベース−エミツタ間を導通せ
しめる順方向電圧（約0.6V）より大きくなるよ
うに選択されている。 電力増幅器全体が正常に動作しているときは、
入力信号に対応した出力信号が出力端５から得ら
れ、この出力信号が負帰還信号NFとして、NPN
トランジスタ２１ａおよびPNP２１ｂの各ベー
スに供給される。この正常動作状態においては、
定電流源２２ａの電流はNPNトランジスタ２０
ａおよび２１ａとに分流し、従つて、トランジス
タ３８ａが非導通状態となる。同様に、定電流源
２２ｂの電流もPNPトランジスタ２０ｂと２１
ｂに分流するもので、トランジスタ３８ｂも非導
通状態である。したがつてこの場合、ダイオード
３４ａ，３４ｂは導通せず、コンデンサ３５はダ
イオード３４ｃ，３４ｄの順方向電圧降下によつ
て略1.2Vに充電されるから、比較器３６の出力
はローレベル（略−Vc）となる。これに対し、
電力増幅器の出力端５の出力電圧Voがクリツプ
され、入力信号に対応した正常な出力信号（すな
わち、負帰還信号NF）が得られない場合には、
定電流源２２ａからの電流はNPNトランジスタ
２０ａあるいは２１ａの一方に集中して流れ、定
電流源２２ｂからの電流はPNPトランジスタ２
１ｂあるいは２０ｂの一方に集中して流れる。こ
こで、NPNトランジスタ２０ａに電流が集中す
る場合にはPNPトランジスタ２１ｂに電流が集
中し、NPNトランジスタ２１ａに電流が集中す
る場合にはPNPトランジスタ２０ｂに電流が集
中する。そして、NPNトランジスタ２１ａに電
流が集中した場合には、抵抗３７ａの両端電圧が
大きくなり、トランジスタ３８ａが導通状態とな
る。この場合、トランジスタ３８ｂは導通状態と
ならず、トランジスタ３８ａのコレクタの電位は
正方向に変化する。同様にPNPトランジスタ２
１ｂに電流が集中した場合には、抵抗３７ｂの両
端電圧が大きくなり、トランジスタ３８ｂが導通
状態となる。この場合、トランジスタ３８ａは導
通状態とならず、トランジスタ３８ｂのコレクタ
の電位は負方向に変化する。したがつてこの場合
は、トランジスタ３４ａ，３４ｂが導通し、コン
デンサ３５が上記充電方向とは逆方向に充電され
るから、比較器３６の出力はハイレベル（略＋
Vc）となる。 条件判定回路１９は、前記比較器３６の出力端
子と前記比較器３３の出力端子との間に順次直列
に接続された抵抗３９、抵抗４０、抵抗４１（抵
抗３９と同一抵抗値の抵抗）と、抵抗４０の両端
間電圧によつて導通されるNPNトランジスタ４
２ａ、PNPトランジスタ４２ｂと、これらトラ
ンジスタ４２ａ，４２ｂによつて各々導通制御さ
れるNPNトランジスタ４３ａ、PNPトランジス
タ４３ｂ等から構成されている。この条件判定回
路１９によれば、前記比較器３６の出力がハイレ
ベル（＋Vc）でありかつ比較器３３の出力がロ
ーレベル（−Vc）である時のみ、トランジスタ
４２ａ，４２ｂが導通して端子１２ａ，１２ｂの
電圧が略接地電位になる。また上記以外の状態に
おいては、トランジスタ４２ａ，４２ｂは導通し
ないからトランジスタ４３ａ，４３ｂが導通して
端子１２ａ，１２ｂの電圧は各々−Va、＋Vaと
なる。 この具体回路においては、出力電圧Voが低電
圧レベルであり、かつ出力電流がクリツプ状態で
ある状態が瞬間的に発生したとしても、そ持続期
間がコンデンサ３２，３５の充電時間（例えば
0.5秒程度）を越えない限り出力レベル検出回路
１７、制限動作検出回路１８は動作しないように
なつている。従つて、負荷が短絡状態に近い異常
状態が所定時間以上継続した場合に限り、Pcリ
ミツタ回路４ｃ，４ｄの出力制限特性が動作電圧
に対する制限電流の上限値の低い第５図の特性に
切り換えられる。 以上の説明から明らかなように、この発明によ
る電力増幅器の出力制限回路は、 (a) 電力増幅器の出力電圧と同電力増幅器の出力
トランジスタに流れる電流に基づき、該出力ト
ランジスタに流れるトランジスタ出力電流が電
流制限値を越えないように該出力トランジスタ
に対する入力を制限する手段であつて、 通常動作時には、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が負の所定値以下である場合には前
記電流制限値は正の一定値であり、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が前記負の所定値よりも正方向にあ
る電圧値である場合には前記電流制限値は前記
正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が正の所定値以上である場合には前
記電流制限値は負の一定値であり、 前記トランジスタ出力電流が負でありかつ前
記出力電流が前記正の所定値よりも負方向にあ
る電圧値である場合には前記電流制限値は前記
負の一定値から所定の傾きで減少する第１の制
限特性に従い、 前記トランジスタ出力電流が前記電流制限値
を越えないように前記出力トランジスタの入力
を制限するコレクタ損失制限回路と、 (b) 前記電力増幅器の出力電圧が所定電圧レベル
を越えているか否かを検出する出力レベル検出
回路と、 (c) 前記電力増幅器に対し入力信号が供給されて
いるにも拘らず、該入力信号に対応した負帰還
信号が該電力増幅器の出力端から出力されない
場合に、前記コレクタ損失制限回路が前記出力
トランジスタの入力を制限していることを示す
検出信号を出力する制限動作検出回路と、 (d) 前記出力レベル検出回路の出力と前記制限動
作検出回路が出力する前記検出信号に基づいて
前記電力増幅器の出力電圧が所定電圧レベルを
越えていない状態でありかつ前記コレクタ損失
制限回路が前記出力トランジスタの入力を制限
している状態にあることが検出された時、 前記コレクタ損失制限回路の制限特性を、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以下である場合には前記電流制限値
が前記正の一定値であり、 前記トランジスタ出力電流が正でありかつ前記
出力電圧が０以上である場合には前記電流制限値
は前記正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以上である場合には前記電流制限値
が前記負の一定値であり、 前記トランジスタ出力電流が負でありかつ前記
出力電圧が０以下である場合には前記電流制限値
は前記負の一定値から所定の傾きで減少する制限
特性であつて、 前記第１の制限特性よりも動作電圧に対する制
限電流の上限を低く設定した第２の制限特性に変
化させる制限特性制御回路とを具備するので、負
荷が正常な場合には、コレクタ損失制限回路にお
ける出力制限特性が波形欠損が起きないような第
一の制限特性とされ、負荷が短絡されたりあるい
は極めて低インピーダンスであるような異常状態
になつた場合においてのみ、出力制限特性が第１
の制限特性よりも動作電圧に対する制限電流値が
低い第２の制限特性とされる。従つて、出力トラ
ンジスタの電流容量を増やしたり放熱器を大型化
することなく、かつ従来の保護回路を大幅に変更
することなく、極めて合理的な電力増幅器の出力
制限回路を実現することができる。
第１図は従来の電力増幅器の出力制限回路の構
成を示す回路図、第２図および第３図は同回路の
動作を説明するための特性図、第４図はこの発明
による電力増幅器の出力制限回路の動作原理を説
明するための回路図、第５図および第６図は同動
作原理を説明するための特性図、第７図はこの発
明の一実施例の構成を示す回路図、第８図は同実
施例の具体回路を示す回路図である。 ３ａ……出力トランジスタ（NPNトランジス
タ）、３ｂ……出力トランジスタ（PNPトランジ
スタ）、４ｃ，４ｄ……コレクタ損失制限回路
（PCリミツタ回路）、５……出力端子、１７……
出力レベル検出回路、１８……制限動作検出回
路、１９……条件判定回路。
成を示す回路図、第２図および第３図は同回路の
動作を説明するための特性図、第４図はこの発明
による電力増幅器の出力制限回路の動作原理を説
明するための回路図、第５図および第６図は同動
作原理を説明するための特性図、第７図はこの発
明の一実施例の構成を示す回路図、第８図は同実
施例の具体回路を示す回路図である。 ３ａ……出力トランジスタ（NPNトランジス
タ）、３ｂ……出力トランジスタ（PNPトランジ
スタ）、４ｃ，４ｄ……コレクタ損失制限回路
（PCリミツタ回路）、５……出力端子、１７……
出力レベル検出回路、１８……制限動作検出回
路、１９……条件判定回路。
Claims (1)
- 【特許請求の範囲】 １ (a) 電力増幅器の出力電圧と同電力増幅器の
出力トランジスタに流れる電流に基づき、該出
力トランジスタに流れるトランジスタ出力電流
が電流制限値を越えないように該出力トランジ
スタに対する入力を制限する手段であつて、 通常動作時には、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が負の所定値以下である場合には前
記電流制限値は正の一定値であり、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が前記負の所定値よりも正方向にあ
る電圧値である場合には前記電流制限値は前記
正の一定値から所定の傾きで増加し、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が正の所定値以上である場合には前
記電流制限値は負の一定値であり、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が前記正の所定値よりも負方向にあ
る電圧値である場合には前記電流制限値は前記
負の一定値から所定の傾きで減少する第１の制
限特性に従い、 前記トランジスタ出力電流が前記電流制限値
を越えないように前記出力トランジスタの入力
を制限するコレクタ損失制限回路と、 (b) 前記電力増幅器の出力電圧が所定電圧レベル
を越えているか否かを検出する出力レベル検出
回路と、 (c) 前記電力増幅器に対し入力信号が供給されて
いるにも拘らず、該入力信号に対応した負帰還
信号が該電力増幅器の出力端から出力されない
場合に、前記コレクタ損失制限回路が前記出力
トランジスタの入力を制限していることを示す
検出信号を出力する制限動作検出回路と、 (d) 前記出力レベル検出回路の出力と前記制限動
作検出回路が出力する前記検出信号に基づい
て、前記電力増幅器の出力電圧が所定電圧レベ
ルを越えていない状態であり、かつ、前記コレ
クタ損失制限回路が前記出力トランジスタの入
力を制限している状態にあることが検出された
時、前記コレクタ損失制限回路の制限特性を、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が０以下である場合には前記電流制
限値が前記正の一定値であり、 前記トランジスタ出力電流が正でありかつ前
記出力電圧が０以上である場合には前記電流制
限値は前記正の一定値から所定の傾きで増加
し、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が０以上である場合には前記電流制
限値が前記負の一定値であり、 前記トランジスタ出力電流が負でありかつ前
記出力電圧が０以下である場合には前記電流制
限値は前記負の一定値から所定の傾きで減少す
る制限特性であつて、 前記第１の制限特性よりも動作電圧に対する
制限電流の上限を低く設定した第２の制限特性
に変化させる制限特性制御回路と を具備してなることを特徴とする電力増幅器の出
力制限回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079046A JPS58196704A (ja) | 1982-05-11 | 1982-05-11 | 電力増幅器の出力制限回路 |
| US06/483,565 US4530026A (en) | 1982-05-11 | 1983-04-11 | Output transistor protection circuit in a power amplifier with collector power dissipation limitation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079046A JPS58196704A (ja) | 1982-05-11 | 1982-05-11 | 電力増幅器の出力制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196704A JPS58196704A (ja) | 1983-11-16 |
| JPH0419723B2 true JPH0419723B2 (ja) | 1992-03-31 |
Family
ID=13678959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079046A Granted JPS58196704A (ja) | 1982-05-11 | 1982-05-11 | 電力増幅器の出力制限回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4530026A (ja) |
| JP (1) | JPS58196704A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4242985A1 (en) | 2022-03-10 | 2023-09-13 | FUJIFILM Business Innovation Corp. | Information processing apparatus, program, and information processing method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660122A (en) * | 1984-09-28 | 1987-04-21 | Honeywell Inc. | Foldback current limiting circuit |
| NZ216904A (en) * | 1985-07-22 | 1989-01-06 | Beale David George | Audio amplifier with overload limiting |
| US4742312A (en) * | 1987-05-22 | 1988-05-03 | Delco Electronics Corporation | Power limiting audio amplifier temperature protection circuit |
| JP2635277B2 (ja) * | 1992-12-01 | 1997-07-30 | 三菱電機株式会社 | センサユニット制御システム |
| US5666073A (en) * | 1995-08-04 | 1997-09-09 | Kruse; Neils A. | Power dissipation limiter for high frequency switch |
| US5808514A (en) * | 1996-09-19 | 1998-09-15 | Maxim Integrated Products, Inc. | Three state output method and apparatus for high speed amplifiers |
| US7286010B2 (en) * | 2006-01-26 | 2007-10-23 | D2Audio Corporation | Systems and methods for over-current protection |
| JP6238627B2 (ja) * | 2013-08-05 | 2017-11-29 | 日置電機株式会社 | 定電流発生回路および定電流発生回路の保護方法、並びに、抵抗測定装置、および、抵抗測定方法 |
| US9948242B2 (en) * | 2016-08-02 | 2018-04-17 | Apex Microtechnology, Inc. | Selectable current limiter circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027344B1 (ja) * | 1970-03-26 | 1975-09-06 | ||
| US3946280A (en) * | 1975-03-10 | 1976-03-23 | Branson Ultrasonics Corporation | Overload protection circuit |
| JPS6026321B2 (ja) * | 1977-08-29 | 1985-06-22 | ソニー株式会社 | 電力増幅器の過負荷検出回路 |
| JPS6047771B2 (ja) * | 1977-09-20 | 1985-10-23 | ソニー株式会社 | 増幅器の過負荷保護装置 |
| JPS6016103Y2 (ja) * | 1977-12-26 | 1985-05-20 | 株式会社ケンウッド | 電力増幅器 |
-
1982
- 1982-05-11 JP JP57079046A patent/JPS58196704A/ja active Granted
-
1983
- 1983-04-11 US US06/483,565 patent/US4530026A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4242985A1 (en) | 2022-03-10 | 2023-09-13 | FUJIFILM Business Innovation Corp. | Information processing apparatus, program, and information processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58196704A (ja) | 1983-11-16 |
| US4530026A (en) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549147A (en) | Load impedance detector for audio power amplifiers | |
| US4087761A (en) | Audio power amplifier | |
| US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
| US6215356B1 (en) | Power amplifier arrangement | |
| US4509101A (en) | Protection circuit for switching power amplifier | |
| JPH0419723B2 (ja) | ||
| US3968382A (en) | Protective circuit for field effect transistor amplifier | |
| US4258406A (en) | Protecting circuit | |
| EP0280327B1 (en) | Audio output amplifier | |
| US4068187A (en) | Audio-frequency power amplifiers | |
| US3988693A (en) | Complementary push-pull amplifier device with protective circuit means | |
| US3990019A (en) | Power amplifier having protective circuits | |
| US3437946A (en) | Complementary symmetry transistor amplifier circuit employing drive signal limiting means | |
| US4313145A (en) | Power output circuit | |
| US4215318A (en) | Push-pull amplifier | |
| JPH0225284B2 (ja) | ||
| US6201419B1 (en) | Peak detection circuit | |
| JPH0516691B2 (ja) | ||
| US3988642A (en) | Electronic cut out for a circuit to be protected | |
| US4937478A (en) | Circuit configuration for low-distortion signal switching | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| JPS606573B2 (ja) | トランジスタ増幅器の出力回路 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| US5262688A (en) | Operational amplifier circuit | |
| JP4483010B2 (ja) | 電力増幅器用保護回路 |